具体实施方式

实施例的以下详细描述呈现了本发明的特定实施例的各种描述。但是，本发明可以以多种不同的方式实施。在本说明书中，参考附图，其中相似的附图标记可以指示相同或功能相似的元件。将理解的是，附图中示出的元件不必按比例绘制。此外，将理解的是，某些实施例可以包括比附图中示出的元件更多的元件和/或附图中示出的元件的子集。此外，一些实施例可以结合来自两个或更多个附图的特征的任何合适的组合。

如果没有补偿，放大器可能会具有输入偏移电压和/或低频噪声，例如闪烁或1/f噪声，具有相关的噪声功率谱密度(PSD)，在较低频率时会变大。

为了减少或消除输入偏移电压和/或低频噪声，放大器可以包括斩波器电路。具有斩波电路的放大器称为斩波放大器。在一个示例中，斩波放大器包括输入斩波电路，该电路在输入斩波操作期间对放大器的输入信号进行斩波或调制，从而使放大器的输入信号的频率上移。此外，斩波放大器包括：放大电路，其对斩波后的输入信号进行放大；以及输出斩波电路，其在输出斩波操作期间对放大后的信号进行斩波或解调。通过以这种方式进行斩波，放大器的输入偏移电压和/或低频噪声在频率上与所需信号分离，因此可以被滤波或以其他方式衰减。

在某些实施方式中，斩波放大器可以进一步包括自动调零电路。在斩波放大器中同时包括自动归零和斩波电路，可以进一步降低整体输入偏移电压和/或低频噪声。本文的教导不仅适用于提供斩波的斩波放大器，而且适用于将斩波与自动归零和/或其他补偿方案相结合的斩波放大器。

放大器的斩波操作可能会导致放大器输出电压中出现纹波。斩波纹波的幅度可能会随放大器的输入偏移电压和/或低频噪声的幅度而变化。因此，斩波可能导致放大器的输入偏移电压和/或低频噪声没有被抵消，而是被斩波频率调制，从而产生斩波纹波，从而破坏了放大器输出信号的频谱完整性。

尽管可以在输出斩波电路之后包括一个低通后置滤波器，以滤除与调制输入偏移电压和/或调制低频噪声相关的斩波纹波，但可能希望降低放大器的输入偏移电压和/或低频噪声，以避免需要后置滤波器或放松后置滤波器的设计约束。在另一示例中，可以在输出斩波电路之后包括开关电容器陷波滤波器，以提供斩波纹波的衰减。

反馈或前馈校正路径也可用于抑制斩波纹波。但是，某些反馈或前馈校正路径会由于在放大器的频率响应特性中引入异常而导致信号失真。例如，某些斩波纹波抑制方案可能会在放大器的开环增益与频率的关系图中在斩波频率附近出现陷波。尽管放大器可以实现为包括高频前馈信号补偿路径以帮助补偿此类缺口，但高频前馈信号补偿路径可能会增加复杂度、增加组件数量、提高功耗和/或无法完全补偿缺口。此外，如果将超出范围的信号用作此类放大器的输入，则放大器的环路可能会受到干扰，并且放大器可能会出现相对较慢的建立时间和/或不稳定状态。

因此，减少斩波纹波的常规技术具有许多缺点。缺少补偿、输入偏移电压和/或低频噪声是会损害精密放大器功能的重要因素。此外，在低功率应用中，通过以较高的功耗或偏置电流运行放大器来降低低频噪声可能是不可行的。

本文公开具有用于校正输入偏移的多个感测点的斩波放大器。在某些实施方案中，斩波放大器包括斩波放大器电路，该斩波放大器电路包括沿着信号路径级联地电连接的输入斩波电路、放大电路和输出斩波电路。斩波放大器还包括多点感测的偏移校正电路，基于在多个信号点感测信号路径的信号电平来生成输入补偿信号。此外，多点感测的偏移校正电路将输入偏移补偿信号注入信号路径，从而补偿放大电路的输入偏移电压，同时抑制产生的输出斩波纹波。

因此，本文的斩波放大器在斩波时可以具有低输入偏移电压，并且具有优异的增益与频率特性(包括在用于斩波的频率下)，同时避免了对高频前馈信号补偿路径的需求。

在某些实施方式中，多个信号点包括沿着信号路径在输入斩波电路之前的第一信号点，以及沿着信号路径在输出斩波电路之后的第二信号点。此外，在某些实施方式中，输入偏移补偿信号被注入到放大电路和输出斩波电路之间的部分信号路径中。

可以以多种方式来实现多点感测的偏移校正电路。在某些实施方式中，多点感测的偏移校正电路可以包括：第一感测放大器，其输入耦合至多个信号点中的第一信号点；以及第二感测放大器，其输入耦合到多个信号点中的第二信号点。另外，来自第一和第二感测放大器的输出信号可以被组合和斩波以产生组合的感测信号。可以使用模拟和/或数字电路来处理组合的感测信号，以生成输入偏移补偿信号。

在某些实施方式中，数字电路用于处理组合的感测信号，以生成斩波放大器电路的输入偏移补偿信号。使用数字电路可以提供许多优势。

在第一示例中，数字电路可以包括用于存储代表放大电路的输入偏移电压的数字数据的非易失性存储器。因此，在斩波放大器断电然后再加电的斩波放大器的电源循环之后，斩波放大器可以快速恢复精确放大。相反，不具有这种功能的斩波放大器在启动时可能会有很长的延迟，才能稳定到用于输入失调补偿的稳态信号值。

在第二示例中，数字电路耦合到数字接口(例如，半导体管芯或芯片的串行接口或并行接口)，该数字接口允许在芯片外观察数字数据和/或在上电后将数字数据加载到斩波放大器，以实现几乎没有延迟的输入失调补偿。

在第三示例中，数字电路可以在不具有斩波时钟信号切换的情况下无限期地保持输入偏移校正数据。因此，用户可以在任何时间和任何持续时间之后停止并恢复斩波时钟信号。相反，模拟电路可能会受到泄漏电流和 /或噪声的影响，因此有必要使模拟电路与斩波时钟信号一起正常工作，以维持适当的输入失调补偿。

尽管本文中的多点感测的偏移校正电路补偿了放大电路的输入偏移电压，但是本文的斩波纹波减小技术可用于减少或消除低频输入噪声源和 DC偏移，包括但不限于闪烁噪声和/或输入偏移电压。这进而导致斩波放大器的输出斩波纹波降低、闪烁噪声电流降低和/或频谱输出纯度提高。

图1是根据一个实施例的斩波放大器10的示意图。斩波放大器10包括斩波放大器电路1和多点感测的偏移校正电路2，用于在抑制输出斩波纹波的同时补偿斩波放大器电路1的输入偏移电压。

如图1所示，斩波放大器10接收在正或同相输入电压端子V_IN+和负或反相输入电压端子V_IN-之间的差分输入信号，其用作一对差分输入端子 V_IN+、V_IN-。斩波放大器10还输出在正或同相输出电压端子V_IN+和负或反相输出电压端子V_IN-之间的差分输出信号，其用作一对差分输出端子 V_OUT+、V_OUT-。

尽管图1示出了斩波放大器10产生差分输出信号的配置，但是斩波放大器10可以适于产生其他输出信号，包括例如单端输出信号。另外，尽管图1示出了开环配置中的斩波放大器10，但是斩波放大器10可以在闭环配置中使用。

在所示实施例中，斩波放大器电路1包括输入斩波电路3，放大电路 5和输出斩波电路4，它们沿着信号路径级联电连接，在输入斩波电路3 和输出斩波电路4之间具有放大电路5。放大电路5的输入偏移电压由电压源V_OS图示表示，该电压源可以具有正极性或负极性。

尽管示出了斩波放大器电路1的某些组件，但是斩波放大器电路1可以包括附加组件或电路，包括但不限于一个或多个附加放大级、输出级、前馈路径和/或反馈路径。因此，其他实施方式也是可能的。

输入斩波电路3操作以斩波或调制差分输入信号以生成斩波的差分输入信号，该斩波的差分输入信号被放大电路5放大以生成放大的差分信号。放大电路5可以以多种方式实现，并且可以包括一个或多个放大级。放大后的差分输入信号被输出斩波电路4斩波，从而降低了信号频率的含量。斩波后的差分输出信号可以在有或没有进一步处理(例如，放大、滤波和 /或积分)的情况下输出，以生成斩波放大器10的差分输出信号。

斩波放大器10还包括多点感测的偏移校正电路2，其在沿着通过斩波放大器电路1的信号路径上的两个或更多个点或位置处感测斩波放大器电路1的信号电平。因此，多点感测的偏移校正电路2将输入的偏移电压补偿信号注入到斩波放大器电路1的信号路径中，以补偿输入偏移电压并抑制斩波。

在某些实施方式中，多个信号点包括在输入斩波电路3之前的沿斩波放大器电路1的信号路径的第一信号点，以及在输出斩波电路4之后的沿斩波放大器电路1的信号路径的第二信号点。

继续参考图1，输入斩波电路3的斩波操作使差分输入信号的频率升档。例如，在某些实施方式中，输入斩波电路3的斩波时钟信号是方波，其可以等效地由在斩波频率及其奇次谐波处的正弦波的傅里叶级数表示。通过用这样的方波调制差分输入信号，差分输入信号的频率成分被上移。

因此，斩波的差分输入信号包括在斩波频率及其奇次谐波的信号内容。因此，斩波后的差分输入信号在频率上与放大电路5的输入偏移电压和/或低频噪声分离。

在某些实施方式中，输入偏移补偿信号注入到斩波放大器电路1的信号路径中，位于放大电路5和输出斩波电路4之间的一部分。通过在输出斩波之前补偿这种低频噪声，可以减少或消除差分输出信号中斩波电压纹波的产生。因此，相对于仅在输出斩波电路之后使用后置滤波器来减少由输入偏移电压和/或低频噪声的调制引起的斩波波纹的实施方式，本文的噪声降低方案可以提供增强的性能。此外，无需高频前馈信号补偿路径即可实现鲁棒的增益随频率变化的特性。

图2是根据另一实施例的斩波放大器20的示意图。斩波放大器20包括斩波放大器电路1和多点感测的偏移校正电路12。

图2的斩波放大器20类似于图1的斩波放大器10，不同之处在于图 2的多点感测的偏移校正电路12包括第一感测放大器13、第二感测放大器14、电阻器15、斩波电路16、模拟滤波器17和输出放大器18。

在所示的实施例中，第一感测放大器13包括沿斩波放大器电路1的信号路径耦合到第一感测点的差分输入，而第二感测放大器14包括差分输入，该差分输入沿着斩波放大器电路1的信号路径耦合到第二感测点。在某些实施方式中，第一感测点在输入斩波电路3之前，而第二感测点在输出斩波电路4之后。

第一感测放大器13和第二感测放大器14可各自包括一个或多个级。在某些实施方式中，第一感测放大器13的输入级是放大电路5的复制品，具有或不具有缩放比例。

如图2所示，来自第一感测放大器13的输出信号和来自第二感测放大器14的输出信号被组合，然后使用斩波电路16被斩波以产生组合的感测信号，该组合的感测信号被输入到模拟滤波器17。在某些实施方式中，来自第一感测放大器13的输出信号和来自第二感测放大器14的输出信号对应于流经电阻器15以产生用于斩波电路16的输入电压信号的电流。

继续参考图2，模拟滤波器17对组合的感测信号进行滤波以生成滤波后的信号，该滤波后的信号被输出放大器18放大以生成提供给斩波放大器电路1的差分输入偏移补偿信号。在某些实施方式中，差分输入偏移补偿信号被提供给放大电路5的差分输出，以补偿放大电路5的输入偏移电压V_OS。

图3A是根据另一实施例的斩波放大器30的示意图。斩波放大器30 包括斩波放大器电路1和多点感测的偏移校正电路22。

图3A的斩波放大器30与图2的斩波放大器20类似，不同之处在于图3A的多点感测的偏移校正电路22包括模数转换器(ADC)23、数字电路24，以及数模转换器(DAC)25代替图2所示的模拟滤波器17和输出放大器18。

因此，在图3A的实施例中，从斩波电路16输出的组合感测信号由 ADC 23数字化。另外，数字电路24执行数字滤波、数字累加和/或其他数字处理以生成处理后的数字数据。此外，DAC 25输出差分输入偏移补偿信号。

图3B是根据另一实施例的斩波放大器39的示意图。斩波放大器39 包括斩波放大器电路1和多点感测的偏移校正电路36。

图3B的斩波放大器39类似于图3A的斩波放大器30，不同之处在于图3B的多点感测的偏移校正电路36省略了图3A所示的斩波电路16。另外，多点感测的偏移校正电路36包括提供数字斩波38的数字电路37。本文中的任何多点感测的偏移校正电路都可以适于与数字斩波一起操作。

图4是根据另一实施例的斩波放大器40的示意图。斩波放大器40包括斩波放大器电路1和多点感测的偏移校正电路32。

图4的斩波放大器40与图3A的斩波放大器30类似，不同之处在于图4的多点感测的偏移校正电路32包括数字电路34，该数字电路34包括非易失性存储器(NVM)35。NVM 35用于存储指示差分输入偏移补偿信号的信号值的数字数据。

通过包括NVM 35，斩波放大器40可以在电源循环之后迅速恢复放大。这样的功率周期可以对应于斩波放大器的电源电压的下降和/或上升，和/ 或功率下降信号(PWR_DN)可以用于接通和断开斩波放大器40。通过包括NVM 35，在电源循环期间，表示输入偏移补偿信号值的数据不会丢失。因此，避免了在稳定到用于输入偏移补偿的稳态信号值时的启动延迟。

图5是根据另一实施例的斩波放大器50的示意图。斩波放大器50包括斩波放大器电路1和多点感测的偏移校正电路42。

图5的斩波放大器50类似于图3A的斩波放大器30，不同之处在于图5的多点感测的偏移校正电路42包括数字电路45，其耦合到数字接口，并且包括存储器46，存储器46可以是易失性的或非易失性的。存储器46 用于存储指示差分输入偏移补偿信号的信号值的数字数据，并且可以使用数字接口来读取或写入，该数字接口可以对应于在其上制造斩波放大器50 的半导体芯片的串行接口或并行接口。

实施数字电路45以通过数字接口进行的通信允许在上电或电源循环后从芯片外观察数字数据和/或将数字数据加载到斩波放大器50中，从而几乎没有延迟地实现输入失调补偿。

图6是根据另一实施例的斩波放大器60的示意图。斩波放大器60包括斩波放大器电路51和多点感测的偏移校正电路52。斩波放大器60还包括一对差分输入端子V_IN+、V_IN-，用于接收差分输入电压V_Sig，以及包括单端输出端子V_OUT，用于输出单端输出电压。

在图示的实施例中，斩波放大器电路51包括输入斩波电路53(由斩波时钟信号CLK_CHOP控制)、第一跨导放大器G_m1(具有由电压源V_OS表示的输入失调电压并输出差分信号电流I_m1)、输出斩波电路54(由斩波时钟信号CLK_CHOP控制)、第二跨导放大器G_m2、第一电阻器R_CA1、第二电阻器R_CA2、第一电容器C_CA和第二电容器C_CB。

尽管描绘了斩波放大器电路51的一个实施例，但是本文的教导适用于以多种方式实现的斩波放大器电路。因此，其他实施方式也是可能的。

继续参考图6，多点感测的偏移校正电路52包括具有或不具有缩放比例的副本跨导放大器G_m1Rep，其对应于第一跨导放大器G_m1的副本。多点感测的偏移校正电路52还包括第一电阻器R_CARep，该第一电阻器R_CARep对应于第一电阻器R_CA1和第二电阻器R_CA2的具有或不具有缩放比例的串联组合的副本。多点感测的偏移校正电路52还包括第一感测跨导放大器G_mS1、第二感测跨导放大器G_mS2、第二电阻器R_S、斩波器电路55(由斩波时钟信号CLK_CHOP控制)、模拟滤波器56(接收感测电压V_sense并输出校正电压V_Corr)和输出跨导放大器G_mCorr(输出差分校正电流I_Corr)。

如图6所示，多点感测的偏移校正电路52在输入斩波电路53的差分输入处以及在第一电阻器R_CA1和第二电阻器R_CA2的串联组合两者上感测斩波放大器电路51的信号路径(对应于V_S2P和V_S2N之间的电压差)。另外，多点感测的偏移校正电路52将差分校正电流I_Corr注入到斩波放大器电路 51中，使得差分校正电流I_Corr与差分信号电流I_m1组合。

尽管描绘了多点感测的偏移校正电路52的一个实施例，但是本文的教导适用于以多种方式实现的多点感测的偏移校正电路。因此，其他实施方式也是可能的。

如图6所示，从斩波电路55向模拟滤波器56提供感测电压V_sense。当 V_Sig＝0mV且V_OS不为0mV时，V_sense的一个表达式由下面的等式1给出，其中α_FB是0和1之间的反馈参数，并且R_CA＝R_CA1+R_CA2。

等式1

V_sense＝α_FB*V_OS*(G_m1RepR_CARep)*(G_mS1R_S) +(1-α_FB)*V_OS*(G_m1R_GA)*(G_mS1R_S)

通过设置G_m1Rep*R_CARep＝G_m1*R_CA，V_sense由下面的等式2给出。

等式2

V_sense＝V_OS*(G_m1R_CA)*(G_mS1R_S)

如公式2所示，由于V_sense与V_OS成正比，因此偏置电压V_OS由V_sense感测。

另一方面，当V_Sig不为0mV且V_OS为0mV时，V_sense由下面的等式3 给出。

等式3

V_sense＝V_Sig*(G_m1RepR_CARep)*(G_mS1R_S)-V_Sig*(G_m1R_CA)*(G_mS1R_S)

通过设置G_m1Rep*R_CARep＝G_m1*R_CA，V_sense约为0mV。因此V_Sig不会影响V_sense。

图7是根据另一实施例的斩波放大器70的示意图。斩波放大器70包括斩波放大器电路51和多点感测的偏移校正电路62。

图7的斩波放大器70类似于图6的斩波放大器60，不同之处在于图 7的多点感测的偏移校正电路62包括比较器66、数字计数器67和电流DAC (iDAC)68而不是如图6所示的模拟滤波器56和输出跨导放大器G_mCorr。比较器66用作1位ADC，其产生用于控制数字计数器67的状态的向上信号UP和向下信号DN。图中67输出数字校正数据D_Corr，电流DAC 68使用该数字校正数据D_Corr来产生差分校正电流I_Corr。

在所示的实施例中，斩波电路55由斩波时钟信号CLK_CHOP提供时钟，而比较器66由比较器时钟信号CLK_COMP提供时钟，数字计数器67由计数器时钟信号CLK_COMP提供时钟。在某些实施方式中，比较器时钟信号 CLK_COMP和/或计数器时钟信号CLK_COMP是通过延迟斩波时钟信号 CLK_CHOP或其分频版本而产生的。在图7的示例中，电流DAC 68响应于数字校正数据D_Corr的变化，而不是由时钟信号驱动。尽管示出了时钟的一个示例，但是可以以多种方式来对多点感测的偏移校正电路进行时钟控制。

尽管描绘了多点感测的偏移校正电路62的一个实施例，但是本文的教导适用于以多种方式实现的多点感测的偏移校正电路。因此，其他实施方式也是可能的。

图8是根据一个实施例的斩波放大器的开环增益与频率的关系图。如图8所示，斩波放大器的斩波频率(fchop)附近几乎没有陷波。此外，可以在不需要高频前馈信号补偿路径的情况下实现这种鲁棒的增益-频率特性，这会增加复杂性、增加组件数量和/或增加功耗。

图9是可以在斩波放大器中使用的斩波电路110的一个示例的示意图。斩波电路110示出了可以在本文的斩波放大器中使用的斩波电路的一种实施方式。但是，斩波电路可以以其他方式实现。

如图9所示，斩波电路100包括用作差分输入的第一和第二输入101a、 101b，用作差分输出的第一和第二输出102a、102b，第一至第四开关 103a-103d以及开关控制电路104。如图9所示，开关控制电路104接收斩波时钟信号CLK_CHOP，该斩波时钟信号CLK_CHOP可用于控制开关103a-103d 随时间的状态。尽管示出为包括开关控制电路104，但是在某些配置中，省略了开关控制电路104，以便向斩波电路110提供多个时钟信号(例如，斩波时钟信号的反相和非反相版本，具有或不具有非重叠)。

第一输入101a电连接到第一开关103a的第一端和第二开关103b的第一端。第二输入101b电连接到第三开关103c的第一端和第四开关103d 的第一端。第一输出102a电连接到第二开关103b的第二端和第三开关 103c的第二端。第二输出102b电连接到第一开关103a的第二端和第四开关103d的第二端。

斩波电路110可以用于对在第一输入101a和第二输入101b之间接收的差分输入信号进行斩波，以在第一输出102a和第二输出102b之间生成差分斩波信号。例如，在斩波时钟信号CLK_CHOP的第一时钟相位期间，开关控制电路104可以闭合第二和第四开关103b、103d并且断开第一和第三开关103a、103c。另外，在斩波时钟信号CLK_CHOP的第二时钟相位期间，开关控制电路104可以闭合第一和第三开关103a、103c并且断开第二和第四开关103b、103d。

本文公开的时钟信号可以以多种方式来实现，包括例如通过使用任何合适的时钟发生器。在某些实施方式中，公共时钟信号用于合成用于斩波放大器的斩波、自动调零、数字处理和/或其他操作的时钟信号。

应用

可以将采用上述方案的设备实现为各种电子设备。电子设备的示例包括但不限于消费电子产品、电子测试设备、通信系统、数据转换器等。

结论

前述描述可以将元件或特征称为“连接”或“耦合”在一起。如本文所使用的，除非另有明确说明，否则“连接”是指一个元件/特征直接或间接地连接至另一元件/特征，并且不一定是机械地。同样地，除非另有明确说明，否则“耦合”是指一个元件/特征直接或间接地耦合至另一元件/特征，并且不一定是机械地。因此，尽管在附图中示出的各种示意图描绘了元件和组件的示例布置，但是在实际的实施例中可以存在附加的中间元件、设备、特征或组件(假设所描绘的电路的功能没有受到不利影响)。

尽管已经描述了某些实施例，但是这些实施例仅通过示例的方式给出，并且不意图限制本公开的范围。实际上，本文描述的新颖的装置、方法和系统可以以多种其他形式来体现；此外，在不脱离本公开的精神的情况下，可以对本文所述的方法和系统的形式进行各种省略、替换和改变。例如，虽然以给定的布置呈现了公开的实施例，但是替代实施例可以执行具有不同组件和/或电路拓扑的类似功能，并且可以删除、移动、添加、细分，组合和/或修改某些元件。这些元素中的每一个都可以以各种不同的方式来实现。可以将上述各种实施例的元素和动作的任何适当组合进行组合以提供其他实施例。因此，本发明的范围仅通过参考所附权利要求来限定。

尽管此处提出的权利要求以单一依赖项格式在美国专利商标局 (USPTO)提出申请，但应理解，任何权利要求都可能依赖于之前相同类型的任何权利要求，除非在技术上显然不可行时。