具体实施方式

首先，对现有半导体结构的性能较差的原因结合附图进行详细说明，图1至图5是一种现有半导体结构的形成方法各步骤的结构示意图。

请参考图1，提供基底100，所述基底100上具有鳍部110，所述鳍部110表面具有第一保护层111。

请参考图2，在所述基底100上形成覆盖所述鳍部110顶部表面和侧壁表面的伪栅极材料膜120。

请参考图3，刻蚀所述伪栅极材料膜120，在所述基底100上形成横跨所述鳍部110的伪栅极结构130，且所述伪栅极结构130侧壁表面具有第二保护层131。

请参考图4和图5，图5是图4沿A-A1切线方向上的剖面示意图，采用清洗工艺，去除所述刻蚀所述伪栅极材料膜120产生的杂质。

上述方法中，所述第一保护层111用于保护鳍部110的表面，保护所述鳍部110表面在后续工艺不会受到刻蚀损耗。刻蚀所述伪栅极材料膜120，在所述基底100上形成横跨所述鳍部110的伪栅极结构130的过程中，一方面，为了保证采用的刻蚀工艺具有较好的各向异性，使形成的伪栅极结构130的侧壁能够较好地垂直于基底100表面，会在刻蚀的过程中在伪栅极结构130的侧壁表面形成第二保护层131，所述第二保护层131为刻蚀伪栅极材料膜120过程中产生的副产物，所述第二保护层131的材料为氧化硅的聚合物；另一方面，刻蚀所述伪栅极材料膜120，还会在伪栅极结构130表面沉积一些刻蚀副产物、有机物聚合物等杂质。通过清洗工艺，去除所述刻蚀所述伪栅极材料膜120产生的杂质，从而减小对半导体结构性能的影响。

通常，位于鳍部110表面的第一保护层111的材料为氧化硅，在刻蚀所述伪栅极材料膜120的过程中，形成的第二保护层131的材料为氧化硅。然而，由于所述第一保护层111通过原子层沉积工艺形成，从而所述第一保护层111的致密性较好，以保证所述第一保护层111对鳍部110表面起到充分的保护作用。所述第二保护层131是通过在刻蚀工艺中，通入的刻蚀气体中的氧气和伪栅极材料膜120中的硅元素反应形成的聚合物，沉积在伪栅极结构130表面而形成，因此，所述第二保护层131的致密性较差。因此，去除所述杂质的过程中，对第二保护层131的刻蚀速率较大，容易导致鳍部110和伪栅极结构130交界的角落区域的一面呈凹陷，所述面为伪栅极结构130侧壁所在的面，导致鳍部110和伪栅极结构130交界的角落区域的夹角a变大，使得所述角落区域的残留物量较大，降低了形成的半导体结构的电学性能。

为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，通过对所述第二保护层进行改性处理，使所述第二保护层形成第二改性层；进行清洗工艺。通过选择合适的改性处理，使在所述清洗过程中，对所述第二改性层的刻蚀速率在预设范围之内，即，所述清洗工艺对第二改性层的刻蚀速率较小，从而所述伪栅极结构侧壁厚度减小的尺寸程度较小，使鳍部和伪栅极结构交界的角落区域的夹角变化较小，提高了形成的半导体结构的电学性能。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图6至图13是本发明一实施例中的半导体结构形成方法各步骤的结构示意图。

请参考图6，提供基底200，所述基底200上具有鳍部210。

在本实施例中，通过刻蚀初始衬底形成基底200和位于基底200表面的鳍部210。在其他实施例中，在基底上形成鳍部材料层，然后图形化所述鳍部材料层，从而形成鳍部210。

在本实施例中，所述基底200和鳍部210的材料为单晶硅。所述基底还可以是多晶硅或非晶硅。所述基底材料还可以为锗、锗化硅、砷化镓等半导体材料。所述基底还能够是绝缘体上半导体结构，所述绝缘体上半导体结构包括绝缘体及位于绝缘体上的半导体材料层，所述半导体材料层的材料包括硅、锗、硅锗、砷化镓或铟镓砷等半导体材料。

所述鳍部210的宽度范围为10纳米至15纳米。

所述宽度指的是垂直于鳍部210延伸方向上的尺寸。

相邻鳍部210之间的间距范围为50纳米至70纳米。

所述鳍部210表面具有第一保护层211。

所述第一保护层211用于避免所述鳍部210在后续刻蚀工艺中受到损伤。

所述第一保护层211的材料包括：氧化硅、氮化硅或氮氧化硅。在本实施例中，所述第一保护层211的材料为氧化硅。

所述第一保护层211的材料为多孔材料。

所述第一保护层211的形成工艺包括：原子层沉积工艺。

所述原子层沉积工艺为在原子量级的厚度上进行沉积，从而形成的第一保护层211的致密性较高，即，孔隙率较低，从而有利于所述第一保护层211能够对鳍部210表面起到有效保护作用。

具体的，所述基底200表面还具有隔离层201，所述隔离层201顶部表面低于所述鳍部210的顶部表面，且所述隔离层201覆盖所述鳍部210的部分侧壁表面。

所述隔离层201用于实现不同半导体器件之间的电隔离。

接着，在所述基底200上形成横跨所述鳍部210的伪栅极结构，且所述伪栅极结构侧壁表面具有第二保护层，具体形成所述伪栅极结构的方法请参考图7至图9。

请参考图7，在所述基底200上形成覆盖所述鳍部210顶部表面和侧壁表面的伪栅极材料膜220。

所述伪栅极材料膜220为后续形成伪栅极结构提供材料。

在本实施例中，所述伪栅极材料膜220包括：伪栅介质材料膜和位于为栅介质材料膜表面的伪栅电极材料膜。

所述伪栅极材料膜220的形成方法包括：在所述基底200上形成伪栅介质材料膜(图中未示出)，所述伪栅介质材料膜覆盖所述鳍部210和隔离层201表面；在所述伪栅介质材料膜表面形成伪栅电极材料膜(图中未示出)。

在本实施例中，所述伪栅介质材料膜的材料为氧化硅，所述伪栅电极材料膜的材料为多晶硅。

请参考图8和图9，图9为图8沿B-B1切线方向的剖面示意图刻蚀所述伪栅极材料膜220，在所述基底200上形成横跨所述鳍部210的伪栅极结构230。

所述刻蚀所述伪栅极材料膜220，在所述基底200上形成横跨所述鳍部210的伪栅极结构230的方法包括：在所述伪栅极材料膜220表面形成图形化层(图中未示出)，所述图形化层用于定义伪栅极结构的位置和尺寸；以所述图形化层为掩膜，刻蚀所述伪栅极材料膜220，直至暴露出基底200表面，在所述基底200上形成所述伪栅极结构230，且所述伪栅极结构230位于所述鳍部210的部分顶部和侧壁表面。

具体的，刻蚀所述伪栅极材料膜220，直至暴露出隔离层201和鳍部210表面。

所述伪栅极结构230的宽度为15纳米至20纳米。

相邻伪栅极结构230之间的间距范围为50纳米至70纳米。

以所述图形化层为掩膜，刻蚀所述伪栅极材料膜220的工艺包括：干法刻蚀工艺；所述干法刻蚀工艺的参数包括：刻蚀气体包括氯气、溴化氢、氧气和氮气，所述氯气的流量为100标准毫升/分钟至300标准毫升/分钟，溴化氢的流量为100标准毫升/分钟至500标准毫升/分钟，氧气的流量为40标准毫升/分钟至100标准毫升/分钟，氮气的流量为40标准毫升/分钟至500标准毫升/分钟，压强为50毫托至120毫托，高频功率为400瓦至700瓦，低频电压为800伏至1200伏。

需要说明的是，刻蚀所述伪栅极材料膜的过程中，在所述伪栅极结构230侧壁表面形成所述第二保护层231。

所述伪栅极结构230侧壁和和鳍部210侧壁之间角落区域处的夹角b接近直角。

所述第二保护层231的材料为氧化硅。

在本实施例中，所述第一保护层211的材料为氧化硅，所述第二保护层231的材料为氧化硅，且所述第一保护层和第二保护层231的材料为多孔材料，且所述第二保护层231材料的孔隙率大于所述第一保护层211材料的孔隙率。

刻蚀所述伪栅极材料膜220的过程中，在所述伪栅极结构220表面或鳍部210表面产生副产物。

请参考图10，图10和图8的视图方向相同，对所述第二保护层231进行改性处理，使所述第二保护层231形成第二改性层232。

所述改性处理包括：化学处理。

在本实施例中，所述化学处理为氮化处理；所述氮化处理的参数包括：通入的气体包括氮气，氮气的流量为300标准毫升/分钟至1000标准毫升/分钟，压强为10毫托至100毫托，源功率为300瓦至1000瓦，时间为5秒至30秒。

在本实施例中，所述第二保护层231的材料为氧化硅，所述氮化处理后形成的第二改性层232的材料为氮氧化硅。

通过所述改性处理，所述第二改性层232的致密性较高，有利于在后续的清洗工艺中，降低清洗工艺对所述第二改性层232的刻蚀速率，从而满足对第二改性层232的刻蚀速率在预设范围之内。

需要说明的是，所述改性处理还使所述第一保护层211形成第一改性层212。

在本实施例中，所述第一保护层211的材料为氧化硅，所述氮化处理之后形成的第一改性层212的材料为氮氧化硅。

通过所述改性处理，所述第一改性层212的致密性较高，有利于在后续的清洗工艺中，使清洗工艺对所述第一改性层212的刻蚀速率较小，从而满足对第一改性层212的刻蚀速率在预设范围之内。

通过所述化学处理之后，形成的第一改性层212和第二改性层232的致密性均较高，从而清洗工艺对所述第一改性层212的刻蚀速率和对第二改性层232的刻蚀速率均较低，使鳍部210和伪栅极结构230交界的角落区域的夹角b变化较小，提高了形成的半导体结构的电学性能。

请参考图11和图12，图12为图11沿B-B1切线方向的剖面示意图，进行清洗工艺。

所述清洗工艺对第二改性层232的刻蚀速率在预设范围之内。

所述清洗工艺包括：湿法刻蚀工艺；所述湿法刻蚀工艺的参数包括：刻蚀溶液包括稀氢氟酸溶液，水和氢氟酸的体积比例范围为90:1至110:1。

所述清洗工艺，用于去除形成伪栅极结构230过程中产生的副产物，提高鳍部210表面、伪栅极结构230表面以及基底200表面的清洁度，从而提高形成的半导体结构的性能。

通过选择合适的改性处理，使第二保护层231形成所述第二改性层232。所述清洗工艺对第二改性层232的刻蚀速率在预设范围之内，所述清洗工艺对第二改性层232的刻蚀速率较小，从而所述角落区域的第二改性层232和邻近角落区域的第二改性层232的厚度减小程度均较小。所述伪栅极结构230侧壁厚度减小的尺寸程度较小，使鳍部210和伪栅极结构230交界的角落区域的夹角b变化较小，即，所述夹角接近直角，意味着位于所述角落区域的残留物量较少，提高了形成的半导体结构的电学性能。

在本实施例中，所述清洗工艺对第一改性层212的刻蚀速率在预设范围之内。

同理，通过选择合适的改性处理，使第一保护层211形成所述第一改性层212。所述清洗工艺对第一改性层212的刻蚀速率在预设范围之内，所述清洗工艺对第一改性层212的刻蚀速率较小，从而所述角落区域的第一改性层212和邻近角落区域的第一改性层212的厚度减小程度均较小。所述伪栅极结构230侧壁厚度减小的尺寸程度较小，使鳍部210和伪栅极结构230交界的角落区域的夹角b变化较小，即，所述夹角b接近直角，意味着位于所述角落区域的残留物量较少，提高了形成的半导体结构的电学性能。

请参考图13，图13和图11的视图方向相同，所述清洗工艺之后，在所述鳍部210表面和伪栅极结构210表面形成填充层240。

所述填充层240的形成工艺包括：物理气相沉积工艺、化学气相沉积工艺或者原子层沉积工艺。

在本实施例中，所述填充层240的形成工艺为原子层沉积工艺。

所述原子层沉积工艺为在原子量级的厚度上进行沉积，从而有利于所述填充层240填充于鳍部210和伪栅极结构230的表面缺陷，提高鳍部210和伪栅极结构230表面的平整度。

所述填充层240的厚度范围为5埃至30埃。

所述填充层240的材料为绝缘材料；所述绝缘材料包括：氮化硅、氧化硅、氮氧化硅或者碳氧化硅。

在本实施例中，所述填充层240的材料为氧化硅。

由于在去除所述刻蚀所述伪栅极材料膜220产生的杂质的过程中，所述鳍部210表面和伪栅极结构230表面会产生一些缺陷，同时，所述清洗工艺会加重鳍部和伪栅极结构表面的缺陷，通过在所述鳍部210表面和伪栅极结构230侧壁表面形成填充层240，能够填补鳍部210表面和伪栅极结构230表面的缺陷，使鳍部310的侧壁形貌和伪栅极结构230的侧壁形貌较平整，从而进一步使鳍部210和伪栅极结构230交界的角落区域的夹角b接近直角，提高了形成的半导体结构的电学性能。

相应的，本发明实施例还提供一种半导体结构，请参考图13，包括：基底200，所述基底200上具有鳍部210；所述基底200上具有横跨鳍部210的栅极结构(图中未示出)，且所述栅极结构侧壁表面具有第二改性层232。

在本实施例中，所述鳍部210表面具有第一改性层212。

所述栅极结构包括栅极层，所述栅极层的材料包括：多晶硅或者金属。

在本实施例中，所述半导体结构还包括：位于栅极结构表面和鳍部表面的填充层240。

需要说明的是，所述栅极结构是对伪栅极结构230采用后栅工艺而形成的结构。

图14至图17是本发明另一实施例的半导体结构的形成过程的结构示意图。本实施例和上述实施例的不同点在于改性处理过程不同，因此，在上述实施例的基础上继续对半导体结构的形成过程进行说明。请在图9的基础上继续参考图14。

请参考图14，对所述第二保护层231进行改性处理，使所述第二保护层231形成第二改性层332。

所述改性处理包括：热处理。

在本实施例中，所述热处理的工艺为快速热退火；所述快速热退火的参数包括：温度范围为700摄氏度至900摄氏度，时间范围为5秒至20秒。

在本实施例中，所述第一保护层211的材料为氧化硅，所述第二保护层231的材料为氧化硅，且所述第一保护层211和第二保护层231的材料为多孔材料，且所述第二保护层231材料的孔隙率大于所述第一保护层211材料的孔隙率。

通过所述改性处理，所述第二改性层232的孔隙率降低，即，所述第二改性层232的致密性提高，有利于在后续的清洗工艺中，使清洗工艺对所述第二改性层232的刻蚀速率较小，从而满足对第二改性层232的刻蚀速率在预设范围之内。

所述改性处理还使所述第一保护层211形成第一改性层312。

由于所述第一保护层211的孔隙率较小，改性处理之后，所述第一改性层312的孔隙率不变或者减小。

请参考图15和16，图16为图15沿C-C1切线方向的剖面示意图，进行清洗工艺，所述清洗工艺对第二改性层332的刻蚀速率在预设范围之内。

所述清洗工艺和上述实施例中的清洗工艺相同，在此不再赘述。

在本实施例中，所述清洗工艺对第一改性层312的刻蚀速率在预设范围之内。

请参考图17，所述清洗工艺之后，在所述鳍部210表面和伪栅极结构230表面形成填充层340。

所述填充层340的材料和形成工艺和上述实施例中的填充层240的材料和形成工艺相同，在此不再赘述。虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。