具体实施方式

图1是用于解释根据示例性实施例的存储器系统的框图。

参照图1，根据本公开的示例性实施例的存储器系统1可包括主机10和存储器模块20。

主机10可连接到存储器模块20。主机10可将数据写入存储器模块20或读取存储在存储器模块20中的数据。主机10可以是例如中央处理器(CPU)或应用处理器(AP)，但不限于此。主机10可包括主机控制器110、缓冲器120、校错码/纠错码(ECC)引擎130、ECC计数器140和寄存器150。主机控制器110、缓冲器120、ECC引擎130、ECC计数器140和寄存器150可通过总线105彼此电连接。

存储器模块20可以是例如双列直插式存储器模块(DIMM)类型，但不限于此。存储器模块20可包括计算单元200和存储器装置300。计算单元200可包括计算控制器210、缓冲器220、错误图案存储装置230和纠错结果存储装置240。计算控制器210、缓冲器220、错误图案存储装置230和纠错结果存储装置240可通过总线205彼此电连接。

主机控制器110可驱动应用或驱动器。应用可在主机10上被执行以控制存储器系统1，并且驱动器可驱动电连接到主机10的存储器模块20。具体地，驱动器可从应用接收用于控制存储器模块20的命令，并且存储器模块20可向应用提供通过处理命令而获得的结果。

主机控制器110可向存储器模块20提供错误注入命令(error injectioncommand)。错误注入命令可包括特定地址和数据。特定地址可以是存储器装置300内部的被注入错误的地址。

主机控制器110可向存储器模块20提供错误注入命令，并且可改变存储在寄存器150中的存储器装置300的刷新时间。主机控制器110可例如将存储器装置300的刷新时间从第一刷新时间改变为第二刷新时间。主机控制器110可将改变后的第二刷新时间存储在寄存器150中。

第一刷新时间可以是存储器装置300执行刷新操作的最小时间，并且可以是预定值。第一刷新时间可以是根据存储器装置300的容量、结构、性能等确定的值。

第二刷新时间可以是存储器装置300执行刷新操作和计算单元200响应于错误注入命令而执行错误注入操作所花费的时间。因此，第二刷新时间可比第一刷新时间长。也就是说，存储器模块20可在第二刷新时间期间执行错误注入操作。

主机10可向计算单元200提供错误注入停止命令。在这种情况下，主机控制器110可将存储器装置300的刷新时间从第二刷新时间改变为第一刷新时间。主机控制器110可将改变后的第一刷新时间存储在寄存器150中。

主机控制器110可向存储器装置300提供刷新命令。在从当刷新命令被发送到存储器装置300时的时间点经过刷新时间之后，主机控制器110可提供有效命令(例如，图6的VALID)(诸如，读取命令或写入命令)。

缓冲器120可用作主机10的主存储器，或者可用作用于临时存储数据的高速缓冲存储器、临时存储器等。缓冲器120可存储包括在错误注入命令中的特定地址和数据。

尽管缓冲器120可包括例如易失性存储器(诸如，动态随机存取存储器(DRAM))，但是本公开的范围不限于此。

ECC引擎130可执行错误检测和错误纠正操作。ECC引擎130可对输入数据执行ECC编码以生成奇偶校验数据，并且可对从存储器装置300读取的数据执行ECC解码以纠正读取的数据的错误。

ECC引擎130可使用奇偶校验、循环冗余码(CRC)校验、校验和校验以及汉明码来检测并纠正错误。此外，ECC引擎130可使用纠正技术(诸如，x4单装置数据纠正(SDDC)、x8单比特错误纠正和双比特错误检测(SECDED)以及锁步x8 SDDC)来纠正多个存储器芯片的错误。

ECC计数器140可对通过ECC引擎130的纠错的数量进行计数。

主机10可将刷新命令REF提供给存储器装置300。主机10可在从当刷新命令被提供给存储器装置300时的时间点经过刷新时间之后的时间点读取存储器装置300并且执行纠错操作。存储器模块20可包括计算单元200和存储器装置300。

计算单元200可连接在主机10与存储器装置300之间。计算单元200可直接连接到存储器装置300。计算单元200可访问存储器装置300，而不管主机10如何。

计算单元200可基于例如以太网、I2C或串行通信与主机10通信，但不限于此。

计算单元200可根据由兼容单元(诸如，主机控制器110的应用和/或驱动器)输入的程序来操作。计算单元200可根据输入的程序来驱动存储器装置300。尽管根据本公开的示例性实施例的计算单元200可通过例如现场可编程门阵列(FPGA)、FPGA接口管理器(FIM)或高带宽存储器(HBM)来实现，但是本公开不限于此。

计算单元200可包括计算控制器210、缓冲器220、错误图案存储装置230和纠错结果存储装置240。

计算控制器210可控制计算单元200的整体操作。计算控制器210可检测将从主机10提供给存储器装置300的刷新命令。

可从主机10向计算控制器210提供错误注入命令。计算控制器210可在从当响应于错误注入命令而检测到刷新命令时的时间点经过特定时间之后的时间点执行错误注入操作。这里，特定时间可以是第一刷新时间。

错误注入操作可表示模拟存储在存储器装置300中的特定地址处的数据中的错误并基于错误确定纠错结果。计算控制器210可将存储在错误图案存储装置230中的多个错误图案之中的一个错误图案写入包括在错误注入命令中的特定地址处，并且可基于所述一个错误图案来确定纠错结果。

缓冲器220可存储包括在错误注入命令中的特定地址和数据。

错误图案存储装置230可存储多个错误图案。多个错误图案可包括写入在特定地址处的错误图案。

纠错结果存储装置240可存储基于错误图案的纠错结果。

存储器装置300可连接到主机10和计算单元200。可从主机10和/或计算单元200访问存储器装置300。存储器装置300可根据主机10的控制存储数据或输出存储的数据。

存储器装置300可基于(例如)双倍数据速率(DDR)接口与主机10通信。或者，存储器装置300可基于例如各种接口(诸如，通用串行总线(USB)、多媒体卡(MMC)、外围组件互连(PCI)、PCI快速标准(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机小型接口(SCSI)、增强型小型磁盘接口(ESDI)、集成驱动电子设备(IDE)、移动工业处理器接口(MIPI)、非易失性存储器快速标准(NVM-e)和/或通用闪存(UFS))中的至少一种与主机10通信。

存储器装置300可响应于从主机10提供的刷新命令而在刷新时间期间执行刷新操作。可通过计算单元200将错误注入到存储器装置300中。

根据本公开的示例性实施例的存储器装置300可以是动态随机存取存储器(DRAM)(诸如，双倍数据速率(DDR)同步动态随机存取存储器(SDRAM)、低功率双倍数据速率(LPDDR)SDRAM、图形双倍数据速率(GDDR)SDRAM、Rambus动态随机存取存储器(RDRAM))和/或利用刷新操作的任意存储器装置。

图2是用于解释存储在图1的错误图案存储装置中的错误图案的示图。图2示出在存储器装置300是例如x4 DRAM芯片的情况下的错误图案。

参照图2，错误图案可包括其中数据被存储在x4 DRAM芯片中的图案。由于1位可存储0或1，所以x4 DRAM芯片可形成从全0到全1的总共2^16(＝65,536)个错误图案(例如，ERROR PATTERN 0至ERROR PATTERN65,536)。

图3是用于解释根据示例性实施例的计算单元的操作的流程图。

参照图1和图3，在功能块S110，计算单元200可从主机控制器110接收错误注入命令。错误注入命令可包括存储器装置300中的将被注入错误的特定地址以及将被写入特定地址处的数据。计算控制器210可响应于错误注入命令而执行错误注入操作。

在功能块S120，计算控制器210可将包括在错误注入命令中的特定地址和数据存储在缓冲器220中。

随后，在功能块S130，计算控制器210可检测从主机10提供给存储器装置300的刷新命令。

在功能块S140，计算控制器210可在从当刷新命令被检测到时的时间点经过特定时间之后的时间点，将错误图案写入包括在错误注入命令中的存储器装置300中的特定地址处。错误图案可以是存储在错误图案存储装置230中的多个错误图案中的下一错误图案。这里，特定时间可以是第一刷新时间。

随后，在功能块S150，计算控制器210可检测将从主机10提供给存储器装置300的刷新命令。

在功能块S160，计算控制器210可在从当刷新命令被检测到时的时间点经过特定时间之后的时间点确定错误图案的纠错结果，并且可将纠错结果存储在纠错结果存储装置240中。

随后，在判定块S170，计算控制器210可确定错误图案是否是存储在错误图案存储装置230中的最后的错误图案。

在块S170中，当错误图案是最后的错误图案时，计算控制器210可在功能块S180结束错误注入操作。

当错误注入操作结束时，在功能块S190，计算控制器210可计算纠错覆盖范围(error correction coverage)。计算控制器210可根据主机10的命令向主机10提供纠错覆盖范围。

另一方面，在块S170中，当错误图案不是最后的错误图案时，计算控制器210可返回到块S130。计算控制器210在功能块S130检测刷新命令，并且可在从当刷新命令被检测到时的时间点经过特定时间之后的时间点将存储在错误图案存储装置230中的下一错误图案写入特定地址。这里，特定时间可以是如上所述的第一刷新时间。

图4是用于解释图3的块S160的流程图。

参照图4，在功能块S162，计算控制器210可在从当刷新命令被检测到时的时间点经过特定时间之后的时间点读取存储在缓冲器220中的特定地址。

在判定块S164处，计算控制器210可将在存储器装置300中的特定地址处读取的数据与存储在缓冲器220中的数据进行比较。

在块S164中，当从存储器装置300中的特定地址读取的数据与存储在缓冲器220中的数据相同时，在功能块S165，计算控制器210可将错误图案确定为可纠正的错误图案，并且可将纠错结果存储在纠错结果存储装置240中。换句话说，当在存储器装置300中的特定地址处读取的数据与存储在缓冲器220中的数据相同时，由于这表示对主机10的错误图案的纠错操作成功，因此错误图案可被确定为可纠正的错误图案。

另一方面，在块S164中，当在存储器装置300中的特定地址处读取的数据与存储在缓冲器220中的数据不相同时，在功能块S166，计算控制器210将错误图案确定为不可纠正的错误图案，并且可将纠错结果存储在纠错结果存储装置240中。也就是说，当在存储器装置300中的特定地址处读取的数据与存储在缓冲器220中的数据不相同时，由于这表示对主机10的错误图案的纠错操作失败，因此错误图案可被确定为不可纠正的错误图案。

图5是用于解释图1的主机10的操作的示图。

参照图1和图5，在功能块S210，主机控制器110可向计算单元200提供错误注入命令。主机控制器110可将包括在错误注入命令中的特定地址和数据存储在缓冲器120中。

在功能块S220，主机控制器110可将存储器装置300的刷新时间从第一刷新时间改变为第二刷新时间。

在功能块S230，主机控制器110可向存储器装置300提供刷新命令。

在功能块S240，主机控制器110可在从当刷新命令被提供给存储器装置300时的时间点经过第二刷新时间之后的时间点，从存储器装置300中的特定地址读取数据。

在判定块S250，主机控制器110可将从存储器装置300中的特定地址读取的数据与存储在缓冲器120中的数据进行比较。

在块S250中，当从存储器装置300中的特定地址读取的数据与存储在缓冲器120中的数据不相同时，在功能块S262，ECC引擎130可执行纠错操作。因此，主机控制器110可将校正后的数据写入存储器装置300中的特定地址处。

另一方面，在块S250中，当从存储器装置300中的特定地址读取的数据与存储在缓冲器120中的数据相同时，在功能块S264，ECC引擎130不需要执行任何纠错操作。

随后，在判定块S270，当计算单元200的错误注入操作结束时，或者当主机控制器110向计算单元200提供错误注入停止命令时，在功能块S280，主机控制器110可将刷新时间从第二刷新时间改变为第一刷新时间。

另一方面，在判定块S270，当计算单元200的错误注入操作未结束时或者当错误注入停止命令未被提供给计算单元200时，主机控制器110返回到块S230，并且可向存储器装置300提供刷新命令。

图6和图7是用于解释根据示例性实施例的存储器系统的操作的时序图。

参照图6和图7，在时间点t0，主机10可向计算单元200提供错误注入命令CMD_E。主机10可将存储器装置300的刷新时间从第一刷新时间tRFC1改变为第二刷新时间tRFC2。主机10可将包括在错误注入命令CMD_E中的地址ADDR和第一数据DATA 1存储在主机10中的缓冲器中。计算单元200可响应于错误注入命令CMD_E执行错误注入操作。

在时间点t1，主机10可将第一刷新命令REF提供给存储器装置300。主机10在第二刷新时间tRFC2内不将与有效操作相关的命令提供给存储器装置300。也就是说，主机10可在第二刷新时间tRFC2内向存储器装置300提供取消选择信号DES，使得存储器装置300仅执行刷新操作。

存储器装置300可响应于刷新命令REF而执行刷新操作。存储器装置300可在第一刷新时间tRFC1内执行刷新操作。

此外，计算单元200可在时间点t1检测到从主机10提供给存储器装置300的刷新命令REF。

在从当刷新命令REF被检测到时的时间点t1经过第一刷新时间tRFC1之后的时间点t2，计算单元200可将包括在错误注入命令CMD_E中的地址ADDR和第一数据DATA 1存储在缓冲器220中。

随后，计算单元200可将存储在错误图案存储装置230中的多个错误图案之中的第一错误图案(诸如，ERROR PATTERN 1)写入存储器装置300的地址ADDR处。因此，将错误图案注入到存储器装置300中的操作不需要与同由主机10执行的有效操作相关联的命令冲突。

主机10可在从当刷新命令REF被提供时的时间点t1经过第二刷新时间tRFC2之后的时间点t3读取存储器装置300。主机10可读取存储在主机10的缓冲器120中的地址ADDR。由于计算单元200在第二刷新时间tRFC2内将第一错误图案ERROR PATTERN 1写入地址ADDR处，因此主机10可读取第一错误图案ERROR PATTERN 1。

如果第一错误图案ERROR PATTERN 1不同于存储在主机10中的缓冲器中的第一数据DATA 1，则主机10可执行纠错操作。作为主机10的纠错操作的结果，第一数据DATA 1可被写入存储器装置300的地址ADDR处。

主机10可在从时间点t1经过刷新周期tREFI之后的时间点t4将刷新命令REF提供给存储器装置300。

存储器装置300可响应于刷新命令REF而执行刷新操作。存储器装置300可在第一刷新时间tRFC1内执行刷新操作。

计算单元200可在时间点t4检测到从主机10提供给存储器装置300的刷新命令REF。

计算单元200可在从当刷新命令REF被检测到时的时间点t4经过第一刷新时间tRFC1之后的时间点t5读取存储器装置300。计算单元200可读取存储在计算单元200中的缓冲器中的地址ADDR。由于通过主机10的纠错操作将第一数据DATA 1写入地址ADDR处，因此计算单元200可读取存储在存储器装置300的地址ADDR处的第一数据。

计算单元200可将存储在计算单元200的缓冲器220中的第一数据DATA1与在存储器装置300的地址ADDR处读取的第一数据进行比较。

如果存储在计算单元200中的缓冲器中的第一数据DATA 1仍然与在存储器装置300中的地址ADDR处读取的第一数据相同，则计算单元200可将第一错误图案ERRORPATTERN 1确定为可纠正的错误图案，并且可将纠错结果存储在计算单元200中的纠错结果存储装置中。

如果存储在计算单元200中的缓冲器中的第一数据DATA 1仍然与在存储器装置300中的地址ADDR处读取的第一数据不相同，则计算单元200可将第一错误图案ERRORPATTERN 1确定为不可纠正的错误图案，并且可将纠错结果存储在计算单元200中的纠错结果存储装置中。

主机10可在从时间点t4经过刷新周期tREFI之后的时间点t7将刷新命令REF提供给存储器装置300。

存储器装置300可响应于刷新命令REF而执行刷新操作。存储器装置300可在第一刷新时间tRFC1内执行刷新操作。

此外，计算单元200可在图7的时间点t7检测到从主机10提供给存储器装置300的刷新命令REF。

在从当刷新命令REF被检测到时的时间点t7经过第一刷新时间tRFC1之后的时间点t8，计算单元200可将存储在错误图案存储装置230中的多个错误图案之中的第二错误图案ERROR PATTERN 2写入存储器装置300的地址ADDR处。地址ADDR可以是存储在计算单元200的缓冲器中的地址ADDR。

主机10可在从当刷新命令REF被提供时的时间点t7经过第二刷新时间tRFC2之后的时间点t9读取存储器装置300。主机10可读取存储在主机10的缓冲器120中的地址ADDR。由于计算单元200在第二刷新时间tRFC2内将第二错误图案ERROR PATTERN 2写入存储器装置300中的地址ADDR处，因此主机10可读取第二错误图案ERROR PATTERN 2。

如果第二错误图案ERROR PATTERN 2不同于存储在主机10中的缓冲器中的第一数据DATA 1，则主机10可执行纠错操作。作为主机10的纠错操作的结果，第一数据DATA 1可被写入存储器装置300的地址ADDR处。

主机10可在从时间点t7经过刷新周期tREFI之后的时间点t10将刷新命令REF提供给存储器装置300。

存储器装置300可响应于刷新命令REF而执行刷新操作。存储器装置300可在第一刷新时间tRFC1内执行刷新操作。

计算单元200可在时间点t10检测到从主机10提供给存储器装置300的刷新命令REF。

计算单元200可在从当刷新命令REF被检测到时的时间点t10经过第一刷新时间tRFC1之后的时间点t11读取存储器装置300。计算单元200可读取存储在计算单元200中的缓冲器中的地址ADDR。由于通过主机10的纠错操作将第一数据DATA 1写入地址ADDR处，因此计算单元200可读取在存储器装置300的地址ADDR处的第一数据DATA 1。

计算单元200可将存储在计算单元200中的缓冲器220中的第一数据DATA 1与在存储器装置300中的地址ADDR处读取的第一数据进行比较。

如果存储在计算单元200中的缓冲器中的第一数据DATA 1与在存储器装置300中的地址ADDR处读取的第一数据相同，则计算单元200可将第二错误图案ERROR PATTERN 2确定为可纠正的错误图案，并且可将纠错结果存储在计算单元200中的纠错结果存储装置中。

如果存储在计算单元200中的缓冲器中的第一数据DATA 1与在存储器装置300中的地址ADDR处读取的第一数据不相同，则计算单元200可将第二错误图案ERROR PATTERN 2确定为不可纠正的错误图案，并且可将纠错结果存储在计算单元200中的纠错结果存储装置中。

计算单元200重复上述操作以确定存储在计算单元200中的错误图案存储装置中的所有错误图案的纠错结果，并且可将每个纠错结果存储在计算单元200中的纠错结果存储装置中。之后，计算单元200可计算纠错覆盖范围。因此，根据本公开的示例性实施例的存储器系统1可计算准确的纠错覆盖范围。

在现有技术中，通过根据主机的时钟信号在连接主机与存储器装置的总线上引起位翻转，将错误注入到存储器装置中。因此，它受到主机的操作的影响，并且注入的错误被限制为位的单位。

然而，根据本公开的示例性实施例的存储器系统1可响应于错误注入命令CMD_E，而将错误图案写入包括在错误注入命令CMD_E中的特定地址处。也就是说，存储器装置300中的用于注入错误的地址可被设置。

由于根据本公开的示例性实施例的存储器系统1检测刷新命令REF并且执行错误注入操作，因此不需要执行单独命令。由于刷新命令REF根据刷新周期tREFI被提供给计算单元200，因此计算单元200可针对存储在错误图案存储装置中的全部错误图案自动执行错误注入操作。因此，错误可被注入到存储器装置300中，而不管主机10的操作如何。

由于可针对存储在错误图案存储装置中的全部错误图案执行错误注入操作，因此可计算更准确的纠错覆盖范围。在图6和图7中，CMD指示在存储器系统中的组件之间传输的命令。

图8是根据示例性实施例的存储器系统的框图。将主要描述与图1的不同之处。

参照图8，在根据本公开的实施例的存储器系统2中，主机10'还可包括用户接口160。

用户接口160可被配置为接收用户输入信号。用户接口160可以是例如一个或多个输入元件(诸如，键盘、键区、触摸面板、触摸屏和/或触摸板)。可选地，用户接口160可包括显示装置和/或一个或多个输出装置。

可通过用户接口160向主机控制器110提供存储器装置300内部的被注入错误的地址。也就是说，在计算单元200的错误注入操作开始之后，主机控制器110可向计算单元200提供通过用户接口160提供的地址。因此，计算单元200可对改变的地址执行错误注入操作。

用户接口160还可输出主机10'的纠错操作结果和/或纠错覆盖范围。

图9是用于解释根据示例性实施例的存储器系统的框图。将主要描述与图1的不同之处。

参照图9，在根据示例性实施例的存储器系统20'中，存储器装置300'可包括第一区域310和第二区域320。

第一区域310可以是主机10和计算单元200彼此通信的区域。第二区域320可以是存储有数据的区域。主机10和计算单元200可将数据存储在第二区域320中或者从第二区域320读取数据。

第一区域310可以是写入有从主机10提供的错误注入命令CMD_E和包括在错误注入命令CMD_E中的地址ADDR的区域。第二区域320可以是其中数据DATA 1被存储在从主机10提供的地址ADDR处的区域。换句话说，地址ADDR是第二区域320内的地址。

计算单元200检测提供给存储器装置300'的刷新命令，并且可在从当刷新命令被检测到时的时间点经过特定时间之后的时间点读取第一区域310。这里，特定时间可以是第一刷新时间。

计算单元200可读取第一区域310以接收错误注入命令CMD_E，并响应于错误注入命令CMD_E执行错误注入操作。也就是说，主机10可通过存储器装置300'的第一区域310将错误注入命令CMD_E提供给计算单元200。

图10是用于解释图9的存储器模块的操作的流程图。将主要描述与图3的不同之处。

参照图9和图10，在功能块S10，计算单元200可检测从主机10提供给存储器装置300'的刷新命令。

在功能块S20，计算单元200可在从当刷新命令被检测到时的时间点经过特定时间之后的时间点读取存储器装置300'的第一区域310。

当计算单元200读取第一区域310并在判定块S30读取错误注入命令CMD_E时，计算单元200可在功能块S120将包括在错误注入命令CMD_E中的地址ADDR和数据DATA 1存储在缓冲器220中。

当计算单元200读取第一区域310并且在判定块S30未读取错误注入命令CMD_E时，计算单元200返回到块S10并且可检测从主机10提供给存储器装置300'的刷新命令。

图11是用于解释图1的存储器装置的示图。

参照图11，根据本公开的实施例的存储器装置300可具有双列直插式存储器模块(DIMM)类型的结构，但不限于此。例如，存储器装置300可具有诸如无缓冲双列直插式存储器模块(UDIMM)、带寄存器的双列直插式存储器模块(RDIMM)、全缓冲双列直插式存储器模块(FBDIMM)和/或低负载双列直插式存储器模块(LRDIMM)的类型的结构，但不限于此。

存储器装置300可包括多个存储器芯片301和缓冲器303。

缓冲器303可从计算单元或主机接收命令、地址和数据，对命令、地址和数据进行缓冲，并将它们提供给存储器芯片301。

缓冲器303与存储器芯片301之间的数据传输线可以以点对点方式连接。缓冲器303与存储器芯片301之间的命令/地址传输线可以以多点(multi-drop)方式、菊花链(daisy-chain)方式或飞越菊花链(fly-by-daisy-chain)方式连接，但不限于此。

因为缓冲器303可缓冲所有的命令、地址和数据，所以计算单元或主机可通过仅驱动缓冲器303的负载而与存储器装置300接口连接。

虽然已经参照本公开的示例性实施例具体示出和描述了本公开，但是相关领域的普通技术人员将理解，在不脱离由所附权利要求限定的本公开的精神和范围的情况下，可在其中进行形式和细节上的各种改变。