具体实施方式

在下文中，描述了许多具体细节以提供对本发明实施例的透彻理解。然而，本领域技术人员仍将理解如何在缺少一个或多个具体细节或依赖于其他方法、元件或材料的情况下实施本发明。在其他情况下，未详细示出或描述公知的结构、材料或操作，以避免模糊本发明的主要概念。

在整个说明书中对"一个实施例"、"一实施例"、"一个范例"或"一范例"的引用意味着结合该实施例或范例所描述的特定特征、结构或特性是包括于本发明的多个实施例的至少一个实施例中。因此，贯穿本说明书在各个地方出现的短语"在一个实施例中"、"在一实施例中"、"在一个范例中"或"在一范例中"不一定都指到相同的实施例或范例。此外，特定特征、结构或特性可以在一个或多个实施例或范例中以任何合适的组合和/或子组合进行结合。

此外，为让本发明的目的、特征和优点能更明显易懂，下文特举出本发明的具体实施例，并配合附图，作详细说明如下。目的在于说明本发明的精神而非用以限定本发明的保护范围，应理解下列实施例可经由软件、硬件、固件、或上述任意组合来实现。

图1是显示根据本发明的一实施例所述的数据储存装置100的示意图。数据储存装置100包括一存储器装置120，例如，一快闪存储器(Flash Memory)模块，以及一存储器控制器110。存储器控制器110用以存取(Access)存储器装置120。根据本发明一实施例，存储器控制器110包含一微处理器112、一只读存储器(Read Only Memory，ROM)112M、一存储器接口114、一数据保护引擎115、一缓冲存储器116、与一主机接口118。只读存储器112M系用以储存一程序码112C，程序码112C可包含一或多个程序模块，例如开机载入器(boot loader)码，于主机装置130供电给数据储存装置100时，微处理器112可执行程序码112C来进行初始化运作，以从存储器装置120载入一群系统内编程(In-System Programming，缩写为ISP)(图未绘示)。微处理器112可执行该群ISP码，使数据储存装置100具备各种功能。依据本实施例，该群ISP码可包含(但不限于)关于存取(例如读取、写入及抹除)的多个程序模块，诸如一读取操作模块、一查表模块、一耗损平(wear leveling)模块、一读取刷新(readrefresh)模块、一读取回收(read reclaim)模块、一垃圾收集(garbage collection)模块、一突然断电回复(sudden power off recovery，缩写为SPOR)模块以及一不可更正错误更正码(uncorrectable error correction code，缩写为UECC)模块，以供分别进行读取、查表、耗损平均、读取刷新、读取回收、垃圾收集、突然断电回复以及针对UECC错误的错误处置。存储器接口114包含了一编码器132、一解码器134以及一电压检测电路136。编码器132用以对写入到存储器装置120中的数据进行编码以产生对应的校验码(或称，错误更正码(Error Correction Code)，ECC)。解码器134用以将从存储器装置120所读出的数据进行解码。电压检测电路136用以检测存储器装置120的一电压位准，例如，电源电压的位准，并产生对应的一检测结果。微处理器112可根据检测结果判断存储器装置120是否发生电源电压变化(例如，电源电压不稳定)，或者发生非预期或突然断电(SPO)等。数据保护引擎115用以根据接收自主机装置130的数据产生对应的保护资讯，以及用以根据保护资讯恢复损坏或遗失的数据，其中保护资讯可以是根据所欲保护的数据产生的编码过的资讯，例如，同位(parity)位元资讯。当一既定保护资讯所保护的数据的一部分发生损坏或被遗失时，数据保护引擎115可根据此既定保护资讯与其所保护的数据的剩余部分执行对应的解码操作，藉此推导出被损坏或被遗失的部分。

于典型状况下，存储器装置120包含了多个快闪存储器晶片或晶粒，而每一个快闪存储器晶片或晶粒包含多个存储器区块(Block)，而存储器控制器110对存储器装置120进行抹除数据运作系以区块为单位来进行。另外，一存储器区块可记录(包含)特定数量的数据页(Page)，即，物理数据页，其中存储器控制器110对存储器装置120进行写入数据的运作系以数据页为单位来进行写入。

实作上，存储器控制器110可利用其本身内部的元件来进行诸多控制运作，例如：利用存储器接口114来控制存储器装置120的存取运作(尤其是对至少一区块或至少一数据页的存取运作)、利用缓冲存储器116进行所需的缓冲处理、以及利用主机接口118来与一主机装置(Host Device)130沟通。其中，主机接口118亦可被视为一前端控制器引擎，用以于存储器控制器110与主机装置130之间传递沟通讯号、传递主机装置130写入/读取的数据、以及控制读/写数据的工作排程等。存储器接口114亦可被视为一后端控制器引擎，用以于存储器控制器110与存储器装置120之间传递沟通讯号、传递欲写入/读取自存储器装置120的数据、于将数据写入存储器装置120前透过编码器132执行对应的编码操作，以及于自存储器装置120读取数据后透过解码器134对数据执行对应的解码操作。

在一实施例中，存储器控制器110透过主机接口118并使用一标准通讯协定与主机装置130沟通。举例而言，上述的标准通讯协定包含(但不限于)：通用序列总线(UniversalSerial Bus，缩写为USB)标准、安全数位(Secure Digital，缩写为SD)接口标准、超高速一代(Ultra High Speed-I，缩写为UHS-I)接口标准、超高速二代(Ultra High Speed-II，缩写为UHS-II)接口标准、复合式快闪存储器(Compact flash，缩写为CF)接口标准、多媒体卡(Multimedia Card，缩写为MMC)接口标准、嵌入式多媒体卡(Embedded Multimedia Card，缩写为eMMC)接口标准、通用快闪存储器(Universal Flash Storage，缩写为UFS)接口标准、高技术组态(Advanced Technology Attachment，缩写为ATA)标准、序列高技术组态(Serial ATA，缩写为SATA)标准、快捷外设互联标准(Peripheral ComponentInterconnect Express，缩写为PCI-E)标准、并列先进附件(Parallel AdvancedTechnology Attachment，缩写为PATA)标准。

在一实施例中，缓冲存储器116系以随机存取存储器(Random Access Memory，缩写为RAM)来实施。例如，缓冲存储器116可以是静态随机存取存储器(Static RAM，缩写为SRAM)，但本发明不限于此。于其它实施例中，缓冲存储器116可以是动态随机存取存储器(Dynamic RAM，缩写为DRAM)。

在一实施例中，数据储存装置100可以是可携式存储器装置(例如：符合SD/MMC、CF、MS、XD、UFS标准的记忆卡)，且主机装置130为一可与数据储存装置连接的电子装置，例如手机、笔记型电脑、桌上型电脑…等等。而在另一实施例中，数据储存装置100可以是固态硬碟或UFS或eMMC规格的嵌入式储存装置，以设置在一电子装置中，例如设置在手机、笔记型电脑、桌上型电脑之中，而此时主机装置130可以是该电子装置的一处理器。

主机装置130可对数据储存装置100发出指令，例如，读取指令或写入指令，用以存取存储器装置120所储存的数据，或者进一步控制、管理数据储存装置100。

根据本发明的一实施例，存储器装置120所包含的多个存储器区块中可包括单层单元(Single-Level Cell，缩写为SLC)存储器区块、多层单元(Multiple-Level Cell，缩写为MLC)存储器区块以及/或是三层单元(Triple-Level Cell，缩写为TLC)存储器区块。SLC存储器区块的每个存储器单元中储存一个位元数据，MLC存储器区块的每个存储器单元中储存两个位元数据，TLC存储器区块的每个存储器单元中储存三个位元数据。根据本发明的一实施例，存储器装置120为一立体NAND型快闪存储器(3D NAND-type flash)。

一般而言，为了保护存储器装置不会因为存储器单元的损坏而发生有效数据遗失，存储器装置可运用容错式磁碟阵列(Redundant Array of Independent Disks，缩写RAID)技术中所采用的错误保护机制进行数据保护。于RAID所采用的错误保护机制中，存储器控制器可根据被写入存储器装置的数据计算出保护资讯。当发现有效数据遗失时，便可利用保护资讯反向推导出被遗失的有效数据内容。

然而，于某些情况中，于数据被写入存储器装置之际，便已发生存储器单元损坏或数据损坏。被损坏的存储器单元可能会导致其所储存的数据发生错误。举例而言，被损坏的存储器单元可能无法维持固定的电压位准，因此，于每次读取储存于被损坏的存储器单元的数据时，存储器控制器110都可能得到不同的数值。如此一来，便无法利用此笔数据反向推导出被遗失的有效数据内容。

因此，为了确保保护资讯系根据未受损坏的数据(即，正确的数据)被产生，存储器控制器的工作排程通常被设计为在确定数据已成功被写入存储器装置，且数据未发生错误或未被损坏，或者得知正确的数据的资讯后，才开始根据被写入存储器装置的正确数据计算出对应的保护资讯。

然而，上述工作排程将大幅折损存储器装置120的写入效率。举例而言，缓冲存储器116必须保留自主机装置130接收的数据直到数据保护引擎115产生该数据所对应的保护资讯。因此，必须于数据保护引擎115产生保护资讯后，缓冲存储器116的对应储存空间才能被清除并再用来储存下一笔主机装置130写入的数据。如此一来，缓冲存储器116的空间利用率与存储器装置120的写入效率都无法提升。

为解决上述问题，本发明提出一种新颖的数据处理方法，可有效地保护存储器装置所储存的数据，并且可藉由新颖的工作排程使得缓冲存储器116的空间利用率与存储器装置120的写入效率可大幅提升。

图2是显示根据本发明的一实施例所述的数据处理方法流程图。本发明的数据处理方法可由存储器控制器110或存储器控制器所包含之一或多个元件执行，并包含以下步骤:

步骤S202:自主机装置130接收数据，并且将数据写入(暂存于)缓冲存储器116。

步骤S204:于数据被写入缓冲存储器116后，驱动数据保护引擎115执行该数据所对应的一数据保护操作，以及驱动存储器接口114执行该数据所对应的一数据写入操作。

步骤S206:根据该数据所对应的该数据写入操作的相关资讯判断于产生该数据所对应的该保护资讯时是否需排除该数据的一部分。若是，则执行步骤S208。若否，则执行步骤S210。

步骤S208:自保护资讯去除该数据的该部分的相关内容以重新产生保护资讯，并将重新产生的保护资讯写入存储器装置120。

步骤S210:将保护资讯写入存储器装置120。

根据本发明的一实施例，主机接口118系用以将自主机装置130接收的数据写入缓冲存储器116，并且于数据被写入缓冲存储器116后，主机接口118可发出一缓冲存储器写入完成通知，用以通知微处理器112数据已被写入缓冲存储器116。

响应于接收自主机接口118的缓冲存储器写入完成通知，微处理器112可驱动数据保护引擎115对该笔数据执行对应的一数据保护操作，用以根据储存于缓冲存储器116的该笔数据产生对应的保护资讯。

根据本发明的一实施例，微处理器112可藉由缓冲存储器写入完成通知得知该笔数据已被写入缓冲存储器116，并且于微处理器112确认该笔数据已被写入缓冲存储器116后，便可直接触发数据保护操作。换言之，存储器控制器于数据被写入缓冲存储器116后可直接执行对应的一数据保护操作，用以根据储存于缓冲存储器116的数据产生对应的保护资讯。根据本发明的一实施例，所述的直接执行对应的保护操作系指数据保护引擎115于储存于缓冲存储器116的数据被写入存储器装置120前便开始执行数据保护操作。

此外，响应于接收自主机接口118的缓冲存储器写入完成通知，微处理器112亦可驱动存储器接口114对该笔数据执行对应的一数据写入操作，用以将储存于缓冲存储器116的该数据写入存储器装置120。

根据本发明的一实施例，响应于前述缓冲存储器写入完成通知，微处理器112可同时或近乎同时驱动数据保护引擎115执行该笔数据所对应的数据保护操作以及驱动存储器接口114执行该笔数据所对应的数据写入操作。举例而言，微处理器112可于同一时间点发出对应的指令，用以驱动数据保护引擎115与存储器接口114执行前述对应的操作。或者，微处理器112可于时间差极小的不同时间点发出对应的指令，而微处理器112发出用以驱动数据保护引擎115与存储器接口114执行前述对应的操作的指令的时间差可小于一既定数值或小于一既定数量的时脉脉冲。其中，用以触发数据保护操作的指令可早于或晚于用以触发数据写入操作的指令。

此外，于本发明的一实施例中，微处理器112可于该笔数据所对应的数据写入操作完成前驱动数据保护引擎115执行该笔数据所对应的数据保护操作。于本发明的另一实施例中，微处理器112可于该笔数据所对应的数据保护操作完成前驱动存储器接口114执行该笔数据所对应的数据写入操作。

值得注意的是，于本发明的其他实施例中，微处理器112亦可于具有显著时间差的不同时间点发出对应的指令，用以驱动数据保护引擎115与存储器接口114执行前述对应的操作。

此外，根据本发明的一实施例，数据保护引擎115执行一笔数据所对应的数据保护操作的执行时间与存储器接口114执行同一笔数据所对应的数据写入操作的执行时间重迭。如此一来，可有效缩短缓冲存储器116保留该笔数据的时间。

图3是显示根据本发明的一实施例所述的存储器控制器的工作排程范例，其中横轴为时间轴。于此范例中，主机装置130欲将两笔数据(主机数据)写入存储器装置120，被写入缓冲存储器116的数据310为第一笔数据，被写入缓冲存储器116的数据320为第二笔数据，其中各笔数据可包含多个部分，例如图中所示的数据D[0]～D[7]以及D[8]～D[15](如图中第一列所示)。其中数据的一个部分可包含，例如，一数据页或一既定数量的数据页。

此外，于此范例中，存储器装置120可包含八个存储器晶粒，存储器接口114可包含两个传输通道CH[0]与CH[1]，而各传输通道分别耦接四个存储器晶粒，用以传输这四个存储器晶粒的数据。因此，于图中显示为耦接通道CH[0]的存储器晶粒Die[0]～Die[3]的数据处理操作，以及耦接通道CH[1]的存储器晶粒Die[0]～Die[3]的数据处理操作。在多晶粒与多通道的架构下，微处理器112可藉由适当的排程将数据透过多通道平行地写入存储器装置120，使得数据写入操作可更有效率。

于图3所示的范例中，分布于时间轴的数据长度(即，方框长度)可显示出处理该笔数据所需的相对时间。其中，图中第一列可表示出主机数据被写入缓冲存储器116的操作。图中第二列至第九列可表示出被写入缓冲存储器116的主机数据透过通道CH[0]或CH[1]传送至存储器装置120，并且被写入对应的存储器晶粒的操作。图中最末列可表示出数据保护引擎115根据主机数据产生保护资讯的操作。

如图所示，以第二列的操作为例，标示数据D[0]的方框代表通道CH[0]传输数据D[0]的操作，而填入斜线的线条代表存储器忙碌的状态。于数据D[0]被写入或编程(program)到对应的存储器晶粒Die[0]的过程中，存储器的状态为忙碌，因此，可拉起对应的一忙碌旗标，用以指示存储器忙碌的状态。待编程结束后，对应的忙碌旗标可被重置，代表存储器非忙碌状态。

此外，图中最末列显示出数据保护引擎115依序读取被写入缓冲存储器116的数据，并产生对应的保护资讯，例如，数据保护引擎115可产生第一笔数据310所对应的保护资讯315以及第二笔数据320所对应的保护资讯(因绘图字体限制未示于图中)。

根据本发明的一实施例，对于同一笔数据，微处理器112可同时或近乎同时驱动数据保护引擎115执行该笔数据所对应的数据保护操作以及驱动存储器接口114执行该笔数据所对应的数据写入操作。此外，对于储存于缓冲存储器116的同一笔数据，该笔数据所对应的数据保护操作与数据写入操作的执行时间重迭。

此外，如上所述，于自主机装置130接收的数据可包括多个部分，例如图中所示的数据D[0]～D[7]以及D[8]～D[15]，微处理器112于确认各部分被写入缓冲存储器116后(例如，根据各部分所对应的缓冲存储器写入完成通知确认)，便可直接驱动数据保护引擎115对该部分执行对应的数据保护操作。例如第3图中垂直方向的虚线所示，于数据D[0]～D[7]以及D[8]～D[15]被写入缓冲存储器116后，便立刻开始执行各数据所对应的数据写入操作与数据保护操作。

对于一笔数据，例如，数据310，而言，于本发明的实施例中，于将数据310写入存储器装置120的数据写入操作完成后，缓冲存储器116用于储存数据310的对应储存空间便可被释放并再用来储存下一笔主机装置130写入的数据。这是因为对于同一笔数据而言，数据保护引擎115执行数据保护操作的速度通常快于存储器接口114执行数据写入操作的速度。

如此一来，每当存储器忙碌的状态结束后，便立刻开始执行次一笔数据所对应的数据写入操作以及数据保护操作，而无须如上述因交错(不重迭)的数据写入操作与数据保护操作的执行时间，导致数据保护操作须等待数据写入操作结束，且存储器忙碌的状态结束后才能开始执行。此外，于先前技术中，待较晚被执行的数据保护操作执行完成后，才能释放缓冲存储器116的对应储存空间使得缓冲存储器116可接收下一笔主机装置130写入的数据。因而大幅折损缓冲存储器116的空间利用率与存储器装置120的写入效率。

不同于先前的设计，藉由本发明提出新颖的数据处理方法，其利用前述的工作排程可使得缓冲存储器116的空间利用率与存储器装置120的写入效率大幅提升。

由于数据保护操作于尚未确认数据已成功被写入存储器装置120时便提前被执行，因此，于本发明的实施例中，如步骤S206所示，微处理器112可更根据各数据所对应的数据写入操作的相关资讯判断数据保护引擎115于产生该数据所对应的保护资讯时是否需排除该数据的一部分。

若微处理器112于步骤S206中判断需排除该数据的一部分(例如，一或多个数据页)时，可再指示数据保护引擎115执行对应的一数据排除操作，用以将该部分的相关内容自保护资讯中去除，此结果相当于数据保护引擎115根据该数据中不包含该部分的其他部分产生对应的保护资讯。或者，微处理器112指示数据保护引擎115排除此部分后重新产生对应的保护资讯，即，数据保护引擎115可重新根据该数据中不包含该部分的其他部分产生对应的保护资讯。以上操作均可被视为重新产生保护资讯，并且其所产生的保护资讯均可被视为重新产生的保护资讯。

于本发明的实施例中，所述的数据排除操作可以是产生保护资讯的一反向操作。举例而言，当数据保护引擎115藉由执行互斥或(XOR)运算产生保护资讯时，数据排除操作可以是反向的互斥或运算。需注意的是，数据保护引擎115亦可藉由执行其他运算产生保护资讯，因此，本发明并不限于使用互斥或(XOR)运算产生保护资讯。

此外，本发明的实施例中，前述数据写入操作的相关资讯可包括存储器装置120的状态及/或被写入存储器装置120的数据的状态。

举例而言，微处理器112可检测存储器装置120于执行写入操作后回传的一状态讯息，用以得知写入操作为成功或失败。微处理器112可主动询问存储器装置120的状态并等待存储器装置120回传状态讯息。当状态讯息指示出数据的某一部分的写入操作失败时，微处理器112可决定数据保护引擎115于产生该数据所对应的保护资讯时需排除该部分，并指示数据保护引擎115排除该部分的相关内容以重新产生保护资讯。

举另一例，电压检测电路136可于检测到存储器装置发生电源电压变化(例如，电压下降、电压不稳、或存储器装置断电等)时发出一讯息通知微处理器112，使微处理器112可得知存储器装置120于执行写入操作的状态。当该状态指示出于执行数据的某一部分所对应的写入操作的过程中存储器装置120发生电源电压变化时，因不稳定的电压可能导致写入数据错误或者数据无法被写入，微处理器120可决定数据保护引擎115于产生该数据所对应的保护资讯时需排除该部分，并指示数据保护引擎115排除该部分的相关内容以重新产生保护资讯。

举又另一例，微处理器120亦可根据数据储存装置100的状态判断存储器装置120于执行写入操作的状态。若数据储存装置100于存储器装置120于执行写入操作的过程中发生突然断电，对存储器装置120而言同样是发生了发生突然断电。因突然断电可能伤及正在被写入的数据，因此当状态指示出于执行数据的某一部分所对应的写入操作的过程中存储器装置120发生突然断电，微处理器120可决定数据保护引擎115于产生该数据所对应的保护资讯时需排除该部分，并指示数据保护引擎115排除该部分的相关内容以重新产生保护资讯。

根据本发明的另一实施例，微处理器112可读取被写入存储器装置120的数据并尝试透过解码器134解码其内容，以得知是否发生数据错误(例如，错误位元过多导致解码器134无法更正其错误内容)。当被写入存储器装置120的数据的状态指示出数据的某一部分已发生错误或包含无法更正的错误时，微处理器120可决定数据保护引擎115于产生该数据所对应的保护资讯时需排除该部分，并指示数据保护引擎115排除该部分的相关内容以重新产生保护资讯。

综上所述，于本发明提出的新颖的数据处理方法中，利用前述的工作排程，使得同一笔数据所对应的数据保护操作与数据写入操作的执行时间可重迭，且数据保护操作与数据写入操作的执行可于相同时间或近乎相同的时间开始。或者，数据保护操作可于数据写入操作完成前提早开始。因数据保护操作可被提前执行，且保护资讯可于产生后再根据数据写入操作的相关资讯被调整，因此，相较于先前技术，缓冲存储器116的空间利用率与存储器装置120的写入效率可大幅提升。

以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。