具体实施方式

从以下结合附图的详细描述中将更清楚地理解说明性和非限制性的示例实施例。

图1是示出根据一些示例实施例的显示装置的框图。

参考图1，根据一些示例实施例的显示装置1000可以包括显示面板DPN、栅驱动器GDV、数据驱动器DDV和时序控制器CON。

多个像素和多条线可以设置在显示面板DPN中。像素可以通过从线接收信号和/或电压来发光。

根据一些示例实施例，显示面板DPN可以包括多个被划分的驱动部分。例如，显示面板DPN可以包括第一被划分的驱动部分SDP1至第k(其中，k是2或更大的整数)被划分的驱动部分SDPk。根据一些示例实施例，被划分的驱动部分中的每一个可以被形成为基本相同。例如，(2n×m)个像素可以设置在第一被划分的驱动部分SDP1中，并且(2n×m)个像素可以设置在第k被划分的驱动部分SDPk中。可替代地，根据一些示例实施例，被划分的驱动部分中的每一个可以被形成为彼此不同。

时序控制器CON可以基于从外部装置提供的控制信号CTRL和输入图像数据IDAT来生成栅控制信号GCTRL、数据控制信号DCTRL和输出图像数据ODAT。时序控制器CON可以被形成在印刷电路板PCB(参见图2)上。例如，控制信号CTRL可以包括垂直同步信号、水平同步信号、输入数据使能信号和主时钟信号等，并且输入图像数据IDAT可以是包括红色图像数据、绿色图像数据和蓝色图像数据的RGB数据。

栅驱动器GDV可以基于从时序控制器CON提供的栅控制信号GCTRL来生成栅信号。例如，栅控制信号GCTRL可以包括垂直开始信号和时钟信号。

栅驱动器GDV可以电连接到显示面板DPN，并且可以顺序地输出栅信号。像素中的每一个可以响应于栅信号中的每一个而接收数据电压。

根据一些示例实施例，栅驱动器GDV可以包括与被划分的驱动部分相对应的局部栅驱动器。例如，栅驱动器GDV可以包括第一局部栅驱动器PGDV1至第k局部栅驱动器PGDVk。第一局部栅驱动器PGDV1可以将栅信号顺序地输出到第一被划分的驱动部分SDP1，并且第k局部栅驱动器PGDVk可以将栅信号顺序地输出到第k被划分的驱动部分SDPk。

数据驱动器DDV可以基于从时序控制器CON提供的数据控制信号DCTRL和输出图像数据ODAT来生成数据电压。例如，数据控制信号DCTRL可以包括输出数据使能信号、水平开始信号和负载信号。

数据驱动器DDV可以电连接到显示面板DPN，并且可以生成数据电压。像素中的每一个可以发射具有与数据电压中的每一个相对应的亮度的光。根据一些示例实施例，数据驱动器DDV可以包括多个数据驱动电路。

根据一些示例实施例，像素可以以矩阵排列布置。第一被划分的驱动部分SDP1至第k被划分的驱动部分SDPk中的每一个可以被划分为多行和多列。例如，行可以包括沿着第一方向D1排列的第一像素行PXLr(1)至第2n像素行PXLr(2n)，并且列可以包括沿着与第一方向D1交叉的第二方向D2排列的第一像素列PXLc(1)至第m像素列PXLc(m)。于是，像素当中的一像素可以布置在像素行当中的一像素行和像素列当中的一像素列中。

根据一些示例实施例，第一局部栅驱动器PGDV1可以将栅信号输出到设置在第一被划分的驱动部分SDP1中的像素。例如，第一局部栅驱动器PGDV1可以顺序地输出第一栅信号至第2n栅信号。第一栅信号可以被提供给设置在第一像素行PXLr(1)中的像素，并且第2n栅信号可以被提供给设置在第2n像素行PXLr(2n)中的像素。

根据一些示例实施例，第k局部栅驱动器PGDVk可以将栅信号输出到设置在第k被划分的驱动部分SDPk中的像素。例如，第k局部栅驱动器PGDVk可以顺序地输出第一栅信号至第2n栅信号。该第一栅信号至第2n栅信号可以与从第一局部栅驱动器PGDV1输出的第一栅信号至第2n栅信号基本相同。

图2是示出图1的显示装置的平面图。

参考图1和图2，显示装置1000可以被划分为设置有显示面板DPN的显示区域DA和未设置有显示面板DPN的非显示区域NDA。

显示面板DPN可以包括第一被划分的驱动部分SDP1至第k被划分的驱动部分SDPk。例如，在第一被划分的驱动部分SDP1至第k被划分的驱动部分SDPk的每一个中可以设置12个像素。

根据一些示例实施例，第一至第十二像素PXL1、PXL2、PXL3、PXL4、PXL5、PXL6、PXL7、PXL8、PXL9、PXL10、PXL11和PXL12可以设置在第一被划分的驱动部分SDP1中。例如，第一至第四像素PXL1、PXL2、PXL3和PXL4可以设置在第一像素列PXLc(1)中，第五至第八像素PXL5、PXL6、PXL7和PXL8可以设置在第二像素列PXLc(2)中，并且第九至第十二像素PXL9、PXL10、PXL11和PXL12可以设置在第三像素列PXLc(3)中。另外，第一像素PXL1、第五像素PXL5和第九像素PXL9可以设置在第一像素行PXLr(1)中，第二像素PXL2、第六像素PXL6和第十像素PXL10可以设置在第二像素行PXLr(2)中，第三像素PXL3、第七像素PXL7和第十一像素PXL11可以设置在第三像素行PXLr(3)中，并且第四像素PXL4、第八像素PXL8和第十二像素PXL12可以设置在第四像素行PXLr(4)中。

根据一些示例实施例，6条连接线、4条栅线和9条数据线可以设置在第一被划分的驱动部分SDP1至第k被划分的驱动部分SDPk中的每一个中。例如，第一至第六连接线CL1、CL2、CL3、CL4、CL5和CL6、第一至第四栅线GL1、GL2、GL3、GL4以及第一至第九数据线DL1、DL2、DL3、DL4、DL5、DL6、DL7、DL8和DL9可以设置在第一被划分的驱动部分SDP1中。

根据一些示例实施例，连接线中的每一条可以在第一方向D1上延伸并且可以在第二方向D2上彼此间隔开。例如，第一连接线CL1和第二连接线CL2可以被布置为与第一像素列PXLc(1)相对应，第三连接线CL3和第四连接线CL4可以被布置为与第二像素列PXLc(2)相对应，并且第五连接线CL5和第六连接线CL6可以被布置为与第三像素列PXLc(3)相对应。换句话说，两条连接线可以被布置为与像素列当中的一像素列相对应。然而，被布置为与一像素列相对应的连接线的数量不限于此。例如，根据一些示例实施例，在不脱离根据本公开的实施例的精神和范围的情况下，可以有附加的或更少的连接线。

连接线中的每一条可以电连接栅线当中的一栅线和栅驱动器GDV。例如，第一连接线CL1可以电连接第一栅线GL1和第一局部栅驱动器PGDV1，第二连接线CL2可以电连接第二栅线GL2和第一局部栅驱动器PGDV1，第三连接线CL3可以电连接第三栅线GL3和第一局部栅驱动器PGDV1，并且第四连接线CL4可以电连接第四栅线GL4和第一局部栅驱动器PGDV1。

根据一些示例实施例，栅线中的每一条可以在第二方向D2上延伸并且可以在第一方向D1上彼此间隔开。例如，第一栅线GL1可以被布置为与第一像素行PXLr(1)相对应，第二栅线GL2可以被布置为与第二像素行PXLr(2)相对应，第三栅线GL3可以被布置为与第三像素行PXLr(3)相对应，并且第四栅线GL4可以被布置为与第四像素行PXLr(4)相对应。

栅线中的每一条可以电连接设置在像素行当中的一像素行中的像素和连接线。例如，第一栅线GL1可以电连接设置在第一像素行PXLr(1)中的第一像素PXL1、第五像素PXL5和第九像素PXL9与第一连接线CL1，第二栅线GL2可以电连接设置在第二像素行PXLr(2)中的第二像素PXL2、第六像素PXL6和第十像素PXL10与第二连接线CL2，第三栅线GL3可以电连接设置在第三像素行PXLr(3)中的第三像素PXL3、第七像素PXL7和第十一像素PXL11与第三连接线CL3，并且第四栅线GL4可以电连接设置在第四像素行PXLr(4)中的第四像素PXL4、第八像素PXL8和第十二像素PXL12与第四连接线CL4。

根据一些示例实施例，数据线中的每一条可以在第一方向D1上延伸并且可以在第二方向D2上彼此间隔开。例如，第一至第三数据线DL1、DL2和DL3可以被布置为与第一像素列PXLc(1)相对应，第四至第六数据线DL4、DL5和DL6可以被布置为与第二像素列PXLc(2)相对应，并且第七至第九数据线DL7、DL8和DL9可以被布置为与第三像素列PXLc(3)相对应。换句话说，三条数据线可以被布置为与像素列当中的一像素列相对应。然而，与一像素列相对应布置的数据线的数量不限于此。例如，根据一些示例实施例，在不脱离根据本公开的实施例的精神和范围的情况下，可以有附加的或更少的数据线。

数据线中的每一条可以电连接布置在像素列当中的一像素列中的像素与数据驱动器DDV。例如，第一数据线DL1可以电连接布置在第一像素列PXLc(1)中的第一至第四像素PXL1、PXL2、PXL3和PXL4与数据驱动器DDV。

栅驱动器GDV可以布置在与显示面板DPN的下侧相邻的非显示区域NDA中。

根据一些示例实施例，栅驱动器GDV可以安装在非显示区域NDA中。栅驱动器GDV可以包括第一局部栅驱动器PGDV1至第k局部栅驱动器PGDVk。第一局部栅驱动器PGDV1至第k局部栅驱动器PGDVk可以分别将栅信号输出到布置在第一被划分的驱动部分SDP1至第k被划分的驱动部分SDPk中的像素。

数据驱动器DDV可以设置在与显示面板DPN的下侧相邻的非显示区域NDA中。根据一些示例实施例，数据驱动器DDV可以以第一数据驱动电路DIC1至第k数据驱动电路DICk实现。在这种情况下，柔性印刷电路板FPCB可以设置在非显示区域NDA中，并且数据驱动电路中的每一个可以集成在柔性印刷电路板FPCB上。第一数据驱动电路DIC1至第k数据驱动电路DICk可以分别将数据电压输出到设置在第一被划分的驱动部分SDP1至第k被划分的驱动部分SDPk中的像素。

根据一些示例实施例的包括在显示装置1000中的栅驱动器GDV和数据驱动器DDV可以设置在与显示面板DPN的下侧相邻的非显示区域NDA中。换句话说，栅驱动器GDV可以不设置在与显示面板DPN的左侧或右侧相邻的非显示区域NDA中。于是，可以减小显示装置1000的左侧或右侧的边框。

同时，包括在显示装置1000中的被划分的驱动部分、栅驱动器和数据驱动器不限于以上所述。例如，可以根据需要设置像素、连接线、栅线或数据线的数量。另外，栅驱动器可以以多个栅驱动电路实现，并且栅驱动电路中的每一个可以集成在柔性印刷电路板FPCB上。

根据一些示例实施例，多条高电源电压线可以设置在第一被划分的驱动部分SDP1中。例如，第一至第三高电源电压线ELVDDL1、ELVDDL2和ELVDDL3可以设置在第一被划分的驱动部分SDP1中。

根据一些示例实施例，高电源电压线中的每一条可以在第一方向D1上延伸并且可以在第二方向D2上彼此间隔开。例如，第一高电源电压线ELVDDL1可以被布置为与第一像素列PXLc(1)相对应，第二高电源电压线ELVDDL2可以被布置为与第二像素列PXLc(2)相对应，并且第三高电源电压线ELVDDL3可以被布置为与第三像素列PXLc(3)相对应。换句话说，高电源电压线可以被布置为与像素列当中的一像素列相对应。然而，被布置为与一像素列相对应的高电源电压线的数量不限于此。

高电源电压线中的每一条可以将高电源电压传输到设置在像素列当中的一像素列中的像素。例如，第一高电源电压线ELVDDL1可以将高电源电压传输到设置在第一像素列PXLc(1)中的第一至第四像素PXL1、PXL2、PXL3和PXL4，第二高电源电压线ELVDDL2可以将高电源电压传输到设置在第二像素列PXLc(2)中的第五至第八像素PXL5、PXL6、PXL7和PXL8，第三高电源电压线ELVDDL3可以将高电源电压传输到设置在第三像素列PXLc(3)中的第九至第十二像素PXL9、PXL10、PXL11和PXL12。

根据一些示例实施例，第五连接线CL5和第六连接线CL6可以不连接到栅线。例如，第五连接线CL5和第六连接线CL6可以是虚设线。于是，恒定电压可以被提供给第五连接线CL5和第六连接线CL6。可替代地，第五连接线CL5和第六连接线CL6可以电浮置。

图3是示出图2的显示装置的更多细节的放大图。图4是示出包括在图3的显示装置中的子像素的电路图。图5是沿图3的线I-I'截取的截面图。图6是沿图3的线II-II'截取的截面图。图7是沿图3的线III-III'截取的截面图。例如，图3可以是图2的区域A的放大图。

参考图2、图3和图4，第一像素PXL1可以包括第一至第三子像素SPX1、SPX2和SPX3。例如，第一子像素SPX1可以发射红光，第二子像素SPX2可以发射绿光，并且第三子像素SPX3可以发射蓝光。第二像素PXL2可以具有与第一像素PXL1基本相同的结构，并且可以以基本相同的驱动方法来驱动。

根据一些示例实施例，第一像素PXL1可以电连接到第一栅线GL1。第一栅线GL1可以通过第一接触孔CNT1电连接到第一连接线CL1。于是，第一像素PXL1可以接收第一栅信号GS1。换句话说，第一像素PXL1可以从第一局部栅驱动器PGDV1接收第一输出栅信号。例如，包括在第一像素PXL1中的第一至第三子像素SPX1、SPX2和SPX3可以接收第一栅信号GS1。

根据一些示例实施例，第二像素PXL2可以电连接到第二栅线GL2。第二栅线GL2可以通过第二接触孔CNT2电连接到第二连接线CL2。于是，第二像素PXL2可以接收第二栅信号GS2。换句话说，第二像素PXL2可以从第一局部栅驱动器PGDV1接收第二输出栅信号。例如，包括在第二像素PXL2中的第一至第三子像素SPX1、SPX2和SPX3可以接收第二栅信号GS2。

根据一些示例实施例，第二连接线CL2和第一栅线GL1可以不彼此电连接。例如，可以不在第二连接线CL2和第一栅线GL1重叠的区域中形成接触孔。另外，第一连接线CL1和第二栅线GL2可以不彼此电连接。例如，可以不在第一连接线CL1和第二栅线GL2重叠的区域中形成接触孔。

根据一些示例实施例，第一像素PXL1可以电连接到第一至第三数据线DL1、DL2和DL3。详细地，包括在第一像素PXL1中的第一子像素SPX1可以电连接到第一数据线DL1，第二子像素SPX2可以电连接到第二数据线DL2，并且第三子像素SPX3可以电连接到第三数据线DL3。于是，第一至第三子像素SPX1、SPX2和SPX3可以接收不同的数据电压DATA。

根据一些示例实施例，第一至第三子像素SPX1、SPX2和SPX3中的每一个可以从第一高电源电压线ELVDDL1接收高电源电压ELVDD，可以从第一低电源电压线ELVSSL1接收低电源电压ELVSS，并且可以从第一感测线SL1接收初始化电压VINT。

如图4中所示，第一子像素SPX1可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、存储电容器CST和发光二极管LED。例如，第一至第三晶体管T1、T2和T3中的每一个可以被实现为n型晶体管或p型晶体管。另外，第二子像素SPX2和第三子像素SPX3中的每一个可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、存储电容器CST和发光二极管LED。发光二极管LED可以包括有机发光二极管(“OLED”)或纳米发光二极管(“纳米LED”)。

第一晶体管T1可以包括连接到第二晶体管T2的控制端子、连接到第一高电源电压线ELVDDL1的第一端子和连接到发光二极管LED的第二端子。例如，第一晶体管T1可以被称为驱动晶体管。

第二晶体管T2可以包括连接到第一栅线GL1的控制端子、连接到第一数据线DL1的第一端子和连接到第一晶体管T1的第二端子。例如，第二晶体管T2可以被称为开关晶体管。

第三晶体管T3可以包括连接到第一栅线GL1的控制端子、连接到发光二极管LED的第一端子和连接到第一感测线SL1的第二端子。例如，第三晶体管T3可以被称为感测晶体管。

存储电容器CST可以包括连接到第一晶体管T1的控制端子的第一端子和连接到第一晶体管T1的第二端子的第二端子。

OLED可以包括连接到第一晶体管T1的第一端子和连接到第一低电源电压线ELVSSL1的第二端子。例如，第一端子可以是阳极端子，并且第二端子可以是阴极端子。OLED可以包括功能层(例如，电子/空穴注入层和电子/空穴传输层)和设置在功能层之间的有机材料层，并且可以取决于构成有机材料层的材料而发射特定波长范围内的光。

纳米LED可以包括连接到第一晶体管T1的第一端子和连接到第一低电源电压线ELVSSL1的第二端子。例如，第一端子可以是阳极端子，并且第二端子可以是阴极端子。纳米LED可以包括半导体层(例如，n型半导体层和p型半导体层)和设置在半导体层之间的活性材料层。于是，可以发射特定波长范围内的光。

例如，高电源电压ELVDD可以大于低电源电压ELVSS。高电源电压ELVDD可以是高电源电压，并且低电源电压ELVSS可以是低电源电压。

参考图2、图3和图5，第一子像素SPX1可以包括基板100、第一绝缘层ILD1、有源图案300、第二绝缘层ILD2、栅电极400、第三绝缘层ILD3、连接电极500、通孔绝缘层VIA、第一电极610、发射层620和第二电极630。

基板100可以包括玻璃基板、石英基板或塑料基板等。根据一些示例实施例，基板100可以包括玻璃基板。于是，显示装置1000可以是刚性显示装置。根据一些示例实施例，基板100可以包括塑料基板。于是，显示装置1000可以是柔性显示装置。在这种情况下，基板100可以具有至少一个有机膜层和至少一个阻挡层交替堆叠的结构。

第一数据线DL1可以设置在基板100上。根据一些示例实施例，第一数据线DL1可以将数据电压DATA提供给第一子像素SPX1。例如，第一数据线DL1可以包括金属、合金、导电金属氧化物或透明导电材料等。例如，第一数据线DL1可以包括银(“Ag”)、含银的合金、钼(“Mo”)、含钼的合金、铝(“Al”)、含铝的合金、氮化铝(“AlN”)、钨(“W”)、氮化钨(“WN”)、铜(“Cu”)、镍(“Ni”)、铬(“Cr”)、氮化铬(“CrN”)、钛(“Ti”)、钽(“Ta”)、铂(“Pt”)、钪(“Sc”)、铟锡氧化物(“ITO”)或铟锌氧化物(“IZO”)等。

第一绝缘层ILD1可以覆盖第一数据线DL1并且可以设置在基板100上。第一绝缘层ILD1可以包括绝缘材料。例如，第一绝缘层ILD1可以包括氧化硅、氮化硅、氧化钛或氧化钽等。

有源图案300可以设置在第一绝缘层ILD1上。例如，有源图案300可以包括非晶硅、多晶硅或氧化物半导体。根据一些示例实施例，离子可以被选择性地注入到有源图案300中。例如，当第一晶体管T1、第二晶体管T2和第三晶体管T3是n型晶体管时，有源图案300可以包括被注入阴离子的源区和漏区以及不被注入阴离子的沟道区。

第二绝缘层ILD2可以覆盖有源图案300并且可以设置在第一绝缘层ILD1上。第二绝缘层ILD2可以包括绝缘材料。

栅电极400可以设置在第二绝缘层ILD2上。根据一些示例实施例，栅电极400可以通过第一栅线GL1接收第一栅信号GS1。例如，栅电极400可以包括金属、合金、导电金属氧化物或透明导电材料等。例如，栅电极400可以包括银(“Ag”)、含银的合金、钼(“Mo”)、含钼的合金、铝(“Al”)、含铝的合金、氮化铝(“AlN”)、钨(“W”)、氮化钨(“WN”)、铜(“Cu”)、镍(“Ni”)、铬(“Cr”)、氮化铬(“CrN”)、钛(“Ti”)、钽(“Ta”)、铂(“Pt”)、钪(“Sc”)、铟锡氧化物(“ITO”)或铟锌氧化物(“IZO”)等。根据一些示例实施例，栅电极400可以包括钼(“Mo”)或包含钼的合金等。

第三绝缘层ILD3可以覆盖栅电极400并且可以设置在第二绝缘层ILD2上。第三绝缘层ILD3可以包括绝缘材料。

连接电极500可以设置在第三绝缘层ILD3上。例如，连接电极可以包括金属、合金、导电金属氧化物或透明导电材料等。例如，连接电极500可以包括银(“Ag”)、含银的合金、钼(“Mo”)、含钼的合金、铝(“Al”)、含铝的合金、氮化铝(“AlN”)、钨(“W”)、氮化钨(“WN”)、铜(“Cu”)、镍(“Ni”)、铬(“Cr”)、氮化铬(“CrN”)、钛(“Ti”)、钽(“Ta”)、铂(“Pt”)、钪(“Sc”)、铟锡氧化物(“ITO”)或铟锌氧化物(“IZO”)等。根据一些示例实施例，为了减小连接电极500的电阻，连接电极500可以包括铝(“Al”)。例如，连接电极500可以具有Ti/Al/Ti结构。

根据一些示例实施例，连接电极500可以包括源电极510和漏电极520。例如，源电极510可以与第一数据线DL1和有源图案300部分重叠。漏电极520可以与有源图案300部分重叠。例如，源电极510可以通过形成在第一绝缘层ILD1、第二绝缘层ILD2和第三绝缘层ILD3中的接触孔接触第一数据线DL1。另外，源电极510可以通过形成在第二绝缘层ILD2和第三绝缘层ILD3中的接触孔接触有源图案300。漏电极520可以通过形成在第二绝缘层ILD2和第三绝缘层ILD3中的接触孔接触有源图案300。另外，源电极510和漏电极520可以不与栅电极400重叠。

根据一些示例实施例，源电极510可以与第二晶体管T2的第一端子相对应，漏电极520可以与第二晶体管T2的第二端子相对应，并且栅电极400可以与第二晶体管T2的控制端子相对应。于是，有源图案300、栅电极400、源电极510和漏电极520可以构成第二晶体管T2。例如，来自第一数据线DL1的数据电压DATA可以响应于第一栅信号GS1而被施加到源电极510、有源图案300和漏电极520。

通孔绝缘层VIA可以覆盖连接电极500并且可以设置在第三绝缘层ILD3上。例如，通孔绝缘层VIA可以具有基本平坦的顶表面。根据一些示例实施例，通孔绝缘层VIA可以包括有机绝缘材料。例如，通孔绝缘层VIA可以包括光致抗蚀剂、聚丙烯酸树脂、聚酰亚胺树脂或丙烯酸树脂等。

第一电极610可以设置在通孔绝缘层VIA上。例如，第一电极610可以包括金属、合金、导电金属氧化物或透明导电材料等。发射层620可以设置在第一电极610上。根据一些示例实施例，包括暴露第一电极610的上表面的开口的像素限定层可以设置在第一电极610上，并且发射层620可以设置在该开口中。例如，发射层620可以包括有机发光材料。有机发光材料可以通过接收电流来发光。第二电极630可以设置在发射层620上。例如，第二电极630可以包括金属、合金、导电金属氧化物或透明导电材料等。根据一些示例实施例，第一电极610、发射层620和第二电极630可以构成发光二极管LED。

参考图2、图3、图5和图6，第一连接线CL1可以包括第一金属图案MP1、第二金属图案MP2和第三金属图案MP3。

根据一些示例实施例，第一金属图案MP1可以设置在基板100和有源图案300之间。例如，第一金属图案MP1可以在第一方向D1上延伸。第一金属图案MP1可以与第一数据线DL1包括相同的材料。例如，第一金属图案MP1可以包括金属、合金、导电金属氧化物或透明导电材料等。例如，第一金属图案MP1可以包括银(“Ag”)、含银的合金、钼(“Mo”)、含钼的合金、铝(“Al”)、含铝的合金、氮化铝(“AlN”)、钨(“W”)、氮化钨(“WN”)、铜(“Cu”)、镍(“Ni”)、铬(“Cr”)、氮化铬(“CrN”)、钛(“Ti”)、钽(“Ta”)、铂(“Pt”)、钪(“Sc”)、铟锡氧化物(“ITO”)或铟锌氧化物(“IZO”)等。例如，第一金属图案MP1可以与第一数据线DL1一起形成。

根据一些示例实施例，第二金属图案MP2可以设置在第二绝缘层ILD2上，可以与第一金属图案MP1重叠，并且可以电连接到第一金属图案MP1。例如，第二金属图案MP2可以通过形成在第一绝缘层ILD1和第二绝缘层ILD2中的接触孔接触第一金属图案MP1。例如，第二金属图案MP2可以在第一方向D1上延伸并且可以沿着第一方向D1设置。例如，第二金属图案MP2可以不形成在第一金属图案MP1和第一栅线GL1彼此接触的区域中。第二金属图案MP2可以与栅电极400包括相同的材料。例如，第二金属图案MP2可以包括金属、合金、导电金属氧化物或透明导电材料等。例如，第二金属图案MP2可以与栅电极400一起形成。

根据一些示例实施例，第三金属图案MP3可以设置在第三绝缘层ILD3上，可以与第一金属图案MP1和第二金属图案MP2重叠，并且可以电连接到第一金属图案MP1。例如，第三金属图案MP3可以通过在第一至第三绝缘层ILD1、ILD2和ILD3中形成的接触孔接触第一金属图案MP1。例如，第三金属图案MP3可以在第一方向D1上延伸并且可以沿着第一方向D1布置。例如，第三金属图案MP3可以不形成在第一金属图案MP1和第一栅线GL1彼此接触的区域中。第三金属图案MP3可以包括与连接电极500相同的材料。例如，第三金属图案MP3可以包括金属、合金、导电金属氧化物或透明导电材料等。例如，第三金属图案MP3可以与连接电极500一起形成。

第一栅信号GS1可以通过第一至第三金属图案MP1、MP2和MP3传输到第一栅线GL1。当第一连接线CL1包括垂直堆叠的第一至第三金属图案MP1、MP2和MP3时，可以减小第一连接线CL1的电阻。

第一栅线GL1可以设置在第三绝缘层ILD3上。例如，第一栅线GL1可以通过暴露与第一栅线GL1重叠的第一金属图案MP1的第一接触孔CNT1接触第一金属图案MP1。于是，第一栅线GL1可以从第一金属图案MP1接收第一栅信号GS1。

第二栅线GL2可以设置在第三绝缘层ILD3上。例如，第二栅线GL2可以通过暴露与第二栅线GL2重叠的第四金属图案MP4的第二接触孔CNT2接触第四金属图案。于是，第二栅线GL2可以从第四金属图案MP4接收第二栅信号。根据一些示例实施例，第一接触孔CNT1和第二接触孔CNT2可以彼此间隔开。

参考图3和图7，第二连接线CL2可以具有与第一连接线CL1基本相同的结构。例如，第二连接线CL2可以包括第四金属图案MP4、设置在第四金属图案MP4上的第五金属图案MP5和设置在第五金属图案MP5上的第六金属图案MP6。

第二连接线CL2可以不电连接到第一栅线GL1。例如，可以不在第二连接线CL2和第一栅线GL1重叠的区域中形成接触孔。于是，流过第二连接线CL2的第二栅信号GS2可以不被传输到第一栅线GL1。

再次参考图2和图3，在平面上(例如，在平面图或相对于显示表面的平面垂直或正交的视图中)，第一连接线CL1和第二连接线CL2可以设置在第一高电源电压线ELVDDL1与第一低电源电压线ELVSSL1之间。在平面上，第二连接线CL2可以设置在第一连接线CL1和第一高电源电压线ELVDDL1之间。在平面上，第一高电源电压线ELVDDL1可以设置在第二连接线CL2和第一像素PXL1之间。在平面上，第一至第三数据线DL1、DL2和DL3可以设置在第一像素PXL1和第一感测线SL1之间。

图8是示出图2的显示装置的更多细节的放大图。例如，图8可以是图2的区域A的放大图。

参考图2和图8，第一被划分的驱动部分SDP1可以包括第一像素PXL1、第二像素PXL2、第一低电源电压线ELVSSL1、第二连接线CL2、第一连接线CL1、第一高电源电压线ELVDDL1、第一数据线DL1、第二数据线DL2、第三数据线DL3、第一感测线SL1、第一栅线GL1和第二栅线GL2。然而，除了设置上述部件的平面结构之外，图8的第一像素PXL1、第二像素PXL2、第一低电源电压线ELVSSL1、第二连接线CL2、第一连接线CL1、第一高电源电压线ELVDDL1、第一数据线DL1、第二数据线DL2、第三数据线DL3、第一感测线SL1、第一栅线GL1和第二栅线GL2可以与图3的第一像素PXL1、第二像素PXL2、第一低电源电压线ELVSSL1、第二连接线CL2、第一连接线CL1、第一高电源电压线ELVDDL1、第一数据线DL1、第二数据线DL2、第三数据线DL3、第一感测线SL1、第一栅线GL1和第二栅线GL2基本相同。在下文中，将更详细地描述设置上述部件的平面结构。

在平面上，第一连接线CL1和第二连接线CL2可以设置在第一高电源电压线ELVDDL1和第一低电源电压线ELVSSL1之间。在平面上，第一连接线CL1可以设置在第二连接线CL2和第一高电源电压线ELVDDL1之间。在平面上，第一高电源电压线ELVDDL1可以设置在第一连接线CL1和第一像素PXL1之间。在平面上，第一像素PXL1可以设置在第一高电源电压线ELVDDL1和第一数据线DL1之间。在平面上，第一至第三数据线DL1、DL2和DL3可以设置在第一像素PXL1和第一感测线SL1之间。

图9是示出图2的显示装置的更多细节的放大图。

参考图2和图9，第一被划分的驱动部分SDP1可以包括第一像素PXL1、第二像素PXL2、第一低电源电压线ELVSSL1、第二连接线CL2、第一连接线CL1、第一高电源电压线ELVDDL1、第一数据线DL1、第二数据线DL2、第三数据线DL3、第一感测线SL1、第一栅线GL1和第二栅线GL2。然而，除了设置上述部件的平面结构之外，图9的第一像素PXL1、第二像素PXL2、第一低电源电压线ELVSSL1、第二连接线CL2、第一连接线CL1、第一高电源电压线ELVDDL1、第一数据线DL1、第二数据线DL2、第三数据线DL3、第一感测线SL1、第一栅线GL1和第二栅线GL2可以与图3的第一像素PXL1、第二像素PXL2、第一低电源电压线ELVSSL1、第二连接线CL2、第一连接线CL1、第一高电源电压线ELVDDL1、第一数据线DL1、第二数据线DL2、第三数据线DL3、第一感测线SL1、第一栅线GL1和第二栅线GL2基本相同。在下文中，将更详细地描述设置上述部件的平面结构。

在平面上，第一连接线CL1和第二连接线CL2可以设置在第三数据线DL3和第一感测线SL1之间。第一连接线CL1可以设置在第三数据线DL3和第二连接线CL2之间。第一像素PXL1可以设置在第一数据线DL1和第一高电源电压线ELVDDL1之间。第一高电源电压线ELVDDL1可以设置在第一像素PXL1和第一低电源电压线ELVSSL1之间。

图10是示出图2的显示装置的更多细节的放大图。

参考图2和图10，第一被划分的驱动部分SDP1可以包括第一像素PXL1、第二像素PXL2、第一低电源电压线ELVSSL1、第二连接线CL2、第一连接线CL1、第一高电源电压线ELVDDL1、第一数据线DL1、第二数据线DL2、第三数据线DL3、第一感测线SL1、第一栅线GL1和第二栅线GL2。然而，除了设置上述部件的平面结构之外，图10的第一像素PXL1、第二像素PXL2、第一低电源电压线ELVSSL1、第二连接线CL2、第一连接线CL1、第一高电源电压线ELVDDL1、第一数据线DL1、第二数据线DL2、第三数据线DL3、第一感测线SL1、第一栅线GL1和第二栅线GL2可以与图3的第一像素PXL1、第二像素PXL2、第一低电源电压线ELVSSL1、第二连接线CL2、第一连接线CL1、第一高电源电压线ELVDDL1、第一数据线DL1、第二数据线DL2、第三数据线DL3、第一感测线SL1、第一栅线GL1和第二栅线GL2基本相同。在下文中，将描述设置上述部件的平面结构。

在平面上，第一连接线CL1和第二连接线CL2可以设置在第一像素PXL1和第一数据线DL1之间。在平面上，第一连接线CL1可以设置在第一像素PXL1和第二连接线CL2之间。

根据一些示例实施例的显示面板可以包括多个被划分的驱动部分，并且栅信号中的每一个可以被提供给被划分的驱动部分。于是，可以相对地缩短传输到远离栅驱动器的像素的栅信号的传输时间。在这种情况下，为了将栅信号中的每一个提供给被划分的驱动部分，显示面板可以包括被布置为与像素列相对应的多条连接线。

另外，包括显示面板的显示装置可以包括设置在与显示面板的一侧(例如，下侧)相邻的非显示区域中的数据驱动器，并且栅驱动器可以设置在非显示区域中。因为栅驱动器和数据驱动器设置在显示装置的一侧，所以可以减小显示装置的边框。

尽管本文已经描述了一些示例实施例和实现方式的方面，但是根据该描述，其他实施例和修改将是显而易见的。因此，将对于本领域普通技术人员而言是显而易见的，本发明构思不限于这样的实施例，而是限于所附权利要求及其等同物以及各种修改和等同布置的更宽范围。