具体实施方式

以下描述提供具体细节，例如材料组成、形状和大小，以便提供对本公开的实施例的充分描述。然而，本领域的普通技术人员将理解，可在不采用这些特定细节的情况下实践本公开的实施例。实际上，可结合行业中采用的常规微电子装置制造技术来实践本公开的实施例。另外，下文提供的描述不形成用于制造微电子装置(例如，存储器装置，例如3DNAND快闪存储器装置)的完整过程流。下文所描述的结构并不形成完整的微电子装置。下文仅详细地描述理解本公开的实施例所必需的那些过程动作和结构。用以根据所述结构形成完整微电子装置的额外动作可通过常规制造技术来执行。

本文中呈现的图式仅出于说明性目的，且并不意图为任何特定材料、组件、结构、装置或系统的实际视图。作为例如制造技术和/或公差的结果，将预期与图式中描绘的形状不同的变化。因此，本文中所描述的实施例不应解释为限于如所示出的特定形状或区，而是包含例如由制造引起的形状偏差。例如，示出或描述为盒形的区可能具有粗略和/或非线性特征，且示出或描述为圆形的区可能包含一些粗略和/或线性特征。此外，所示出的锐角可为圆形的，且反之亦然。因此，图中所示出的区本质上是示意性的，且其形状并不意图示出区的精确形状并且不限制本权利要求的范围。图式并不一定按比例绘制。另外，图之间的共同元件可保留相同数字标号。

如本文中所使用，“存储器装置”意指并包含展现存储器功能性但不必限于存储器功能性的微电子装置。换句话说且仅借助于非限制性实例，术语“存储器装置”不仅包含常规存储器(例如，常规易失性存储器，例如常规动态随机存取存储器(DRAM)；常规非易失性存储器，例如常规NAND存储器)，而且包含专用集成电路(ASIC)(例如，芯片上系统(SoC))、微电子装置组合逻辑和存储器，以及并入有存储器的图形处理单元(GPU)。

如本文中所使用，术语“竖直”、“纵向”、“水平”和“横向”是参考结构的主平面且未必由地球重力场限定。“水平”或“横向”方向是基本上平行于结构的主平面的方向，而“竖直”或“纵向”方向是基本上垂直于结构的主平面的方向。结构的主平面是由与结构的其它表面相比具有相对大面积的结构的表面限定。

如本文中所使用，被描述为彼此“相邻”的特征(例如，区、材料、结构、装置)意指并包含位于彼此最邻近(例如，最靠近)处的所公开一或多个身份的特征。不匹配“相邻”特征的所公开一或多个身份的额外特征(例如，额外区、额外材料、额外结构、额外装置)可安置于“相邻”特征之间。换句话说，“相邻”特征可定位成彼此直接邻近，使得无其它特征介入于“相邻”特征之间；或“相邻”特征可定位成彼此间接邻近，使得具有除与至少一个“相邻”特征相关联的身份以外的身份的至少一个特征定位于“相邻”特征之间。因此，描述为彼此“竖直相邻”的特征意指并包含位于彼此竖直最邻近(例如，竖直最靠近)处的所公开一或多个身份的特征。此外，描述为彼此“水平相邻”的特征意指并包含位于彼此水平最邻近(例如，水平最靠近)处的所公开一或多个身份的特征。

如本文中所使用，术语“包括”、“包含”、“具有”和其语法等效物是包含性的或开放的术语，不排除额外的未列出元件或方法步骤，且还包含更具限制性的术语“由…组成”和“基本上由…组成”以及其语法等效物。如本文中所使用，关于材料、结构、特征或方法动作的术语“可”指示此类材料、结构、特征或方法动作经考虑用于实施本公开的实施例，并且优选使用此类术语而非更具限制性的术语“是”，以便避免对于应该或必须排除可与之组合使用的其它可兼容材料、结构、特征和方法的任何暗示。

如本文中所使用，例如“在…之下”、“下方”、“下部”、“底部”、“上方”、“上部”、“顶部”、“前面”、“后面”、“左侧”、“右侧”等空间相对术语可出于易于描述的目的而使用，以如图中所示出描述一个元件或特征与另一元件或特征的关系。除非另外指定，否则除图中所描绘的定向之外，空间相对术语意图涵盖材料的不同定向。例如，如果图中的材料反转，那么被描述为在其它元件或特征“下方”、“之下”、“下面”或“底部上”的元件将定向于所述其它元件或特征的“上方”或“顶部上”。因此，术语“下方”可取决于使用术语的上下文而涵盖上方和下方两种定向，这对于本领域的普通技术人员将显而易见。材料可以其它方式定向(例如，旋转90度、反转、倒装)，且本文中所用的空间相对描述词可相应地进行解释。

除非上下文另外清楚地指示，否则如本文中所使用，单数形式“一(a/an)”和“所述”还意图包含复数形式。

如本文中所使用，“和/或”包含相关联所列项中的一或多个的任何及所有组合。

如本文中所使用，术语“配置”是指至少一个结构和至少一个设备中的一或多个的以预先确定的方式促进所述结构和所述设备中的一或多个的操作的大小、形状、材料组成、定向和布置。

如本文中所使用，词组“耦合到”是指以可操作方式彼此连接(例如通过直接欧姆连接或通过间接连接(例如，经由另一结构)电连接)的结构。

如本文中所使用，关于给定参数、特性或条件的术语“基本上”意指并包含本领域的普通技术人员将理解的给定参数、特性或条件符合方差度(例如在可接受公差内)的程度。借助于实例，根据基本上满足的特定参数、特性或条件，参数、特性或条件可满足至少90.0％、满足至少95.0％、满足至少99.0％、满足至少99.9％，或甚至满足100.0％。

如本文中所使用，参考特定参数的数值的“约”或“大致”包含所述数值，且本领域的普通技术人员将理解的与所述数值的偏差度在特定参数的可接受公差内。例如，关于数值的“约”或“大致”可包含额外数值，所述额外数值在所述数值的90.0％至110.0％范围内，例如在所述数值的95.0％至105.0％范围内、在所述数值的97.5％至102.5％范围内、在所述数值的99.0％至101.0％范围内、在所述数值的99.5％至100.5％范围内，或在所述数值的99.9％至100.1％范围内。

除非上下文另有指示，否则本文中所描述的材料可由任何适合的工艺形成，所述工艺包含但不限于旋转涂布、毯覆式涂布、化学气相沉积(CVD)、原子层沉积(ALD)、等离子增强型ALD、物理气相沉积(PVD)(包含溅镀、蒸发、电离PVD和/或等离子增强CVD)或外延生长。取决于待形成的特定材料，用于沉积或生长所述材料的技术可由本领域的普通技术人员选择。此外，除非上下文另有指示，否则本文中所描述的材料去除可由任何适合的工艺实现，所述工艺包含但不限于光刻图案化、蚀刻(例如，干式蚀刻、湿式蚀刻、气相蚀刻)、离子铣削、研磨平面化(例如，化学机械平面化(CMP))或其它已知方法。

图1A至1K是示出形成微电子装置(例如，存储器装置，例如3D NAND快闪存储器装置)的方法的实施例的简化局部横截面视图。结合下文提供的描述，对所属领域的一般技术人员将显而易见的是，本文所描述的方法和结构可用于各种装置和电子系统中。

参考图1A，微电子装置结构100可形成为包含第一隔离材料102和竖直地延伸(例如，在Z方向上)穿过第一隔离材料102的下部导电结构104。如图1A中所展示，下部导电结构104可形成为竖直地延伸基本上完全穿过第一隔离材料102。

第一隔离材料102可由至少一种介电材料形成并且包含所述至少一种介电材料，例如以下各者中的一或多种：至少一种介电氧化物材料(例如，氧化硅(SiO_x)、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅玻璃、氟硅酸盐玻璃、氧化铝(AlO_x)、氧化铪(HfO_x)、氧化铌(NbO_x)、氧化钛(TiO_x)、氧化锆(ZrO_x)、氧化钽(TaO_x)和氧化镁(MgO_x)中的一或多种)、至少一种介电氮化物材料(例如，氮化硅(SiN_y))、至少一种介电氮氧化物材料(例如，氮氧化硅(SiO_xN_y))和至少一种介电碳氧氮化物材料(例如，碳氧氮化硅(SiO_xC_zN_y))。本文中包含“x”、“y”和“z”中的一或多个的化学式(例如，SiO_x、AlO_x、HfO_x、NbO_x、TiO_x、SiN_y、SiO_xN_y、SiO_xC_zN_y)表示含有一种元素的“x”个原子、另一元素的“y”个原子以及额外元素(如果存在)的“z”个原子针对另一元素(例如，Si、Al、Hf、Nb、Ti)的每一个原子的平均比的材料。由于化学式表示相对原子比而非严格的化学结构，因此第一隔离材料102可包括一或多种化学计量化合物和/或一或多种非化学计量化合物，且“x”、“y”和“z”(如果存在)的值可为整数或可为非整数。如本文中所使用，术语“非化学计量化合物”意指且包含具有无法由明确限定的自然数的比表示且违反定比定律(law of definite proportions)的某一元素组成的化合物。在一些实施例中，第一隔离材料102由SiO_x(例如，二氧化硅(SiO₂))形成并且包含所述SiO_x。

第一隔离材料102可为基本均匀的，或者第一隔离材料102可为非均匀的。如本文所使用，术语“均匀”意指包含于特征(例如，材料、结构)中的元素的相对量在特征的整个不同部分(例如，不同水平部分、不同竖直部分)中不发生变化。相反地，如本文所使用，术语“非均匀”意指包含于特征(例如，材料、结构)中的元素的相对量在特征的整个不同部分中发生变化。如果第一隔离材料102为非均匀的，那么包含于第一隔离材料102中的一或多种元素的量可逐步地发生变化(例如，突然改变)，或者可在第一隔离材料102的整个不同部分中连续地发生变化(例如，逐渐改变，如线性地、呈抛物线地改变)。在一些实施例中，第一隔离材料102为基本均匀的。在额外实施例中，第一隔离材料102为非均匀的。第一隔离材料102可例如由至少两种不同介电材料的堆叠(例如，层压)形成并且包含所述堆叠。

下部导电结构104可各自分别由至少一种导电材料形成并且包含所述至少一种导电材料，例如以下各者中的一或多种：至少一种金属(例如，钨(W)、钛(Ti)、钼(Mo)、铌(Nb)、钒(V)、铪(Hf)、钽(Ta)、铬(Cr)、锆(Zr)、铁(Fe)、钌(Ru)、锇(Os)、钴(Co)、铑(Rh)、铱(Ir)、镍(Ni)、钯(Pa)、铂(Pt)、铜(Cu)、银(Ag)、金(Au)、铝(Al))；至少一种合金(例如，Co基合金、Fe基合金、Ni基合金、Fe和Ni基合金、Co和Ni基合金、Fe和Co基合金、Co和Ni和Fe基合金、Al基合金、Cu基合金、镁(Mg)基合金、Ti基合金、钢、低碳钢、不锈钢)；至少一种经导电掺杂的半导体材料(例如，经导电掺杂的多晶硅、经导电掺杂的锗(Ge)、经导电掺杂的硅锗(SiGe))；以及至少一种含导电金属的材料(例如，导电金属氮化物，例如氮化钛(TiN)、氮化钨(WN)中的一或多种；导电金属硅化物；导电金属碳化物；导电金属氧化物)。在一些实施例中，下部导电结构104由W形成并且包含W。在额外实施例中，下部导电结构104由TiN形成并且包含TiN。

下部导电结构104可各自为基本均匀的，或者下部导电结构104中的一或多个(例如，每一个)可为非均匀的。如果个别导电结构104为非均匀的，那么包含于导电结构104中的一或多种元素的量可逐步地发生变化(例如，突然改变)，或者可在导电结构104的整个不同部分中连续地发生变化(例如，逐渐改变，如线性地、呈抛物线地改变)。在一些实施例中，下部导电结构104中的每一个为基本均匀的。在额外实施例中，下部导电结构104中的一或多个为非均匀的。下部导电结构104中的一或多个可例如分别由至少两种不同导电材料的堆叠形成并且包含所述堆叠。

下部导电结构104可各自分别具有期望的几何配置(例如，期望的形状和期望的尺寸)。在一些实施例中，下部导电结构104形成为具有几何配置，所述几何配置准许导电结构104充当用于包含微电子装置结构100的微电子装置(例如，存储器装置，例如3DNAND快闪存储器装置)的导电柱结构。借助于非限制性实例，下部导电结构104可各自形成为呈现具有圆形横截面形状、长方形横截面形状、椭圆横截面形状、方形横截面形状、矩形横截面形状、泪珠横截面形状、半圆形横截面形状、墓碑状横截面形状、新月形横截面形状、三角形横截面形状、风筝横截面形状或不规则横截面形状的柱状形状。在一些实施例中，下部导电结构104中的每一个分别呈现圆柱形状。下部导电结构104中的每一个可形成为具有与下部导电结构104中的每一其它者基本相同的几何配置(例如，基本相同的形状、基本相同的尺寸)，或者下部导电结构104中的至少一个可形成为具有与下部导电结构104中的至少一个其它者不同的几何配置(例如，不同的形状、至少一个不同的尺寸)。作为非限制性实例，下部导电结构104中的一或多个可形成为具有与下部导电结构104中的一或多个其它者不同的竖直尺寸(例如，在Z方向上)。下部导电结构104中的至少一些的不同竖直尺寸可以例如准许下部导电结构104中的至少一些竖直地延伸到竖直位于微电子装置结构100下方的彼此不同的结构(例如，不同的额外导电结构)并且与之接触，如下文参考图2进一步详细描述。

微电子装置结构100可形成为包含期望数量(例如，数目、量)的下部导电结构104。尽管图1A将微电子装置结构100描绘成经形成为包含两(2)个下部导电结构104，但是微电子装置结构100可形成为包含多于两(2)个(例如，大于或等于八(8)个、大于或等于十六(16)个、大于或等于三十二(32)个、大于或等于六十四(64)个、大于或等于一百二十八(128)个、大于或等于二百五十六(256)个)下部导电结构104，或者少于两(2)个(例如，仅一(1)个)下部导电结构104。

可使用在本文中未进行详细描述的常规工艺(例如，常规沉积工艺，如旋涂式涂布法、毯覆式涂布法、CVD、ALD和PVD中的一或多种；常规图案化和材料去除工艺，如常规光刻曝光工艺、常规显影工艺、常规蚀刻工艺)和常规处理设备来形成第一隔离材料102和下部导电结构104。

接下来参考图1B，可相对于第一隔离材料102而选择性地去除下部导电结构104的上部部分以形成下部导电结构104的凹进上部表面105。如图1B中所展示，下部导电结构104的凹进上部表面105可从第一隔离材料102的上部表面103竖直地偏移(例如，在Z方向上)竖直高度H₁(例如，深度、竖直尺寸)。可至少部分地基于待随后形成于下部导电结构104之上或上方的下部接触结构的预定高度而选择竖直高度H₁，如下文进一步详细描述。借助于非限制性实例，竖直高度H₁可在约5纳米(nm)至约50nm的范围内。

如图1B中所展示，对下部导电结构104的上部部分的选择性去除形成了至少部分地由下部导电结构104的凹进上部表面105和第一隔离材料102的侧表面(例如，侧壁)的暴露上部部分限定的开口106(例如，凹部)。开口106可具有与下部导电结构104的水平形状和水平尺寸相对应(例如，基本与之相同)的水平形状和水平尺寸(例如，在X方向上、在Y方向上)。在额外实施例中，开口106中的一或多个(例如，每一个)可具有与下部导电结构104的水平形状和/或水平尺寸不同的水平形状和/或水平尺寸。借助于非限制性实例，开口106中的一或多个可形成为具有与下部导电结构104中的一或多个的水平尺寸不同的水平尺寸(例如，较大的水平尺寸、较小的水平尺寸)。

可通过用被配制成去除下部导电结构104的暴露部分而基本不去除第一隔离材料102的暴露部分的至少一种蚀刻剂(例如，至少一种湿式蚀刻剂)处理微电子装置结构100来选择性地去除下部导电结构104的上部部分。微电子装置结构100可使用在本文中未进行详细描述的常规工艺(例如，旋转涂布工艺、喷涂工艺、浸渍涂布工艺、蒸气涂布工艺、浸泡工艺、其组合)和常规处理设备来暴露于蚀刻剂。

接下来参考图1C，下部接触材料108可在开口106(图1B)的内部和外部形成于微电子装置结构100的暴露表面之上或上方。下部接触材料108可形成为基本填充开口106(图1B)，且在开口106(图1B)的边界处和之外(例如水平边界、竖直边界)覆盖并基本延伸跨越微电子装置结构100的暴露表面(例如，第一隔离材料102的上部表面103、下部导电结构104的凹进上部表面105、第一隔离材料102的侧表面)。

下部接触材料108可由至少一个氧化物半导电材料形成并且包含所述至少一个氧化物半导电材料。例如，下部接触材料108可包括以下各者中的一或多种：氧化锌锡(Zn_xSn_yO，通常称为“ZTO”)、氧化铟锌(In_xZn_yO，通常称为“IZO”)、氧化锌(Zn_xO)、氧化铟镓锌(In_xGa_yZn_zO，通常称为“IGZO”)、氧化铟镓硅(In_xGa_ySi_zO，通常称为“IGSO”)、氧化铟钨(In_xW_yO，通常称为“IWO”)、氧化铟(In_xO)、氧化锡(Sn_xO)、氧化钛(Ti_xO)、氮化氧化锌(Zn_xON_z)、氧化镁锌(Mg_xZn_yO)、氧化锆铟锌(Zr_xIn_yZn_zO)、氧化铪铟锌(Hf_xIn_yZn_zO)、氧化锡铟锌(Sn_xInyZn_zO)、氧化铝锡铟锌(Al_xSn_yIn_zZn_aO)、氧化硅铟锌(Si_xIn_yZn_zO)、氧化铝锌锡(Al_xZn_ySn_zO)、氧化镓锌锡(Ga_xZn_ySn_zO)、氧化锆锌锡(Zr_xZn_ySn_zO)和其它类似材料。包含以上“x”、“y”、“z”和“a”中的至少一个的化学式(例如，Zn_xSn_yO、In_xZn_yO、In_xGa_yZn_zO、In_xW_yO、In_xGa_ySi_zO、Al_xSn_yIn_zZn_aO)表示在其整个一或多个区中，含有一种元素的“x”个原子、另一元素(如果存在)的“y”个原子、额外元素(如果存在)的“z”个原子和另一元素(如果存在)的“d”个原子针对氧(O)的每一个原子的平均比的复合材料。由于化学式表示相对原子比而非严格的化学结构，因此沟道结构128可包括一或多种化学计量化合物和/或一或多种非化学计量化合物，且“x”、“y”、“z”和“a”的值可为整数或可为非整数。在一些实施例中，下部接触材料108由In_xGa_yZn_zO和In_xO(例如，氧化铟(III)，In₂O₃)中的一或多个形成并且包含所述一或多个。在一些实施例中，首先沉积的金属材料(例如，In)经氧化以形成下部接触材料108(例如，In_xO，如In₂O₃)。

下部接触材料108的氧化物半导电材料可形成为具有与待通过微电子装置结构100的后续处理形成的沟道结构的氧化物半导电材料不同(例如，较大、较小)原子浓度的一或多种元素(例如，一或多种金属、氧)。借助于非限制性实例，下部接触材料108可形成为具有相对于待随后形成的沟道结构的增加的一或多种金属(例如，铟(In)、锡(Sn)、锌(Zn)、镓(Ga)、镁(Mg)、钛(Ti)、铝(Al)和锆(Zr)中的一或多个)和/或类金属(例如，硅(Si))的原子浓度以及减小的氧原子浓度。换句话说，下部接触材料108可形成为相比于待随后形成的沟道结构富含金属且少氧。在一些实施例中，例如其中选择沟道结构以包括含In的氧化物半导体材料(在下文进一步详细描述)的实施例，下部接触材料108可形成为包含相比于沟道结构而言增加的In原子浓度和/或减小的氧原子浓度。

下部接触材料108可为基本均匀的，或者下部接触材料108可为非均匀的。如果下部接触材料108为非均匀的，那么包含于下部接触材料108中的一或多种元素的量可逐步地发生变化(例如，突然改变)，或者可在下部接触材料108的整个不同区中连续地发生变化(例如，逐渐改变，如线性地、呈抛物线地改变)。在一些实施例中，下部接触材料108为基本均匀的。在额外实施例中，下部接触材料108为非均匀的。与下部接触材料108的相对竖直较高区相比，下部接触材料108的相对竖直较低(例如，在Z方向上)区可例如为相对富含金属(例如，富含In)且少氧的。在一些实施例中，下部接触材料108在其所有不同竖直区中包含基本相同的元素，但下部接触材料108的至少一个相对竖直较低区包含与下部接触材料108的至少一个相对竖直较高区不同的一或多种元素的原子浓度。借助于非限制性实例，下部接触材料108可包括非均匀形式的In_xGa_yZn_zO，使得下部接触材料108的每一竖直区包含In、Ga、Zn和O，但至少一个相对竖直较低区中的In、Ga、Zn和O(例如，In和/或O)中的一或多个的原子浓度不同于(例如，In相对较高和/或O相对较低)至少一个相对竖直较高区中的In、Ga、Zn和O(例如，In和/或O)中的一或多个的原子浓度。在额外实施例中，下部接触材料108在其不同竖直区中的至少一个中包含与在其不同竖直区中的至少一个其它者中不同的元素。下部接触材料108可例如包括具有两个或更多个(例如，两个、三个、多于三个)不同氧化物半导体材料的堆叠(例如，层压)。在一些此类实施例中，相比于定位在下部接触材料108内相对竖直较高处的第二氧化物半导体材料，定位在下部接触材料108内相对竖直较低处(例如，在Z方向上)的第一氧化物半导体材料可为富含金属的(例如，富含In)和/或少氧的。

可使用在本文中未进行详细描述的常规工艺(例如，常规沉积工艺，如旋涂式涂布法、毯覆式涂布法、CVD、ALD和PVD中的一或多种)和常规处理设备来形成下部接触材料108。

接下来参考图1D，可去除下部接触材料108(图1C)的在开口106(图1B)的边界(例如，水平边界、竖直边界)外部的部分，同时保持下部接触材料108(图1C)的在开口106(图1B)的边界内部的额外部分，以形成下部接触结构110。下部接触结构110可基本被限制在开口106(图1B)的边界(例如，水平边界、竖直边界)内。下部接触结构110的上部边界可与第一隔离材料102的上部边界基本共面。借助于非限制性实例，如图1D中所展示，下部接触结构110的上部表面111可形成为与第一隔离材料102的上部表面103基本共面。

可使用在本文中未进行详细描述的常规材料去除工艺(例如，常规蚀刻工艺、常规平面化工艺)来去除下部接触材料108(图1C)的在开口106(图1B)的边界(例如，水平边界、竖直边界)外部的部分以形成下部接触结构110。作为非限制性实例，可使用至少一个CMP工艺来去除下部接触材料108(图1C)的在开口106(图1B)的边界外部的部分以形成下部接触结构110。

接下来参考图1E，第二隔离材料112可形成于下部接触结构110和第一隔离材料102之上或上方；且牺牲材料114可形成于第二隔离材料112之上或上方。例如，如图1E中所展示，第二隔离材料112可形成于下部接触结构110的上部表面(例如，上部表面111(图1D))和第一隔离材料102的上部表面(例如，上部表面103(图1D))上；且牺牲材料114可形成于第二隔离材料112的上部表面上。

第二隔离材料112可由具有与第一隔离材料102不同的蚀刻选择性的至少一种介电材料和一或多种随后形成的材料(例如，导电材料、额外隔离材料)形成并且包含所述至少一种介电材料和一或多种随后形成的材料。可在共同(例如，集体、相互)暴露于第一蚀刻剂期间相对于第一隔离材料102和/或随后形成的材料而选择性地蚀刻第二隔离材料112，且可在共同暴露于第二不同蚀刻剂期间相对于第二隔离材料112而选择性地蚀刻第一隔离材料102和/或随后形成的材料。如本文中所使用，如果一种材料呈现比另一材料的蚀刻速率大至少约三倍(3x)，例如约五倍(5x)大、约十倍(10x)大、约二十倍(20x)大或约四十倍(40x)大，那么所述材料相对于所述另一材料为“选择性地可蚀刻的”。借助于非限制性实例，第二隔离材料112可由以下各者中的一或多个形成并且包含所述以下各者中的一或多个：至少一种介电氧化物材料(例如，SiO_x、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅玻璃、氟硅酸盐玻璃、AlO_x、HfO_x、NbO_x、TiO_x、ZrO_x、TaO_x和MgO_x中的一或多种)、至少一种介电氮化物材料(例如，SiN_y)、至少一种介电氮氧化物材料(例如，SiO_xN_y)，以及至少一种介电碳氧氮化物材料(例如，SiO_xC_zN_y)。在一些实施例中，例如其中第一隔离材料102由SiO_x(例如，SiO₂)形成并且包含所述SiO_x的一些实施例，第二隔离材料112由SiN_y(例如，Si₃N₄)形成并且包含所述SiN_y。

第二隔离材料112可为基本均匀的，或者第二隔离材料112可为非均匀的。如果第二隔离材料112为非均匀的，那么包含于第二隔离材料112中的一或多种元素的量可逐步地发生变化(例如，突然改变)，或者可在第二隔离材料112的整个不同部分中连续地发生变化(例如，逐渐改变，如线性地、呈抛物线地改变)。在一些实施例中，第二隔离材料112为基本均匀的。在其它实施例中，第二隔离材料112为非均匀的。第二隔离材料112可例如由至少两种不同介电材料的堆叠(例如，层压)形成并且包含所述堆叠。

第二隔离材料112可形成为具有期望的竖直高度H₂。可至少部分地基于下部接触结构110与待通过微电子装置结构100的后续处理形成于第二隔离材料112之上或上方的栅极结构(例如，栅极电极)之间的期望竖直偏移(例如，在Z方向上)而选择第二隔离材料112的竖直高度H₂，如下文进一步详细描述。与采用例如一或多个消减处理动作的常规工艺(例如，常规栅极结构间隔工艺)相比，用以形成第二隔离材料112的沉积工艺(例如，PVD工艺、CVD工艺、ALD工艺)可例如促进竖直偏移的相对更精确控制。借助于非限制性实例，第二隔离材料112的竖直高度H₂可在约5nm至约50nm的范围内。

牺牲材料114可由具有与第二隔离材料112不同的蚀刻选择性的至少一种材料和一或多种随后形成的材料(例如，导电材料、介电材料)形成并且包含所述至少一种材料和一或多种随后形成的材料。可在共同(例如，集体、相互)暴露于第一蚀刻剂期间相对于第二隔离材料112和/或随后形成的材料而选择性地蚀刻牺牲材料114，且可在共同暴露于第二不同蚀刻剂期间相对于牺牲材料114而选择性地蚀刻第二隔离材料112和/或随后形成的材料。借助于非限制性实例，牺牲材料114可由硅(例如，单晶硅、多晶硅)、氮化硅、含碳材料(例如，SiOCN)、碳、光致抗蚀剂材料或另一材料形成并且包含以上所述材料。在一些实施例中，牺牲材料114由多晶硅形成并且包含所述多晶硅。

牺牲材料114可形成为具有期望的竖直高度H₃。可至少部分地基于待通过微电子装置结构100的后续处理形成的沟道结构的期望竖直高度而选择牺牲材料114的竖直高度H₃，如下文进一步详细描述。借助于非限制性实例，牺牲材料114的竖直高度H₃可在约30nm至约200nm的范围内，例如约50nm至约200nm、约75nm至约200nm、约100nm至约200nm，或约150nm至约200nm。在一些实施例中，牺牲材料114的竖直高度H₃在约50nm至约100nm的范围内。

可使用在本文中未进行详细描述的常规工艺(例如，常规沉积工艺，如旋涂式涂布法、毯覆式涂布法、CVD、ALD和PVD中的一或多种)和常规处理设备来形成第二隔离材料112和牺牲材料114。

接下来参考图1F，可去除牺牲材料114(图IE)的部分以形成牺牲柱结构116和沟槽118；且栅极结构120(例如，栅极电极)可形成于沟槽118内。沟槽118可水平介于水平相邻的牺牲柱结构116之间并且分离所述牺牲柱结构。牺牲柱结构116中的每一个可至少部分地由栅极结构120中的至少一个水平地包围。

牺牲柱结构116可各自分别形成于第二隔离材料112之上或上方的期望水平位置处(例如，在X方向和Y方向上)。如图1F中所展示，在一些实施例中，牺牲柱结构116中的每一个在下部接触结构110中的一者上方分别基本上水平居中(例如，在X方向和Y方向上)。在额外实施例中，牺牲柱结构116中的一或多个从与其相关联的下部接触结构110的水平中心分别水平地偏移(例如，在X方向上和/或在Y方向上)。例如，牺牲柱结构116中的至少一个(例如，全部、不到全部)的水平中心可在X方向上从最接近于其的下部接触结构110的水平中心水平地偏移。作为另一实例，牺牲柱结构116中的至少一个(例如，全部、不到全部)的水平中心可在Y方向上从最接近于其的下部接触结构110的水平中心水平地偏移。如果个别牺牲柱结构116的水平中心从最接近于其的下部接触结构110的水平中心水平地偏移，那么牺牲柱结构116的部分可仍与下部接触结构110的部分水平地重叠。

牺牲柱结构116可各自分别形成为具有期望的形状。作为非限制性实例，牺牲柱结构116可各自形成为呈现具有圆形横截面形状、长方形横截面形状、椭圆横截面形状、方形横截面形状、矩形横截面形状、泪珠横截面形状、半圆形横截面形状、墓碑状横截面形状、新月形横截面形状、三角形横截面形状、风筝横截面形状或不规则横截面形状的柱状形状。在一些实施例中，牺牲柱结构116各自形成为具有圆柱形状。

牺牲柱结构116可各自分别形成为具有期望的尺寸(例如，水平尺寸、竖直尺寸)。如图1F中所展示，在一些实施例中，个别牺牲柱结构116的水平尺寸(例如，直径、宽度、长度)基本等于个别下部接触结构110的水平尺寸。牺牲柱结构116中的每一个的水平区域可基本等于下部接触结构110中的每一个的水平区域。在额外实施例中，在一或多个方向上(例如，在X方向和/或Y方向上)的个别牺牲柱结构116的水平尺寸不同于在一或多个方向上的个别下部接触结构110的水平尺寸。借助于非限制性实例，在一或多个方向上(例如，在X方向和/或Y方向上)的牺牲柱结构116中的一或多个(例如，每一个)的水平尺寸可大于在一或多个方向上(例如，在X方向和/或Y方向上)的下部接触结构110中的一或多个(例如，每一个)的水平尺寸。牺牲柱结构116中的每一个的水平区域可大于下部接触结构110中的每一个的水平区域。作为另一非限制性实例，在一或多个方向上(例如，在X方向和/或Y方向上)的牺牲柱结构116中的一或多个(例如，每一个)的水平尺寸可小于在一或多个方向上(例如，在X方向和/或Y方向上)的下部接触结构110中的一或多个(例如，每一个)的水平尺寸。牺牲柱结构116中的每一个的水平区域可小于下部接触结构110中的每一个的水平区域。另外，牺牲柱结构116的竖直高度可小于或等于用以形成牺牲柱结构116的牺牲材料114(图1E)的竖直高度H₃。如图1F中所展示，在一些实施例中，牺牲柱结构116中的每一个形成为具有与牺牲材料114(图1E)基本相同的竖直高度H₃。

牺牲柱结构116中的每一个可形成为具有与牺牲柱结构116中的每一其它者基本相同的几何配置(例如，基本相同的形状、基本相同的尺寸)，或者牺牲柱结构116中的至少一个可形成为具有与牺牲柱结构116中的至少一个其它者不同的几何配置(例如，不同的形状、至少一个不同的尺寸)。在一些实施例中，牺牲柱结构116中的每一个形成为具有与牺牲柱结构116中的每一其它者基本相同的几何配置。

可使用在本文中未进行详细描述的常规工艺(例如，常规材料去除工艺，如常规光刻图案化工艺和/或常规蚀刻工艺)和常规处理设备来形成牺牲柱结构116和沟槽118。借助于非限制性实例，牺牲材料114(图1E)可经受至少一个蚀刻工艺(例如，至少一个各向异性干式蚀刻工艺、至少一个各向异性湿式蚀刻工艺)以形成牺牲柱结构116和沟槽118。

继续参考图1F，栅极结构120可水平邻近沟槽118内的牺牲柱结构116而形成。如图1F中所展示，在一些实施例中，栅极结构120直接水平邻近牺牲柱结构116而形成。如下文进一步详细描述，在额外实施例中，栅极结构120间接水平邻近牺牲柱结构116而形成。一或多个额外特征(例如，额外材料、额外结构)可形成为水平介于栅极结构120与牺牲柱结构116之间。借助于非限制性实例，栅极介电结构可形成为水平介于栅极结构120与牺牲柱结构116之间。如下文进一步详细描述，栅极结构120可相对于牺牲柱结构116而经配置和定位，以通过微电子装置结构100的后续处理来促进一或多个合乎需要的晶体管(例如，竖直晶体管)配置。

在一些实施例中，栅极结构120相对于牺牲柱结构116而经配置和定位，以促进所谓的“双栅极”晶体管的后续形成，所述晶体管分别包含与沟道结构的两(2)个相对侧(例如，在X方向上)水平相邻的栅极结构120中的两(2)个，如下文进一步详细描述。例如，如图1F中所展示，水平地插入(例如，在X方向上)在两(2)个水平相邻(例如，在X方向上)的牺牲柱结构116之间的沟槽118中的每一个可在其中包含栅极结构120结构中的两(2)个。

在额外实施例中，栅极结构120相对于牺牲柱结构116而经配置和定位，以促进所谓的“单栅极”晶体管的后续形成，所述晶体管分别包含与沟道结构的一侧水平相邻的栅极结构120中的一(1)个，但不包含与沟道结构的相对侧(例如，在X方向上)水平相邻的栅极结构120中的另一(1)个。例如，水平地插入(例如，在X方向上)在水平相邻(例如，在X方向上)的牺牲柱结构116之间的沟槽118中的一些可分别在其中包含栅极结构120结构中的少于两(2)个。沟槽118中的一些可在其中包含单个(例如，仅一个)栅极结构120，或可在其中不包含栅极结构120(例如，如果水平相邻的额外沟槽118在其中包含栅极结构120中的两(2)个)。

在其它实施例中，栅极结构120相对于牺牲柱结构116而经配置和定位，以促进所谓的“三栅极”晶体管的后续形成，所述晶体管分别包含与沟道结构的三(3)侧(例如，在X方向上和在Y方向上)水平相邻的栅极结构120中的至少一个，如下文进一步详细描述。例如，对于牺牲柱结构116中的每一个，单个(例如，仅一个)栅极结构120的第一部分可水平地邻近牺牲柱结构116的相对侧(例如，在X方向上)；并且栅极结构120的第二部分可从第一部分且在所述第一部分之间水平地延伸，且可水平地邻近水平插入(例如，在X方向上)在牺牲柱结构116的相对侧之间的牺牲柱结构116的另一侧(例如，在Y方向上)。

在又其它实施例中，栅极结构120相对于牺牲柱结构116而经配置和定位，以促进所谓的“全包覆式栅极”晶体管的后续形成，所述晶体管分别包含与沟道结构的所有侧(例如，在X方向上和在Y方向上)水平相邻的栅极结构120中的至少一个，如下文进一步详细描述。例如，对于牺牲柱结构116中的每一个，单个(例如，仅一个)栅极结构120的部分可水平地邻近且基本水平地包围牺牲柱结构116的所有侧(例如，在X方向和Y方向上)。栅极结构120的第一部分可水平地邻近牺牲柱结构116的第一相对侧(例如，在X方向上)；并且栅极结构120的第二部分可从第一部分且在所述第一部分之间水平地延伸，且可水平地邻近水平插入(例如，在X方向上)在牺牲柱结构116的第一相对侧之间的牺牲柱结构116的第二相对侧(例如，在Y方向上)。

栅极结构120可由至少一种导电材料形成并且包含所述至少一种导电材料，例如以下各者中的一或多种：至少一种金属(例如，W、Ti、Mo、Nb、V、Hf、Ta、Cr、Zr、Fe、Ru、Os、Co、Rh、Ir、Ni、Pa、Pt、Cu、Ag、Au、Al)；至少一种合金(例如，Co基合金、Fe基合金、Ni基合金、Fe和Ni基合金、Co和Ni基合金、Fe和Co基合金、Co和Ni和Fe基合金、Al基合金、Cu基合金、镁(Mg)基合金、Ti基合金、钢、低碳钢、不锈钢)；至少一种经导电掺杂的半导体材料(例如，经导电掺杂的多晶硅、经导电掺杂的Ge、经导电掺杂的SiGe)；以及至少一种含导电金属的材料(例如，导电金属氮化物、导电金属硅化物、导电金属碳化物、导电金属氧化物)。

栅极结构120可各自为基本均匀的，或者栅极结构120中的一或多个(例如，每一个)可为非均匀的。如果个别栅极结构120为非均匀的，那么包含于栅极结构120中的一或多种元素的量可逐步地发生变化(例如，突然改变)，或者可在栅极结构120的整个不同部分中连续地发生变化(例如，逐渐改变，如线性地、呈抛物线地改变)。在一些实施例中，栅极结构120中的每一个为基本均匀的。在额外实施例中，栅极结构120中的一或多个为非均匀的。栅极结构120中的一或多个可例如分别由至少两种不同导电材料的堆叠形成并且包含所述堆叠。

栅极结构120可各自分别形成为具有合乎需要的尺寸(例如，水平尺寸、竖直尺寸)。作为非限制性实例，栅极结构120中的一或多个(例如，每一个)可分别形成为具有水平宽度W₁(例如，在远离牺牲柱结构116的一或多个侧水平延伸的一或多个方向上，如在图1F中展示的X方向上)，所述宽度在约5nm至约15nm的范围内，例如约5nm至约10nm，或约10nm至约15nm。在一些实施例中，栅极结构120中的每一个的水平宽度W₁形成为在约5nm至约10nm的范围内。另外，栅极结构120可各自分别具有小于牺牲柱结构116的竖直高度(例如，竖直高度H₃)的竖直高度。如图1F中所展示，栅极结构120的下部竖直边界可与牺牲柱结构116的下部竖直边界基本共面，且栅极结构120的上部竖直边界可从牺牲柱结构116的上部竖直边界竖直地偏移(例如，竖直位于其之下)。

可使用在本文中未进行详细描述的常规工艺和常规处理设备来在沟槽118内形成栅极结构120。借助于非限制性实例，可在沟槽118的边界(例如，水平边界、竖直边界)内部和外部在微电子装置结构100的暴露表面上方共形地形成(例如，通过CVD工艺和ALD工艺中的一或多个来沉积)至少一种导电材料；且接着可执行至少一个蚀刻工艺以去除微电子装置结构100的部分(例如，从微电子装置结构100的在沟槽118外部的表面；从沟槽118中的至少一些的底板；从牺牲柱结构116的侧面的上部部分)，同时至少部分地维持水平地邻近个别牺牲柱结构116的一或多个侧的导电材料的额外部分(例如，下部部分)以形成栅极结构120。

接下来参考图1G，沟槽118(图1F)的剩余(例如，未填充的)部分可填充(例如，基本填充)有第三隔离材料122。如图1G中所展示，在先前参考图1F描述的处理阶段结束时，第三隔离材料122可基本包围且覆盖牺牲柱结构116的侧表面(例如，侧壁)以及暴露于沟槽118(图1F)内的栅极结构120。第三隔离材料122的上部竖直边界可形成为与牺牲柱结构116的上部竖直边界基本共面；且第三隔离材料122的下部竖直边界可形成为与牺牲柱结构116和栅极结构120的下部竖直边界基本共面。

第三隔离材料122可由具有与牺牲柱结构116、第二隔离材料112和栅极结构120不同的蚀刻选择性的至少一种介电材料形成并且包含所述至少一种介电材料。例如，可在共同(例如，集体、相互)暴露于第一蚀刻剂期间相对于第三隔离材料122而选择性地蚀刻牺牲柱结构116，且可在共同暴露于第二不同蚀刻剂期间相对于牺牲柱结构116而选择性地蚀刻第三隔离材料122。作为另一实例，可在共同(例如，集体、相互)暴露于第一蚀刻剂期间相对于第三隔离材料122而选择性地蚀刻第二隔离材料112，且可在共同暴露于第二不同蚀刻剂期间相对于第二隔离材料112而选择性地蚀刻第三隔离材料122。第三隔离材料122可例如由以下各者中的一或多个形成并且包含所述以下各者中的一或多个：至少一种介电氧化物材料(例如，SiO_x、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅玻璃、氟硅酸盐玻璃、AlO_x、HfO_x、NbO_x、TiO_x、ZrO_x、TaO_x和MgO_x中的一或多种)、至少一种介电氮化物材料(例如，SiN_y)、至少一种介电氮氧化物材料(例如，SiO_xN_y)，以及至少一种介电碳氧氮化物材料(例如，SiO_xC_zN_y)。第三隔离材料122的材料组成可不同于第二隔离材料112的材料组成，并且可与第一隔离材料102的材料组成基本相同或不同。在一些实施例中，例如其中第二隔离材料112由SiN_y(例如，Si₃N₄)形成并且包含所述SiN_y的一些实施例，第三隔离材料122由SiO_x(例如，SiO₂)形成并且包含所述SiO_x。

第三隔离材料122可为基本均匀的，或者第三隔离材料122可为非均匀的。如果第三隔离材料122为非均匀的，那么包含于第三隔离材料122中的一或多种元素的量可逐步地发生变化(例如，突然改变)，或者可在第三隔离材料122的整个不同部分中连续地发生变化(例如，逐渐改变，如线性地、呈抛物线地改变)。在一些实施例中，第三隔离材料122为基本均匀的。在其它实施例中，第三隔离材料122为非均匀的。第三隔离材料122可例如由至少两种不同介电材料的堆叠(例如，层压)形成并且包含所述堆叠。

可使用在本文中未进行详细描述的常规工艺(例如，常规沉积工艺，如旋涂式涂布法、毯覆式涂布法、CVD、ALD和PVD中的一或多种；常规材料去除工艺，如常规CMP工艺)和常规处理设备来形成第三隔离材料122。

接下来参考图1H，可选择性地去除牺牲柱结构116(图1G)和竖直位于其下的第二隔离材料112的部分以形成竖直延伸到下部接触结构110的额外开口124(例如，孔口、通孔)。选择性地去除牺牲柱结构116(图1G)的材料和竖直位于其下的第二隔离材料112的部分可促进微电子装置结构100的沟道结构(例如，竖直沟道结构)的后续形成(例如，通过镶嵌工艺)，而无需使沟道结构的材料经受一或多个消减材料去除(例如，蚀刻)工艺，所述工艺原本可不利地影响沟道结构的期望特点(例如，电流流动特点)，如下文进一步详细描述。

如图1H中所展示，额外开口124可定位成与栅极结构120水平相邻。额外开口124的水平边界可与牺牲柱结构116(图1G)的水平边界基本相同。另外，额外开口124的下部竖直边界可至少部分地由下部接触结构110的上部竖直边界(例如，上部表面)限定(例如，与之基本共面)。额外开口124可从第三隔离材料122的上部竖直边界竖直延伸到下部接触结构110的上部竖直边界。如图1H中所展示，额外开口124中的每一个可具有与第二隔离材料112的竖直高度H₂和第三隔离材料122的竖直高度H₃的组合(例如，总和)相对应的竖直高度H₄。

可使用在本文中未进行详细描述的常规材料去除工艺(例如，常规蚀刻工艺，如常规湿式蚀刻工艺和常规干式蚀刻工艺中的一或多个；常规冲压工艺)相对于微电子装置结构100的其它特征(例如，栅极结构120、第三隔离材料122、下部接触结构110、第一隔离材料102)来选择性地去除牺牲柱结构116(图1G)和第二隔离材料112的部分。例如，可使用第一材料去除工艺(例如，蚀刻工艺)选择性地去除牺牲柱结构116(图1G)，且接着可使用第二材料去除工艺(例如，冲压工艺)选择性地去除由于去除牺牲柱结构116(图1G)而暴露的第二隔离材料112的部分以形成额外开口124。

接下来参考图1I，栅极介电结构126、沟道结构128和介电填充结构130可形成于额外开口124(图1H)内。栅极介电结构126、沟道结构128和介电填充结构130可一起基本填充额外开口124(图1H)。如图1I中所展示，栅极介电结构126可形成为水平介于栅极介电结构126与沟道结构128之间，且沟道结构128可形成为水平介于栅极介电结构126与介电填充结构130之间。换句话说，在额外开口124(图1H)的水平边界内，栅极介电结构126可在栅极结构120的水平内侧形成，沟道结构128可在栅极介电结构126的水平内侧形成，且介电填充结构130在沟道结构128的水平内侧形成。

如图1I中所展示，在先前参考图1H描述的处理阶段结束时，栅极介电结构126可形成为基本覆盖暴露于额外开口124(图1H)内的第三隔离材料122、栅极结构120和第二隔离材料112的侧表面(例如，侧壁)。栅极介电结构126可形成为在额外开口124(图1H)的水平边界处与第三隔离材料122、栅极结构120和第二隔离材料112的侧表面(例如，侧壁)直接水平相邻。另外，栅极介电结构126可形成为竖直地延伸(即，在Z方向上)基本上完全穿过额外开口124(图1H)。例如，栅极介电结构126中的每一个可分别从第三隔离材料122的上部表面竖直地延伸到下部接触结构110中的一者的上部表面。

栅极介电结构126可由至少一种介电材料形成并且包含所述至少一种介电材料，例如以下各者中的一或多种：至少一种氧化物介电材料(例如，SiO_x、AlO_x、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅玻璃、氟硅酸盐玻璃中的一或多种)、至少一种氮化物介电材料(例如，SiN_y)、至少一种高K介电材料(例如，氧化锆(ZrO_x)、氧化铪(HfO_x)和例如氧化铪硅(HfSi_xO_y)之类的三元高K介电材料中的一或多种)，以及至少一种低K介电材料(例如，碳氧化硅(SiO_xC_y)、氮氧化硅(SiO_xN_y)、氢化碳氧化硅(SiC_xO_yH_z)和碳氮氧化硅(SiO_xC_zN_y)中的一或多种)。在一些实施例中，栅极介电结构126由SiO_x(例如，SiO₂)形成并且包含所述SiO_x。

栅极介电结构126可各自为基本均匀的，或者栅极介电结构126中的一或多个(例如，每一个)可为非均匀的。如果个别栅极介电结构126为非均匀的，那么包含于栅极介电结构126中的一或多种元素的量可逐步地发生变化(例如，突然改变)，或者可在栅极介电结构126的整个不同部分中连续地发生变化(例如，逐渐改变，如线性地、呈抛物线地改变)。在一些实施例中，栅极介电结构126中的每一个为基本均匀的。在额外实施例中，栅极介电结构126中的一或多个为非均匀的。栅极介电结构126中的一或多个可例如分别由至少两种不同介电材料的堆叠形成并且包含所述堆叠。

栅极介电结构126可各自分别形成为具有合乎需要的水平尺寸。作为非限制性实例，栅极结构120中的一或多个(例如，每一个)可分别形成为在从额外开口124(图1H)的水平边界向内水平延伸的一或多个方向上具有水平宽度(例如，在X方向上)，所述宽度在约2nm至约20nm的范围内，例如约2nm至约15nm，或约2nm至约10nm。在一些实施例中，栅极结构120中的每一个的水平宽度形成为在约2nm至约10nm的范围内。此外，如图1I中所展示，栅极介电结构126中的每一个可具有与额外开口124(图1H)基本相同的竖直高度H₄。

尽管栅极介电结构126已在本文中描述为在正参考图1I描述的处理阶段期间形成，但本公开不限于此。借助于非限制性实例，如先前所论述，在额外实施例中，栅极介电结构126在先前参考图1F描述的处理阶段期间形成。栅极介电结构126可例如形成为水平处于牺牲柱结构116(图1F)与栅极结构120之间。在此类实施例中，栅极介电结构126可在第二隔离材料112的上部竖直边界(例如，上部表面)处竖直终止，而非如图1I中所描绘在下部接触结构110的上部竖直边界(例如，上部表面)处竖直终止。换句话说，栅极介电结构126可不形成为竖直地延伸穿过第二隔离材料112。例如，栅极介电结构126可形成为从牺牲柱结构116(图1F)的上部表面竖直地延伸到第二隔离材料112的上部表面。另外，在此类实施例中，可由于在先前参考图1F描述的处理阶段期间栅极介电结构126的形成而对栅极介电结构126和栅极结构120的水平位置和/或牺牲柱结构116(图1F)的(以及从而额外开口124(图1H)的)水平尺寸进行修改。

仍参考图1I，沟道结构128可形成为基本覆盖栅极介电结构126的内侧表面(例如，内侧壁)。沟道结构128可形成为与栅极介电结构126的内侧表面(例如，内侧壁)直接水平相邻。另外，沟道结构128可形成为竖直地延伸(即，在Z方向上)基本上完全穿过额外开口124(图1H)。例如，沟道结构128中的每一个可分别从第三隔离材料122的上部表面竖直地延伸到下部接触结构110中的一者的上部表面。

沟道结构128可各自分别形成为具有期望的形状。如图1I中所展示，在一些实施例中，沟道结构128分别被配置成使得介电填充结构130竖直地延伸(即，在Z方向上)仅部分地(例如，不到完全地)穿过额外开口124(图1H)。例如，对于沟道结构128中的每一个，介电填充结构130中的一者可水平地插入在沟道结构128的不同水平部分之间，且可竖直地终止于沟道结构128上。沟道结构128的下部表面可与下部接触结构110的上部表面物理接触，且介电填充结构130的下部表面可与沟道结构128的水平延伸表面物理接触。在额外实施例中，沟道结构128分别被配置成使得介电填充结构130竖直地延伸(即，在Z方向上)基本上完全穿过额外开口124(图1H)。例如，对于沟道结构128中的每一个，介电填充结构130中的一者可从第三隔离材料122的上部表面至下部接触结构110中的一者的上部表面水平地插入在沟道结构128的不同水平部分之间。沟道结构128的下部表面可与下部接触结构110的上部表面物理接触，且介电填充结构130的下部表面也可与下部接触结构110的上部表面物理接触。

沟道结构128可由具有比多晶硅的带间隙大的带间隙的至少一种氧化物半导电材料形成并且包含所述至少一种氧化物半导电材料，所述带间隙例如为大于1.65电子伏(eV)的带间隙。例如，沟道结构128可由以下各者中的一或多个形成并且包含所述以下各者中的一或多个：Zn_xSn_yO、In_xZn_yO、Zn_xO、In_xGa_yZn_zO、In_xGa_ySi_zO、In_xW_yO、In_xO、Sn_xO、Ti_xO、Zn_xON_z、Mg_xZn_yO、Zr_xIn_yZn_zO、Hf_xIn_yZn_zO、Sn_xIn_yZn_zO、Al_xSn_yIn_zZn_aO、Si_xIn_yZn_zO、Al_xZn_ySn_zO、Ga_xZn_ySn_zO、Zr_xZn_ySn_zO，以及其它类似材料。包含以上“x”、“y”、“z”和“a”中的至少一个的化学式(例如，Zn_xSn_yO、In_xZn_yO、In_xGa_yZn_zO、In_xW_yO、In_xGa_ySi_zO、Al_xSn_yIn_zZn_aO)表示在其整个一或多个区中，含有一种元素的“x”个原子、另一元素(如果存在)的“y”个原子、额外元素(如果存在)的“z”个原子和另一元素(如果存在)的“d”个原子针对氧(O)的每一个原子的平均比的复合材料。由于化学式表示相对原子比而非严格的化学结构，因此沟道结构128可包括一或多种化学计量化合物和/或一或多种非化学计量化合物，且“x”、“y”、“z”和“a”的值可为整数或可为非整数。在一些实施例中，沟道结构128由In_xGa_yZn_zO形成并且包含所述In_xGa_yZn_zO。

沟道结构128的氧化物半导电材料可形成为具有与下部接触结构110的氧化物半导电材料不同(例如，较大、较小)原子浓度的一或多种元素(例如，一或多种金属、氧)。借助于非限制性实例，沟道结构128可形成为具有相对于下部接触结构110的已故的一或多种金属(例如，In、Sn、Zn、Ga、Mg、Ti、Al、Hf和Zr中的一或多个)和/或类金属(例如，Si)的原子浓度以及增加的氧原子浓度。换句话说，沟道结构128可形成为相比于下部接触结构110少金属且富含氧。在一些实施例中，例如其中下部接触结构110形成为包括含In的氧化物半导体材料(例如，In_xGa_yZn_zO、In_xO)的实施例，沟道结构128可形成为包含相比于下部接触结构110而言减小的In原子浓度和/或增加的氧原子浓度。

沟道结构128可分别为基本均匀的，或者沟道结构128可分别为非均匀的。如果沟道结构128分别为非均匀的，那么包含于个别沟道结构128中的一或多种元素的量可逐步地发生变化(例如，突然改变)，或者可在沟道结构128的整个不同区中连续地发生变化(例如，逐渐改变，如线性地、呈抛物线地改变)。在一些实施例中，沟道结构128分别为基本均匀的。在额外实施例中，沟道结构128分别为非均匀的。在一些实施例中，沟道结构128在其所有不同区中分别包含基本相同的元素，但个别沟道结构128中的至少一个区包含与沟道结构128中的至少一个其它区不同的一或多种元素的原子浓度。借助于非限制性实例，个别沟道结构128可由非均匀形式的In_xGa_yZn_zO形成并且包含所述In_xGa_yZn_zO，使得沟道结构128的每一区包含In、Ga、Zn和O，但至少一个区中的In、Ga、Zn和O(例如，In和/或O)中的一或多个的原子浓度不同于(例如，In相对较高和/或O相对较低)至少一个其它区中的In、Ga、Zn和O(例如，In和/或O)中的一或多个的原子浓度。在额外实施例中，沟道结构128在其不同区中分别包含不同元素。个别沟道结构128可例如包括两个或更多个(例如，两个、三个、多于三个)不同氧化物半导体材料的堆叠(例如，层压)。

沟道结构128可各自分别形成为具有合乎需要的水平尺寸。作为非限制性实例，沟道结构128中的一或多个(例如，每一个)可分别形成为在从个别栅极介电结构126的内部水平边界(例如，内侧表面)向内水平延伸的一或多个方向上(例如，在X方向上)具有水平宽度，所述宽度在约5nm至约30nm的范围内。此外，如图1I中所展示，沟道结构128中的每一个可具有与额外开口124(图1H)基本相同的竖直高度H₄。

继续参考图1I，介电填充结构130可形成为基本填充额外开口124(图1H)的未被栅极介电结构126和沟道结构128占据的剩余部分。介电填充结构130可形成为基本覆盖沟道结构128的内侧表面(例如，内侧壁)。介电填充结构130可形成为与沟道结构128的内侧表面(例如，内侧壁)直接水平相邻。如图1I中所展示，介电填充结构130可形成为从第三隔离材料122的上部竖直边界(例如，上部表面)朝向下部接触结构110的上部竖直边界(例如，上部表面)竖直地延伸(即，在Z方向上)。介电填充结构130可增强沟道结构128的(以及从而包含沟道结构128的竖直晶体管的)结构稳定性和可靠性，并且还可有助于形成具有用于与沟道结构128接触的相对较大接触表面区域(相比于常规上部接触结构配置)的上部接触结构，如下文进一步详细描述。

介电填充结构130可分别由具有与沟道结构128、栅极介电结构126和第三隔离材料122不同的蚀刻选择性的至少一种介电材料形成并且包含所述至少一种介电材料。例如，可在共同(例如，集体、相互)暴露于选定的蚀刻剂期间相对于沟道结构128、栅极介电结构126和第三隔离材料122而选择性地蚀刻介电填充结构130。介电填充结构130可例如由以下各者中的一或多个形成并且包含所述以下各者中的一或多个：至少一种介电氧化物材料(例如，氧化钇(YO_x)、SiO_x、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅玻璃、氟硅酸盐玻璃、AlO_x、HfO_x、NbO_x、TiO_x、ZrO_x、TaO_x和MgO_x中的一或多种)、至少一种介电氮化物材料(例如，SiN_y)、至少一种介电氮氧化物材料(例如，SiO_xN_y)，以及至少一种介电碳氧氮化物材料(例如，SiO_xC_zN_y)。介电填充结构130的材料组成可不同于第三隔离材料122和栅极介电结构126的材料组成，并且可与第二隔离材料112的材料组成基本相同或不同。在一些实施例中，例如其中第三隔离材料122和栅极介电结构126中的一或多个由SiO_x(例如，SiO₂)形成并且包含所述SiO_x的一些实施例，介电填充结构130分别由SiN_y(例如，Si₃N₄)形成并且包含所述SiN_y。在额外实施例中，介电填充结构130分别由YO_x(例如，氧化钇(III)(Y₂O₃))形成并且包含所述YO_x。

介电填充结构130可各自为基本均匀的，或者介电填充结构130中的一或多个(例如，每一个)可为非均匀的。如果个别介电填充结构130为非均匀的，那么包含于介电填充结构130中的一或多种元素的量可逐步地发生变化(例如，突然改变)，或者可在介电填充结构130的整个不同部分中连续地发生变化(例如，逐渐改变，如线性地、呈抛物线地改变)。在一些实施例中，介电填充结构130中的每一个为基本均匀的。在额外实施例中，介电填充结构130中的一或多个为非均匀的。介电填充结构130中的一或多个可例如分别由至少两种不同介电材料的堆叠形成并且包含所述堆叠。

可使用在本文中未进行详细描述的常规工艺(例如，常规沉积工艺，如ALD、CVD和PVD中的一或多种；常规材料去除工艺，如各向异性蚀刻和CMP中的一或多种)和常规处理设备来形成栅极介电结构126、沟道结构128和介电填充结构130。

接下来参考图1J，介电填充结构130可相对于沟道结构128、栅极介电结构126和第三隔离材料122而竖直凹进(例如，可去除介电填充结构130的上部部分)；上部接触材料132可形成为填充所得凹部并且覆盖沟道结构128、栅极介电结构126和第三隔离材料122的上部表面；并且上部导电材料134可形成于上部接触材料132之上或上方。

如图1J中所展示，介电填充结构130的凹进上部表面131可从沟道结构128、栅极介电结构126和第三隔离材料122的上部表面竖直地偏移竖直高度H₅(例如，竖直地深入)，所述高度具有在5纳米(nm)至约100nm的范围内的量值。介电填充结构130的凹进上部表面131可竖直地定位(例如，在Z方向上)在栅极结构120的上部表面下方、处或上方。在一些实施例中，介电填充结构130的凹进上部表面131形成为与栅极结构120的上部表面基本共面。在额外实施例中，介电填充结构130的凹进上部表面131形成为竖直地定位在栅极结构120的上部表面下方。

继续参考图1J，上部接触材料132可形成为基本填充由于选择性去除介电填充结构130的上部部分而产生的凹部。例如，如图1J中所展示，上部接触材料132可形成为包含：第一部分132A(例如，竖直突出的部分)，其竖直地延伸(例如，在Z方向上)到凹部中且基本填充所述凹部；以及第二部分132B，其与所述第一部分132A成一体式且连续的，且水平地延伸(例如，在X方向和Y方向上)跨越凹部外部的沟道结构128、栅极介电结构126和第三隔离材料122的上部表面。如图1J中所描绘，上部接触材料132可具有非平面下部竖直边界和基本平面的上部竖直边界。

上部接触材料132的第一部分132A可基本覆盖介电填充结构130的凹进上部表面131和沟道结构128的内侧表面的上部部分。上部接触材料132的第一部分132A可形成为与介电填充结构130的凹进上部表面131直接竖直相邻(例如，竖直地位于其上)，且与沟道结构128的内侧表面的上部部分直接水平相邻(例如，水平地位于其上)。另外，上部接触材料132的第二部分132B可基本覆盖沟道结构128、栅极介电结构126和第三隔离材料122的上部表面。上部接触材料132的第二部分132B可形成为与沟道结构128、栅极介电结构126和第三隔离材料122的上部表面直接竖直相邻(例如，竖直地位于其上)。

如图1J中所展示，上部接触材料132的第一部分132A可形成为具有与通过选择性地去除介电填充结构130的上部部分而形成的凹部基本相同的竖直高度H₅。另外，上部接触材料132的第二部分132B可具有期望的竖直高度H₆。借助于非限制性实例，上部接触材料132的第二部分132B的竖直高度H6可在约5nm至约50nm的范围内。

上部接触材料132(包含其第一部分132A和第二部分132B)可由至少一种氧化物半导电材料形成并且包含所述至少一种氧化物半导电材料。例如，上部接触材料132可由以下各者中的一或多个形成并且包含所述以下各者中的一或多个：Zn_xSn_yO、In_xZn_yO、Zn_xO、In_xGa_yZn_zO、In_xGa_ySi_zO、In_xW_yO、In_xO、Sn_xO、Ti_xO、Zn_xON_z、Mg_xZn_yO、Zr_xIn_yZn_zO、Hf_xIn_yZn_zO、Sn_xIn_yZn_zO、Al_xSn_yIn_zZn_aO、Si_xIn_yZn_zO、Al_xZn_ySn_zO、Ga_xZn_ySn_zO、Zr_xZn_ySn_zO，以及其它类似材料。包含以上“x”、“y”、“z”和“a”中的至少一个的化学式(例如，Zn_xSn_yO、In_xZn_yO、In_xGa_yZn_zO、In_xW_yO、In_xGa_ySi_zO、Al_xSn_yIn_zZn_aO)表示在其整个一或多个区中，含有一种元素的“x”个原子、另一元素(如果存在)的“y”个原子、额外元素(如果存在)的“z”个原子和另一元素(如果存在)的“d”个原子针对氧(O)的每一个原子的平均比的复合材料。由于化学式表示相对原子比而非严格的化学结构，因此上部接触材料132可包括一或多种化学计量化合物和/或一或多种非化学计量化合物，且“x”、“y”、“z”和“a”的值可为整数或可为非整数。在一些实施例中，上部接触材料132由In_xGa_yZn_zO和In_xO(例如，氧化铟(III)，In₂O₃)中的一或多个形成并且包含所述一或多个。

上部接触材料132的氧化物半导电材料可形成为具有与沟道结构128的氧化物半导电材料不同(例如，较大、较小)原子浓度的一或多种元素(例如，一或多种金属、氧)。借助于非限制性实例，上部接触材料132可形成为具有相对于沟道结构128的增加的一或多种金属(例如，In、Sn、Zn、Ga、Mg、Ti、Al和Zr中的一或多个)和/或类金属(例如，Si)的原子浓度以及减小的氧原子浓度。换句话说，上部接触材料132可形成为相比于沟道结构128富含金属且少氧。在一些实施例中，例如其中沟道结构128形成为包括含In的氧化物半导体材料的实施例，上部接触材料132可形成为包含相比于沟道结构128而言增加的In原子浓度和/或减小的氧原子浓度。

上部接触材料132的材料组成可与下部接触结构110的材料组成(并且从而与下部接触材料108(图1C)的材料组成)基本相同，或者上部接触材料132的材料组成可与下部接触结构110的材料组成(并且从而与下部接触材料108(图1C)的材料组成)不同。在一些实施例中，上部接触材料132的材料组成与下部接触结构110的材料组成基本相同。

上部接触材料132可为基本均匀的，或者上部接触材料132可为非均匀的。如果上部接触材料132为非均匀的，那么包含于上部接触材料132中的一或多种元素的量可逐步地发生变化(例如，突然改变)，或者可在上部接触材料132的整个不同区中连续地发生变化(例如，逐渐改变，如线性地、呈抛物线地改变)。在一些实施例中，上部接触材料132为基本均匀的。在额外实施例中，上部接触材料132为非均匀的。与上部接触材料132的相对竖直较低区相比，上部接触材料132的相对竖直较高(例如，在Z方向上)区可例如为相对富含金属(例如，富含In)且少氧的。在一些实施例中，上部接触材料132在其所有不同竖直区中包含基本相同的元素，但上部接触材料132的至少一个相对竖直较高区包含与上部接触材料132的至少一个相对竖直较低区不同的一或多种元素的原子浓度。借助于非限制性实例，上部接触材料132可包括非均匀形式的In_xGa_yZn_zO，使得上部接触材料132的每一竖直区包含In、Ga、Zn和O，但至少一个相对竖直较高区中的In、Ga、Zn和O(例如，In和/或O)中的一或多个的原子浓度不同于(例如，In相对较高和/或O相对较低)至少一个相对竖直较低区中的In、Ga、Zn和O(例如，In和/或O)中的一或多个的原子浓度。在额外实施例中，上部接触材料132在其不同竖直区中的至少一个中包含与在其不同竖直区中的至少一个其它者中不同的元素。上部接触材料132可例如包括具有两个或更多个(例如，两个、三个、多于三个)不同氧化物半导体材料的堆叠(例如，层压)。在一些此类实施例中，相比于定位在上部接触材料132内相对竖直较低处的第二氧化物半导体材料，定位在上部接触材料132内相对竖直较高处(例如，在Z方向上)的第一氧化物半导体材料可为富含金属的(例如，富含In)和/或少氧的。

仍参考图1J，上部导电材料134可形成于上部接触材料132的上部表面之上或上方。上部导电材料134可由至少一种导电材料形成并且包含所述至少一种导电材料，例如以下各者中的一或多种：至少一种金属(例如，W、Ti、Mo、Nb、V、Hf、Ta、Cr、Zr、Fe、Ru、Os、Co、Rh、Ir、Ni、Pa、Pt、Cu、Ag、Au、Al)；至少一种合金(例如，Co基合金、Fe基合金、Ni基合金、Fe和Ni基合金、Co和Ni基合金、Fe和Co基合金、Co和Ni和Fe基合金、Al基合金、Cu基合金、镁(Mg)基合金、Ti基合金、钢、低碳钢、不锈钢)；至少一种经导电掺杂的半导体材料(例如，经导电掺杂的多晶硅、经导电掺杂的Ge、经导电掺杂的SiGe)；以及至少一种含导电金属的材料(例如，导电金属氮化物、导电金属硅化物、导电金属碳化物、导电金属氧化物)。上部导电材料134的材料组成可与下部导电结构104的材料组成基本相同，或者上部导电材料134的材料组成可不同于下部导电结构104的材料组成。在一些实施例中，上部导电材料134由W形成并且包含W。

上部导电材料134可为基本均匀的，或者上部导电材料134可为非均匀的。如果上部导电材料134为非均匀的，那么包含于上部导电材料134中的一或多种元素的量可逐步地发生变化(例如，突然改变)，或者可在上部导电材料134的整个不同部分中连续地发生变化(例如，逐渐改变，如线性地、呈抛物线地改变)。在一些实施例中，上部导电材料134为基本均匀的。在其它实施例中，上部导电材料134为非均匀的。上部导电材料134可例如由至少两种不同导电材料的堆叠(例如，层压)形成并且包含所述堆叠。

介电填充结构130可竖直地凹进，并且可使用在本文中未进行详细描述的常规工艺来形成上部接触材料132和上部导电材料134。借助于非限制性实例，可通过在先前参考图1I描述的处理阶段之后用被配制成选择性地去除介电填充结构130的暴露部分而基本不去除沟道结构128、栅极介电结构126和第三隔离材料122的暴露部分的至少一种蚀刻剂(例如，至少一种湿式蚀刻剂)处理(例如，通过旋转涂布工艺、喷涂工艺、浸渍涂布工艺、蒸气涂布工艺和浸泡工艺)微电子装置结构100来选择性地去除介电填充结构130的上部部分。此后，可通过一或多种常规沉积工艺(例如，ALD、CVD和PVD中的一或多种)来形成上部接触材料132和导电材料。

接下来参考图1K，可去除上部接触材料132和上部导电材料134的区段(例如，区、部分)以分别形成上部接触结构136和上部导电结构138。上部接触结构136可分别包含与上部接触材料132的第一部分132A相对应的第一部分136A，以及与在材料去除工艺之后剩余的上部接触材料132的第二部分132B的额外区段相对应的第二部分136B。上部接触结构136的第二部分136B可与上部接触结构136的第一部分136A成一体式且连续的。另外，上部导电结构138接触(例如，物理接触、电接触)上部接触结构136，且对应于在材料去除工艺之后剩余的上部导电材料134的额外区段。

如图1K中所展示，上部接触结构136的第一部分136A可定位成与介电填充结构130的凹进上部表面131直接竖直相邻(例如，竖直地位于其上)，且与沟道结构128的内侧表面的上部部分直接水平相邻(例如，水平地位于其上)。另外，上部接触结构136的第二部分136B可覆盖(例如，基本覆盖)且接触(例如，物理接触、电接触)至少沟道结构128的上部表面。上部接触结构136的第二部分136B可形成为具有期望的水平尺寸(例如，在X方向上和在Y方向上)。如图1K中所展示，在一些实施例中，上部接触结构136的第二部分136B覆盖且物理接触沟道结构128和栅极介电结构126的上部表面。在额外实施例中，上部接触结构136的第二部分136B覆盖且物理接触沟道结构128和栅极介电结构126的上部表面，以及第三隔离材料122的上部表面的部分。

每一上部接触结构136的第一部分136A可相对于不包含第一部分136A的常规上部接触结构配置(例如，其中上部接触结构呈现仅接触沟道结构的上部表面的基本平面下部表面的常规配置)而增强与沟道结构128中的一者接触的上部接触结构136的表面区域。上部接触结构136的相对增强的接触表面区域可改进包含上部接触结构136的装置(例如，晶体管)相对于不包含上部接触结构136的常规装置(例如，常规晶体管)配置的电接通状态特性。

继续参考图1K，微电子装置结构100的栅极结构120、栅极介电结构126、沟道结构128、介电填充结构130、下部接触结构110和上部接触结构136(包含其第一部分136A和第二部分136B)可形成多个竖直晶体管140(例如，竖直薄膜晶体管(TFT))。竖直晶体管140可例如用作用于包含微电子装置结构100的微电子装置的驱动器晶体管(例如，串驱动器晶体管)，如进一步详细描述。竖直晶体管140中的每一个可分别包含下部接触结构110、至少一个栅极结构120、栅极介电结构126、沟道结构128、介电填充结构130和上部接触结构136。如先前参考图1F所描述，取决于栅极结构120的配置，竖直晶体管140可各自分别具有“双栅极”设计、“单栅极”设计、“三栅极”设计或“全包覆式栅极”设计。

仍参考图1K，上部导电结构138可形成为具有期望的几何配置(例如，形状、尺寸)。上部导电结构138的几何配置至少部分地取决于上部导电结构138的期望功能。在一些实施例中，上部导电结构138用作用于包含竖直晶体管140的控制逻辑装置(例如，串驱动器)的控制逻辑电路系统(例如，互补金属氧化物半导体(CMOS)电路系统)的导电路由结构(例如，金属化层级结构)。

可使用在本文中未进行详细描述的常规工艺(例如，常规光刻图案化工艺、常规蚀刻工艺)和常规处理设备而分别由上部接触材料132(图1J)和上部导电材料134(图1J)形成上部接触结构136和。

因此，根据本公开的实施例，一种形成微电子装置的方法包括在竖直地延伸穿过第一隔离材料的导电结构上形成包括第一氧化物半导电材料的下部接触结构。在所述第一隔离材料和所述下部接触结构上形成第二隔离材料。在所述第二隔离材料上形成栅极结构。沟道结构形成为与所述栅极结构水平相邻且竖直地延伸穿过所述第二隔离材料到达所述下部接触结构。所述沟道结构包括第二氧化物半导电材料。介电结构形成为与所述沟道结构水平相邻且具有相对于所述沟道结构的上部表面竖直凹进的上部表面。在所述沟道结构和所述介电结构上形成包括第三氧化物半导电材料的上部接触结构。

此外，根据本公开的额外实施例，一种晶体管包括下部接触结构、沟道结构、介电填充结构和上部接触结构。所述下部接触结构包括第一氧化物半导电材料。所述沟道结构与所述下部接触结构物理接触并且包括第二氧化物半导电材料，所述第二氧化物半导电材料中的一或多个金属的原子浓度比所述第一氧化物半导电材料中的所述一或多个金属的原子浓度小。所述介电填充结构与所述沟道结构的内侧表面物理接触且具有相对于所述沟道结构的上部表面竖直凹进的上部表面。所述上部接触结构包括第三氧化物半导电材料，所述第三氧化物半导电材料中的所述一或多个金属的原子浓度比所述沟道结构中的所述一或多个金属的所述原子浓度相对较大。所述上部接触结构包括与所述介电填充结构的所述上部表面和所述沟道结构的所述内侧表面物理接触的第一部分，以及与所述沟道结构的所述上部表面物理接触的第二部分。

根据本公开的实施例的微电子装置结构(例如，在先前参考图1K描述的处理阶段之后的微电子装置结构100)可包含于本公开的微电子装置(例如，存储器装置，如3D NAND快闪存储器装置)中。例如，图2示出包含微电子装置结构200的微电子装置201的简化局部横截面视图。微电子装置结构200可基本类似于在先前参考图1K描述的处理阶段之后的微电子装置结构100。贯穿图2和下文的相关联描述，与先前参考图1A至1K中的一或多个描述的微电子装置结构100的特征在功能上类似的特征(例如，结构、材料、区)由类似附图标号递增100来指代。为了避免重复，并非图2中展示的所有特征都在本文中进行了详细描述。确切地说，除非下文另外描述，否则在图2中，由先前参考图1A至1K中的一或多个描述的特征的附图标号递增100的附图标号表示的特征将理解为基本类似于先前描述的特征且以与所述先前描述的特征基本相同的方式来形成。

如图2中所展示，微电子装置201的微电子装置结构200(包含先前参考图1A至1K中的一或多个描述的其组件)可竖直上覆于(例如，在Z方向上)微电子装置201的堆叠结构242且与之操作性地相关联。堆叠结构242包含布置成层248的导电结构244(例如，存取线板、字线板)和绝缘结构246的竖直交替(例如，在Z方向上)序列。此外，如图2中所展示，堆叠结构242包含存储器阵列区242A，以及与存储器阵列区242A水平相邻(例如，在X方向上)的阶梯区242B。如下文进一步详细描述，微电子装置201进一步包含堆叠结构242的不同区(例如，存储器阵列区242A和阶梯区242B)的水平边界内的额外组件(例如，特征、结构、装置)。

微电子装置201的堆叠结构242的层248可各自分别包含与绝缘结构246中的至少一者竖直相邻的导电结构244中的至少一者。堆叠结构242可包含期望数量的层248。例如，堆叠结构242可包含导电结构244和绝缘结构246的大于或等于八(8)个的层248、大于或等于十六(16)个的层248、大于或等于三十二(32)个的层248、大于或等于六十四(64)个的层248、大于或等于一百二十八(128)个的层248，或者大于或等于二百五十六(256)个的层248。

堆叠结构242的层248的导电结构244可由至少一种导电材料形成并且包含所述至少一种导电材料，例如以下各者中的一或多种：至少一种金属(例如，W、Ti、Mo、Nb、V、Hf、Ta、Cr、Zr、Fe、Ru、Os、Co、Rh、Ir、Ni、Pa、Pt、Cu、Ag、Au、Al)；至少一种合金(例如，Co基合金、Fe基合金、Ni基合金、Fe和Ni基合金、Co和Ni基合金、Fe和Co基合金、Co和Ni和Fe基合金、Al基合金、Cu基合金、镁(Mg)基合金、Ti基合金、钢、低碳钢、不锈钢)；至少一种经导电掺杂的半导体材料(例如，经导电掺杂的多晶硅、经导电掺杂的Ge、经导电掺杂的SiGe)；以及至少一种含导电金属的材料(例如，导电金属氮化物、导电金属硅化物、导电金属碳化物、导电金属氧化物)。在一些实施例中，导电结构244由金属材料(例如，金属，如W；合金)形成并且包含所述金属材料。在额外实施例中，导电结构244由经导电掺杂的多晶硅形成并且包含所述多晶硅。导电结构244中的每一个可分别为基本均匀的，或者导电结构244中的一或多个可分别为基本非均匀的。在一些实施例中，堆叠结构242的导电结构244中的每一个为基本均匀的。在额外实施例中，堆叠结构242的导电结构244中的至少一个(例如，每一个)为非均匀的。个别导电结构244可例如由至少两种不同导电材料的堆叠形成并且包含所述堆叠。堆叠结构242的层248中的每一个的导电结构244可各自为基本平面的，且可各自呈现期望的厚度。

堆叠结构242的层248的绝缘结构246可由至少一种介电材料形成并且包含所述至少一种介电材料，例如以下各者中的一或多个：至少一种介电氧化物材料(例如，SiO_x、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅玻璃、氟硅酸盐玻璃、AlO_x、HfO_x、NbO_x、TiO_x、ZrO_x、TaO_x和MgO_x中的一或多种)、至少一种介电氮化物材料(例如，SiN_y)、至少一种介电氮氧化物材料(例如，SiO_xN_y)，以及至少一种介电碳氧氮化物材料(例如，SiO_xC_zN_y)。在一些实施例中，绝缘结构246由SiO₂形成并且包含SiO₂。绝缘结构246中的每一个可分别为基本均匀的，或者绝缘结构246中的一或多个可分别为基本非均匀的。在一些实施例中，堆叠结构242的绝缘结构246中的每一个为基本均匀的。在额外实施例中，堆叠结构242的绝缘结构246中的至少一个(例如，每一个)为非均匀的。个别绝缘结构246可例如由至少两种不同介电材料的堆叠形成并且包含所述堆叠。堆叠结构242的层248中的每一个的绝缘结构246可各自为基本平面的，且可各自分别呈现期望的厚度。

堆叠结构242的至少一个下部导电结构244可用作微电子装置201的至少一个下部选择栅极(例如，至少一个源极侧选择栅极(SGS))。在一些实施例中，堆叠结构242的竖直最下部层248的单个(例如，仅一个)导电结构244用作微电子装置201的下部选择栅极(例如，SGS)。另外，堆叠结构242的上部导电结构244可用作微电子装置201的上部选择栅极(例如，漏极侧选择栅极(SGD))。在一些实施例中，堆叠结构242的竖直最上部层248的水平相邻(例如，在Y方向上)导电结构244用作微电子装置201的上部选择栅极(例如，SGD)。

仍参考图2，在堆叠结构242的存储器阵列区242A的水平边界内(例如，在X方向和Y方向上)，微电子装置201可包含竖直地延伸穿过堆叠结构242的柱结构254。柱结构254中的每一个可包含半导电柱(例如，多晶硅柱、硅锗柱)，其至少部分地被一或多个电荷存储结构(例如，电荷收集结构，如包括氧化物-氮化物-氧化物(“ONO”)材料的电荷收集结构；浮动栅极结构)包围。堆叠结构242的层248的柱结构254和导电结构244的相交部可限定在堆叠结构242的存储器阵列区242A内彼此串联耦合的竖直延伸的存储器单元串256。在一些实施例中，在堆叠结构242的每一层248内形成于导电结构244和柱结构254的相交部处的存储器单元256包括所谓的“MONOS”(金属-氧化物-氮化物-氧化物-半导体)存储器单元。在额外实施例中，存储器单元256包括所谓的“TANOS”(氮化钽-氧化铝-氮化物-氧化物-半导体)存储器单元，或所谓的“BETANOS”(带/势垒工程化TANOS)存储器单元，其中的每一个是MONOS存储器单元的子集。在其它实施例中，存储器单元256包括所谓的“浮动栅极”存储器单元，其包含浮动栅极(例如，金属浮动栅极)作为电荷存储结构。浮动栅极可水平介于堆叠结构242的不同层248的柱结构254和导电结构244的中心结构之间。微电子装置201可包含堆叠结构242的存储器阵列区242A内的柱结构254的任何期望数量和分布。

微电子装置201可进一步包含竖直地上覆于堆叠结构242的数字线262(例如，数据线、位线)和竖直地位于堆叠结构242之下的至少一个源极结构260(例如，源极线、源极板)。柱结构254可在数字线262与源极结构260之间竖直地延伸。数字线262和源极结构260可各自分别由至少一种导电材料形成并且包含所述至少一种导电材料，例如以下各者中的一或多种：至少一种金属(例如，W、Ti、Mo、Nb、V、Hf、Ta、Cr、Zr、Fe、Ru、Os、Co、Rh、Ir、Ni、Pa、Pt、Cu、Ag、Au、Al)；至少一种合金(例如，Co基合金、Fe基合金、Ni基合金、Fe和Ni基合金、Co和Ni基合金、Fe和Co基合金、Co和Ni和Fe基合金、Al基合金、Cu基合金、镁(Mg)基合金、Ti基合金、钢、低碳钢、不锈钢)；至少一种经导电掺杂的半导体材料(例如，经导电掺杂的多晶硅、经导电掺杂的Ge、经导电掺杂的SiGe)；以及至少一种含导电金属的材料(例如，导电金属氮化物、导电金属硅化物、导电金属碳化物、导电金属氧化物)。

继续参考图2，在堆叠结构242的阶梯区242B的水平边界内，堆叠结构242可包含至少一个阶梯结构250。阶梯结构250包含至少部分地由层248的水平末端(例如，在X方向上)限定的台阶252。阶梯结构250的台阶252可充当接触区以将堆叠结构242的层248的导电结构244电耦合到微电子装置201的其它组件(例如，特征、结构、装置)，如下文进一步详细描述。阶梯结构250可包含期望数量的台阶252。此外，如图2中所展示，在一些实施例中，阶梯结构250中的每一个的台阶252按次序布置，使得彼此直接水平相邻(例如，在X方向上)的台阶252对应于彼此直接竖直相邻(例如，在Z方向上)的堆叠结构242的层248。在额外实施例中，阶梯结构250的台阶252无序布置，使得彼此直接水平相邻(例如，在X方向上)的阶梯结构250的至少一些台阶252对应于非彼此直接竖直相邻(例如，在Z方向上)的堆叠结构242的层248。

仍参考图2，微电子装置201可进一步包含下部导电结构204，所述下部导电结构物理地且电接触堆叠结构242的阶梯结构250的台阶252中的至少一些(例如，每一个)以提供对堆叠结构242的导电结构244的电存取。下部导电结构204可在阶梯结构250的台阶252处耦合到堆叠结构242的层248的导电结构244。下部导电结构204可对应于本文中先前参考图1A描述的下部导电结构104。如图2中所展示，下部导电结构204可在阶梯结构250的台阶252处与导电结构244物理接触且从其向上竖直延伸(例如，在正Z方向上)到竖直晶体管240的下部接触结构210(其中，包含其中特征的竖直晶体管240对应于先前参考图1K描述的竖直晶体管140)。

微电子装置201可进一步包含堆叠结构242之上或上方的第一隔离材料202、第一隔离材料202之上或上方的第二隔离材料212，以及第二隔离材料212之上或上方的第三隔离材料222。第一隔离材料202、第二隔离材料212和第三隔离材料222可分别对应于先前参考图1A至1K描述的第一隔离材料102、第二隔离材料112和第三隔离材料122。如图2中所展示，第一隔离材料202可竖直插入(例如，在Z方向上)在堆叠结构242与第二隔离材料212之间。第一隔离材料202可基本覆盖堆叠结构242的阶梯区242B内的阶梯结构250，且可基本包围阶梯结构250的台阶252上的下部导电结构204的侧表面(例如，侧壁)。第一隔离材料202可呈现基本平面的上部竖直边界，以及与其下的至少堆叠结构242(包含其阶梯结构250)的表面形状互补的基本非平面的下部竖直边界。

如图2中所展示，竖直晶体管240(包含其下部接触结构210、栅极结构220、栅极介电结构226、沟道结构228、介电填充结构230和上部接触结构236)可竖直位于(例如，在Z方向上)堆叠结构242的阶梯区242B的水平边界(例如，在X方向和Y方向上)上方且至少部分地(例如，基本)在所述水平边界内。竖直晶体管240和上部导电结构238可例如用作用于微电子装置201的驱动器组合件(例如，串驱动器组合件)的部分。如下文进一步详细描述，竖直晶体管240可例如用作用于微电子装置201的驱动器晶体管(例如，串驱动器晶体管)。竖直晶体管240可借助于下部导电结构204而电耦合到堆叠结构242的导电结构244。

尽管图2将微电子装置201的竖直晶体管240描绘为位于微电子装置201的堆叠结构242的阶梯区242B的水平边界内(例如，在X方向上、在Y方向上)，但竖直晶体管240的一或多个部分可位于微电子装置201的堆叠结构242的阶梯区242B的水平边界外部。例如，竖直晶体管240中的一或多个(例如，全部、不到全部)可位于堆叠结构242的阶梯区242B的水平边界外部。在此类实施例中，可相对于图2中所描绘的几何配置而对连接(例如，物理连接、电连接)到竖直晶体管240中的一或多个的下部导电结构204和上部导电结构238中的一或多个的几何配置进行修改，以促进一或多个竖直晶体管240与堆叠结构242的导电结构244中的一或多个之间的电连接。

因此，根据本公开的实施例，一种微电子装置包括第一导电结构、第一接触结构、沟道结构、第二接触结构、第二导电结构、导电栅极结构、栅极和介电结构。所述第一导电结构竖直地延伸穿过第一隔离材料。所述第一接触结构在所述第一导电结构上。所述第一接触结构中的每一个包括氧化物半导电材料。所述沟道结构在所述第一接触结构上且竖直地延伸穿过所述第一隔离材料上的第二隔离材料以及所述第二隔离材料上的第三隔离材料。所述沟道结构中的每一个包括额外氧化物半导电材料，与所述氧化物半导电材料中的金属浓度和氧浓度相比，所述额外氧化物半导电材料具有相对较小的金属浓度和相对较大的氧浓度。所述第二接触结构在所述沟道结构上。所述第二接触结构各自包括所述氧化物半导电材料。所述第二导电结构在所述第二接触结构上。所述导电栅极结构在所述第二隔离材料上且与所述沟道结构水平相邻。所述栅极介电结构水平地插入在所述沟道结构与所述导电栅极结构之间。

此外，根据本公开的额外实施例，一种存储器装置包括堆叠结构、阶梯结构、导电柱结构、串驱动器晶体管和存储器单元串。所述堆叠结构包括布置成层的导电结构和绝缘结构的竖直交替序列。所述阶梯结构在所述堆叠结构内且具有包括所述层的边缘的台阶。所述导电结构在所述阶梯结构的所述台阶上。所述串驱动器晶体管竖直地覆盖所述阶梯结构。所述串驱动器晶体管中的每一个包括第一接触结构、沟道结构、第二接触结构、栅极介电结构和栅极电极。所述第一接触结构在所述导电结构中的一个上并且包括第一含铟氧化物半导电材料。所述沟道结构在所述第一接触结构上并且包括相比于所述第一含铟氧化物半导电材料少铟的第二含铟氧化物半导电材料。所述第二接触结构在所述沟道结构上并且包括相比于所述第二含铟氧化物半导电材料富含铟的第三含铟氧化物半导电材料。所述栅极介电结构与所述沟道结构的外侧壁水平相邻。所述栅极电极与所述栅极介电结构的外侧壁水平相邻。所述存储器单元串竖直地延伸穿过所述堆叠结构。

根据本公开的实施例的微电子装置结构(例如，先前参考图1K描述的微电子装置结构100)和微电子装置(例如，先前参考图2描述的微电子装置201)可在本公开的电子系统的实施例中使用。例如，图3是根据本公开的实施例的例示性电子系统300的框图。电子系统300可包括例如计算机或计算机硬件组件、服务器或其它联网硬件组件、蜂窝式电话、数码相机、个人数字助理(PDA)、便携式媒体(例如，音乐)播放器、具有Wi-Fi或蜂窝功能的平板计算机(例如，或平板计算机)、电子书、导航装置等。电子系统300包含至少一个存储器装置302。存储器装置302可包括例如本文中先前描述的微电子装置结构(例如，先前参考图1K描述的微电子装置结构100)和微电子装置(例如，先前参考图2描述的微电子装置201)中的一或多个的实施例。电子系统300可进一步包含至少一个电子信号处理器装置304(通常被称作“微处理器”)。电子信号处理器装置304可任选地包含微电子装置结构(例如，先前参考图1K描述的微电子装置结构100)和微电子装置(例如，先前参考图2描述的微电子装置201)中的一或多个的实施例。尽管存储器装置302和电子信号处理器装置304描绘为图3中的两(2)个单独装置，但在额外实施例中，具有存储器装置302和电子信号处理器装置304的功能性的单个(例如，仅一个)存储器/处理器装置包含在电子系统300中。在此类实施例中，存储器/处理器装置可包含本文中先前描述的微电子装置结构(例如，先前参考图1K描述的微电子装置结构100)和微电子装置(例如，先前参考图2描述的微电子装置201)中的一或多个。电子系统300可进一步包含用于由用户将信息输入到电子系统300中的一或多个输入装置306，例如鼠标或其它定点装置、键盘、触控板、按钮或控制面板。电子系统300可进一步包含用于向用户输出信息(例如，视觉或音频输出)的一或多个输出装置308，例如监视器、显示器、打印机、音频输出插孔、扬声器等。在一些实施例中，输入装置306和输出装置308可包括单个触摸屏装置，其可用于向电子系统300输入信息以及向用户输出视觉信息。输入装置306和输出装置308可与存储器装置302和电子信号处理器装置304中的一或多个进行电通信。

因此，根据本公开的实施例，一种电子系统包括输入装置、输出装置、可操作地耦合到所述输入装置和所述输出装置的处理器装置，以及可操作地耦合到所述处理器装置的存储器装置。所述存储器装置包括堆叠结构、存储器单元串、导电柱结构和晶体管。所述堆叠结构具有包括导电结构和与所述导电结构竖直相邻的绝缘结构的层。所述堆叠结构包括：阶梯区，其包括阶梯结构，所述阶梯结构具有包括所述层的水平末端的台阶；以及存储器阵列区，其与所述阶梯区水平相邻。所述存储器单元串在所述堆叠结构的所述存储器阵列区内。所述导电柱结构在所述阶梯结构的所述台阶上。所述晶体管竖直地覆盖所述堆叠结构的所述阶梯区的水平边界且在所述水平边界内。所述晶体管中的每一个包括下部接触结构、沟道结构、介电结构、上部接触结构、栅极介电结构和栅极电极。所述下部接触结构电耦合到所述导电柱结构中的一个且包括铟和氧。所述沟道结构在所述下部接触结构上且包括比所述下部接触结构少的铟和比之多的氧。所述介电结构与所述沟道结构的侧壁直接相邻且具有相对于所述沟道结构凹进的上部表面。所述上部接触结构在所述沟道结构和所述介电结构上且包括相比于所述沟道结构更多的铟和更少的氧。所述栅极介电结构与所述沟道结构的额外侧壁直接相邻。所述栅极电极与所述栅极介电结构的侧壁直接相邻。

相比于常规结构、常规装置和常规系统，本公开的结构、装置和系统有利地促进组件的改进的简单性、更大的封装密度和增强的小型化中的一或多个。本公开的方法和结构有助于形成相比于常规装置(例如，常规晶体管、常规微电子装置、常规存储器装置)和常规系统(例如，常规电子系统)具有以下各者中的一或多者的装置(例如，晶体管、微电子装置、存储器装置)和系统(例如，电子系统)：增强的性能、改进的接通状态电流特性、更多组件、更少组件拥塞、更小水平尺寸、增加的效率、增强的可靠性和增强的耐久性。

非限制性实例实施例可包含：

实施例1：一种晶体管，其包括：下部接触结构，其包括第一氧化物半导电材料；沟道结构，其与所述下部接触结构物理接触并且包括第二氧化物半导电材料，所述第二氧化物半导电材料中的一或多个金属的原子浓度比所述第一氧化物半导电材料中的所述一或多个金属的原子浓度小；介电填充结构，其与所述沟道结构的内侧表面物理接触且具有相对于所述沟道结构的上部表面竖直凹进的上部表面；以及上部接触结构，其包括第三氧化物半导电材料，所述第三氧化物半导电材料中的所述一或多个金属的原子浓度比所述沟道结构中的所述一或多个金属的所述原子浓度大，所述上部接触结构包括：第一部分，其与所述介电填充结构的所述上部表面和所述沟道结构的所述内侧表面物理接触；以及第二部分，其与所述沟道结构的所述上部表面物理接触。

实施例2：根据实施例1所述的晶体管，其进一步包括：栅极介电结构，其与所述沟道结构的外侧表面物理接触；以及至少一个栅极电极，其与所述栅极介电结构的至少一个外侧表面物理接触。

实施例3：根据实施例1和2中任一项所述的晶体管，其中：所述第一氧化物半导电材料包括第一原子浓度的铟；所述第二氧化物半导电材料包括小于所述第一原子浓度的铟的第二原子浓度的铟；并且所述第三氧化物半导电材料包括大于所述第二原子浓度的铟的第三原子浓度的铟。

实施例4：根据实施例3所述的晶体管，其中所述第一氧化物半导电材料、所述第二氧化物半导电材料和第三氧化物半导电材料各自包括氧化铟镓锌。

实施例5：根据实施例3所述的晶体管，其中：所述第一氧化物半导电材料包括氧化铟；所述第二氧化物半导电材料包括氧化铟镓锌；并且所述第三氧化物半导电材料包括额外氧化铟。

实施例6：根据实施例3所述的晶体管，其中所述第一原子浓度的铟基本上等于所述第三原子浓度的铟。

实施例7：根据实施例3所述的晶体管，其中所述下部接触结构和所述上部接触结构各自因所述一或多个金属的量在所述下部接触结构和所述上部接触结构内沿延伸远离所述沟道结构的方向增加而为非均匀的。

实施例8：根据实施例3所述的晶体管，其中所述下部接触结构和所述上部接触结构各自为基本均匀的。

实施例9：根据实施例3所述的晶体管，其中所述上部接触结构的所述第一部分从所述上部接触结构的所述第二部分竖直地延伸并且与之成一体式且连续的。

实施例10：一种微电子装置，其包括：第一导电结构，其竖直地延伸穿过第一隔离材料；第一接触结构，其在所述第一导电结构上，所述第一接触结构各自包括氧化物半导电材料；沟道结构，其在所述第一接触结构上且竖直地延伸穿过所述第一隔离材料上的第二隔离材料以及所述第二隔离材料上的第三隔离材料，所述沟道结构中的每一个包括额外氧化物半导电材料，与所述氧化物半导电材料中的金属浓度和氧浓度相比，所述额外氧化物半导电材料具有相对较小的金属浓度和相对较大的氧浓度；第二接触结构，其在所述沟道结构上，所述第二接触结构各自包括所述氧化物半导电材料；第二导电结构，其在所述第二接触结构上；导电栅极结构，其在所述第二隔离材料上且与所述沟道结构水平相邻；以及栅极介电结构，其水平地插入在所述沟道结构与所述导电栅极结构之间。

实施例11：根据实施例10所述的微电子装置，其进一步包括与所述沟道结构直接水平相邻且具有相对于所述沟道结构凹进的上部表面的介电结构，所述第二接触结构与所述介电结构和所述沟道结构物理接触。

实施例12：根据实施例11所述的微电子装置，其中对于所述沟道结构中的每一个，所述介电结构中的一个水平地插入在所述沟道结构的不同部分之间。

实施例13：根据实施例11所述的微电子装置，其中所述第二接触结构包括：下部部分，其在所述介电结构的上部表面上且与所述沟道结构的侧表面物理接触；以及上部部分，其与所述下部部分成一体式且连续的，并且其在所述沟道结构的上部表面上。

实施例14：根据实施例10至13中任一项所述的微电子装置，其中所述第二隔离材料具有与所述第一隔离材料和所述第三隔离材料不同的材料组成。

实施例15：根据实施例10至14中任一项所述的微电子装置，其中所述第一接触结构、所述沟道结构和所述第二接触结构各自包括铟，相比于所述沟道结构，所述第一接触结构和所述第二接触结构富含铟。

实施例16：一种形成微电子装置的方法，其包括：在竖直地延伸穿过第一隔离材料的导电结构上形成包括第一氧化物半导电材料的下部接触结构；在所述第一隔离材料和所述下部接触结构上形成第二隔离材料；在所述第二隔离材料上形成栅极结构；形成与所述栅极结构水平相邻且竖直地延伸穿过所述第二隔离材料到达所述下部接触结构的沟道结构，所述沟道结构包括第二氧化物半导电材料；形成与所述沟道结构水平相邻的介电结构，所述介电结构具有相对于所述沟道结构的上部表面竖直凹进的上部表面；以及在所述沟道结构和所述介电结构上形成包括第三氧化物半导电材料的上部接触结构。

实施例17：根据实施例16所述的方法，其中形成栅极结构包括：在所述第二隔离材料上形成牺牲材料；将所述牺牲材料图案化以形成至少部分地在所述下部接触结构的水平边界内的牺牲结构；以及形成所述栅极结构以与所述牺牲结构水平相邻。

实施例18：根据实施例17所述的方法，其中形成沟道结构包括：在所述第二隔离材料上形成水平地包围所述栅极结构和所述牺牲结构的第三隔离材料；选择性地去除所述牺牲结构和竖直位于其下的所述第二隔离材料的部分以形成开口，所述开口与所述栅极结构水平相邻且竖直地延伸穿过所述第三隔离材料和所述第二隔离材料到达所述下部接触结构的上部表面；以及在所述开口内且在所述下部接触结构的所述上部表面上形成所述沟道结构。

实施例19：根据实施例18所述的方法，其进一步包括在所述开口内形成栅极介电结构且将其水平地插入在所述栅极结构与所述沟道结构之间。

实施例20：根据实施例18和19所述的方法，其中形成介电结构包括：用介电材料填充所述开口的未被所述沟道结构占据的部分；以及选择性地去除所述介电材料的上部部分以形成与所述沟道结构的上部部分水平相邻的凹部。

实施例21：根据实施例20所述的方法，其中形成上部接触结构包括：形成所述第三氧化物半导电材料以填充所述凹部且覆盖所述沟道结构的上部表面和所述凹部外部的所述第三隔离材料；以及去除所述第三隔离材料上的所述第三氧化物半导电材料的部分。

实施例22：根据实施例16至21中任一项所述的方法，其中：形成所述沟道结构包括将所述沟道结构的所述第二氧化物半导电材料形成为相比于所述下部接触结构的所述第一氧化物半导电材料中的铟而少铟；并且形成上部接触结构包括将所述上部接触结构的所述第三氧化物半导电材料形成为相比于所述沟道结构的所述第二氧化物半导电材料中的铟而富含铟。

实施例23：一种存储器装置，其包括：堆叠结构，其包括布置成层的导电结构和绝缘结构的竖直交替序列；阶梯结构，其在所述堆叠结构内且具有包括所述层的边缘的台阶；导电柱结构，其在所述阶梯结构的所述台阶上；串驱动器晶体管，其竖直地覆盖所述阶梯结构，所述串驱动器晶体管中的每一个包括：第一接触结构，其在所述导电柱结构中的一个上并且包括第一含铟氧化物半导电材料；沟道结构，其在所述第一接触结构上并且包括相比于所述第一含铟氧化物半导电材料少铟的第二含铟氧化物半导电材料；第二接触结构，其在所述沟道结构上并且包括相比于所述第二含铟氧化物半导电材料富含铟的第三含铟氧化物半导电材料；栅极介电结构，其与所述沟道结构的外侧壁水平相邻；以及栅极电极，其与所述栅极介电结构的外侧壁水平相邻；以及存储器单元串，其竖直地延伸穿过所述堆叠结构。

实施例24：根据实施例23所述的存储器装置，其中所述串驱动器晶体管中的每一个进一步包括与所述沟道结构的内侧壁直接水平相邻的介电结构，所述介电结构具有相对于所述沟道结构的上部表面凹进且与所述第二接触结构直接竖直相邻的上部表面。

实施例25：一种电子系统，其包括：输入装置；输出装置；处理器装置，其可操作地耦合到所述输入装置和所述输出装置；以及存储器装置，其可操作地耦合到所述处理器装置且包括：堆叠结构，其具有包括导电结构和与所述导电结构竖直相邻的绝缘结构的层，所述堆叠结构包括：阶梯区，其包括阶梯结构，所述阶梯结构具有包括所述层的水平末端的台阶；以及存储器阵列区，其与所述阶梯区水平相邻；存储器单元串，其在所述堆叠结构的所述存储器阵列区内；导电柱结构，其在所述阶梯结构的所述台阶上；以及晶体管，其竖直地覆盖所述堆叠结构的所述阶梯区的水平边界且在所述水平边界内，所述晶体管各自包括：下部接触结构，其电耦合到所述导电柱结构中的一个且包括铟和氧；沟道结构，其在所述下部接触结构上且包括比所述下部接触结构少的铟和比之多的氧；介电结构，其与所述沟道结构的侧壁直接相邻且具有相对于所述沟道结构凹进的上部表面；上部接触结构，其在所述沟道结构和所述介电结构上且包括相比于所述沟道结构更多的铟和更少的氧；栅极介电结构，其与所述沟道结构的额外侧壁直接相邻；以及栅极电极，其与所述栅极介电结构的侧壁直接相邻。

虽然本公开易有各种修改和替代形式，但具体实施例已经在图式中借助于实例展示且已在本文中详细描述。然而，本公开不限于所公开的特定形式。实际上，本公开将会涵盖落入以下所附权利要求书的范围内的所有修改、等效物和替代方案以及其合法等效物。