具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。

本发明的一些实施例提出了一种液晶显示面板的驱动电路。该驱动电路包括驱动芯片、栅极驱动单元和多个多路复用单元，可令位于同一像素行中颜色相同的多个子像素在进行显示时具有不同的极性，从而可以缓解甚至解决前述的由于同一行相同颜色子像素极性一致而导致的对公共电极(VCOM)的耦合，进而可缓解由于公共电极和像素电极之间的压差改变而导致的串色问题。

具体地，参考图1、图2，该显示面板的像素结构包括多个阵列排布的像素单元100(如图中所示出的100A和100B)，像素单元100包括6个子像素，6个子像素排列成两个像素行以及三个像素列，第一像素列具有两个第一子像素1，第二像素列具有两个第二子像素2，第三像素列具有一个第三子像素3和一个第四子像素4，沿着像素行延伸的方向上相邻的两个像素单元中的第三像素列的第三子像素3和第四子像素4的排列顺序相反。即在像素行延伸的方向上，该像素结构中相邻的两个像素单元中第三列的子像素不同时为第三子像素3，也不同时为第四子像素4。每个像素列中的多个子像素均和同一个数据线11相连(如图中所示出的11A-11F)。该驱动电路包括第一极性数据总线和第二极性数据总线(图中未示出)，每个多路复用单元与一个数据总线相连，并将源极驱动信号输出至多个数据线上，每个数据线与一个像素列相连，位于同一行的多个第三子像素中的一部分与第一极性数据总线相连，另一部分和第二极性数据总线相连，同时位于同一行的多个第四子像素中的一部分与第一极性数据总线相连，另一部分和第二极性数据总线相连。为了方便理解，下面首先对该驱动电路可实现该有益效果的原理进行简单说明：

已知一种RGBW像素设，当第一子像素为红色，第二子像素为绿色时，如前所述，为了提高面板的透过率，将一半的B像素替换成W像素。如采用间隔一个像素列和同一个MUX(多路复用单元)相连，每个MUX的输出端连接三个数据线且相邻的两个MUX的源极驱动信号极性相反(一为正，另一个为负)的方案时，则可能会出现位于同一行颜色相同的子像素均为同一极性的情况。例如，采用第一个多路复用电路可向数据线11A、11C和11E提供正电性的源极驱动信号，第二个多路复用电路可向数据线11B、11D和11F提供负电性的源极驱动信号。此时对于第一子像素1而言，像素单元100A中的第一子像素1(与数据线11A相连)和第二像素单元100B中的第一子像素1(与数据线11D相连)的极性相反。对于第一像素行而言，像素单元100A中的第三子像素3(与数据线11C相连)虽然和与数据线11F相连的第四子像素4(像素单元100B的第一像素行)极性相反，但二者颜色不相同。因此当该像素结构以阵列方式进行排布时，和像素单元100B相邻的下一个像素单元在第一像素行的第三列子像素仍旧为电性为正的第三子像素。参考图7，也即是说，该种连接方式将导致位于同一像素行中的第三子像素的极性全部相同，位于同一行中的第四子像素的极性也完全相同。因此在显示第三子像素(B)或是第四子像素(W)的颜色的画面时，该像素行数据线对于公共电极(VCOM)的耦合作用将无法抵消。

根据本发明的实施例，通过对数据线的连接进行设计，令位于同一行的第三子像素和第四子像素均可具有两种不同的极性，从而可以在像素行的方向上消除数据线对公共电极的耦合作用。由此可防止在显示某一颜色的画面时，由于对公共电极的耦合作用而产生的串色不良。本领域技术人员能够理解的是，上述子像素的颜色不受特别限制，只要在某一像素列中，相邻的像素单元有两种颜色的子像素出现了互换即可。

例如，根据本发明的具体实施例，第一子像素可为红色，第二子像素为绿色，第三子像素为蓝色，第四子像素为白色。由此，可利用白色的第四子像素提高利用该像素结构的面板的透过率。具体地，参考图3，同一像素单元中的2个第一子像素的开口面积相等，2个第二子像素的开口面积相等。第一子像素、第二子像素的开口面积可一致，第三子像素的开口面积为第一子像素的开口面积的1.5-2.5倍，例如可以为2倍。第四子像素的开口面积和第一子像素的开口面积比例可以为0.3-0.6，例如可以为0.5。由此，可在提高利用该像素结构的显示面板的透过率的同时，维持该显示面板的PPI不下降。

需要特别说明的是，在本发明的实施例中，如无特殊说明，则子像素的“宽度”为该子像素在沿着像素行方向上的尺寸，“长度”为该子像素在沿着像素列方向上的尺寸。且如无特殊说明，术语“相等”、“相同”、“一致”等均应做广义理解，即二者的面积或是长度、宽度等尺寸无差别，而非严格相等，可具有本领域所允许的范围内的公差。

具体地，参考图3，适当增大第三子像素(即蓝色子像素)的面积可缓解由于引入了白色子像素而导致的画面发黄的问题。具体地，第三子像素和第四子像素的宽度可以一致，第三子像素的长度为第四子像素长度的2倍。并且，为了不额外增加像素单元的面积导致显示面板的PPI下降，可令第三子像素的宽度大于第一子像素的宽度，第三子像素的长度大于第一子像素的长度。也即是说，可以令第一、第二子像素略窄，令第三、第四子像素具有相同的宽度且较第一子像素的宽度大，从而在增大第三子像素开口面积的同时，维持该像素结构中像素单元的总面积保持不变。具体地，以下表1所示出的含6个子像素的像素单元为例，当6个子像素为排列为三列的2个R、2个G和2个B子像素(即未采用W子像素替换B子像素)时，6个子像素的大小可均为21μm×63μm。根据本发明实施例的RGBW像素单元(结构如图3中所示出的)中的B像素面积最大，从而可缓解引入了W像素导致的发黄现象。但通过对每个子像素的长度和宽度进行调节，该像素单元的子像素平均值与RGB像素单元的子像素平均值一致。因此，该像素结构不会导致PPI的降低。

表1

参考图1，驱动电路包括驱动芯片400、栅极驱动单元300和多路复用单元200。驱动芯片被配置为向栅极驱动单元提供栅极驱动信号，并向多路复用单元提供源极驱动信号。该驱动电路可具有多个数据总线，第一极性数据总线具有第一极性，如可以为正极；第二极性数据总线具有第二极性，如可以为负极。每个多路复用单元与一个数据总线相连，并将源极驱动信号输出至多个数据线上，每个数据线与一个像素列相连。位于同一行的多个第三子像素中的一部分与第一极性数据总线相连，另一部分和第二极性数据总线相连；位于同一行的多个第四子像素中的一部分与第一极性数据总线相连，另一部分和第二极性数据总线相连。类似地，位于同一行的多个第一子像素也具有第一和第二两种极性，位于同一行的多个第二子像素也具有第一和第二两种极性。由此，可令每一像素行中颜色相同的子像素均具有相反的极性，从而可以缓解甚至解决由于同一行相同颜色子像素极性一致，而导致的在进行显示时对公共电极(VCOM)的耦合，进而可缓解由于公共电极和像素电极之间的压差改变而导致的串色问题。

根据本发明的实施例，参考图4，驱动芯片的类型不受特别限制，例如可以采用TED技术，即将TCON和Driver集成在一颗IC进行处理的方式。驱动芯片(IC)可绑定在柔性线路板(FPC)上，并通过包括但不限于COF的方式集成在显示面板上。当采用氧化物薄膜晶体管时，由于相对于基于多晶硅薄膜晶体管可具有更高的开态电流(I_on)，因此可在较短时间内充满，进而可实现较高的数据线复用方式。具体而言，根据本发明的实施例，参考图5，该多路复用单元可包括输入端210以接收源极驱动信号，输入端210与数据总线相连。三个控制端(221、222和223)以及三个输出端(231、232、233)一一对应，控制端接收控制信号，每个控制端用于控制一个输出端的输出，三个输出端分别与不同的数据线相连。例如，三个控制端可分别对应前述的像素结构中的像素列，例如控制端221可以与红色子像素所在像素列对应(MUXR)，控制端222可以与绿色子像素所在像素列对应(MUXG)，控制端223可以与蓝色和白色子像素所在像素列对应(MUXB)，由此，可利用一个源极驱动信号对3列子像素进行源极驱动，从而可降低驱动芯片的尺寸，降低成本。

具体地，参考图7，该驱动电路可以具有多个多路复用单元组，每个多路复用单元组具体包括第一多路复用单元、第二多路复用单元、第三多路复用单元以及第四多路复用单元。第一多路复用单元接收的输入端接收第一极性数据总线S1的源极驱动信号，第三多路复用单元接收的输入端接收第二极性数据总线S3的源极驱动信号均具有第一极性(图中以正电性为例)，第二多路复用单元接收的输入端接收另一个第一极性数据总线S2的源极驱动信号，第四多路复用单元接收的输入端接收另一个第二极性数据总线S4的源极驱动信号均具有第二极性(图中以负电性为例)。多路复用单元输出端输出至数据线(如图中所示出的11A、11D等)的源极驱动信号极性和其接收的源极驱动信号极性一致。该驱动电路可利用第一多路复用单元、第二多路复用单元、第三多路复用单元以及第四多路复用单元，以每12个子像素列为一周期对数据线施加电压。多个多路复用单元配合以对显示面板中的数据线施加电压，实现显示。由此，可实现每一个像素行中的多个颜色的子像素均可具有相反的极性。具体地，第一像素单元、第二像素单元、第三像素单元和第四像素单元依次排列，每个像素单元具有3个像素列，即构成12个子像素列的一个周期。第一多路复用单元的第一输出端和第一像素单元的第一像素列相连，第二输出端和第一像素单元的第三像素列相连，第三输出端和第二像素单元的第二像素列相连；第二多路复用单元的第一输出端和第一像素单元的第二像素列相连，第二输出端和第二像素单元的第一像素列相连，第三输出端和第二像素单元的第三像素列相连；第三多路复用单元的第一输出端和第三像素单元的第一像素列相连，第二输出端和第四像素单元的第二像素列相连，第三输出端和第四像素单元的第三像素列相连；第四多路复用单元的第一输出端和第三像素单元的第二像素列相连，第二输出端和第三像素单元的第三像素列相连，第三输出端和第四像素单元的第一像素列相连。由此，可令同一像素行中不同颜色的子像素均具有相反的极性。具体地，第一多路复用单元和第二多路复用电压的输出端连接的数据线可以是彼此间隔的，此时第一像素行中前6个子像素的极性为正负间隔。第三多路复用单元的第二、第三输出端连接12个子像素中的最后两个，第一输出端连接的数据线和第二输出端连接的数据线之间被第四多路复用单元的3个输出端连接的数据线间隔开。由此，12个子像素中的后6个子像素的第一个为第一极性(正极性)，中间三个为第二极性(负极性)，最后两个为第一极性(正极性)。由于前述的像素结构中的第三子像素列中第三子像素(B)和第四子像素(W)的排列顺序会在下一个像素单元中发生互换，因此以12个子像素为一个周期，利用该驱动电路的连接方式可以保证位于同一行中的所有颜色子像素均可具有相反的极性。

根据本发明的实施例，栅极驱动单元的具体类型和数量均不受特别限制，只要能够实现栅极驱动即可。具体地，该驱动电路包括多个级联的栅极驱动单元。参考图10和图11，多个栅极驱动单元可具有多个输入端，如可包括栅极输入端、时钟输入端、复位输入端等，用于接收栅极驱动信号(STV)以及时序信号等。栅极驱动单元的电路结构可以如图11所示出的，即可包括多个薄膜晶体管和电容等结构，具体可具有多个并联的薄膜晶体管，由此，可进一步提高该驱动电路的性能。例如具体地，栅极驱动单元中的CN、CNB为控制正反扫的信号，CN为高电平，CNB为低电平时为正扫，反之为反扫，由此可防止长期保持某一电性而引起器件寿命缩短。VGH_G和VGL_G为栅极驱动中提供高低电平的信号。RESET为复位信号，正常显示时为低电平。EN_Touch为触控模组(Touch)相关的信号，Touch时刻，EN_Touch为高电平，显示时为低电平。

多个栅极驱动单元的级联情况可以如图11所示出的，四个栅极驱动单元可包括第一级栅极驱动单元，第二级栅极驱动单元，第三级栅极驱动单元和第四级栅极驱动单元，第三栅极驱动单元(如图中所示出的Gate_N+2)的输出端和第一栅极驱动单元(如图中所示出的Gate_N)的复位输入端相连，第一栅极驱动单元的输出端和第三栅极驱动单元的栅极输入端相连。即第一个栅极驱动单元的输出(OUT)可控制Gate_N的打开(即第N行栅线，如图7中与数据线垂直的结构)，同时连接控制与其相隔一行的栅线Gate_N+2的输入端(STV)。与其相隔一行的栅线Gate_N+2的输出(OUT)可同时对其上间隔一行的栅线Gate_N的复位输入端(RST)相连。由此，以实现栅线的逐行扫描。第一级栅极驱动单元和第三级栅极驱动单元的时钟输入端均与第一栅极时钟信号和第三栅极时钟信号相连(如图中所示出的CK1和CK3)，第二级栅极驱动单元和第四级栅极驱动单元(如图中所示出的Gate_N+3)的时钟输入端均与第二栅极时钟信号和第四栅极时钟信号(如图中所示出的CK1和CK3)相连。由此，多个级联的栅极驱动单元可一次控制每一行的栅线依次打开。

本发明的又一些实施例提出了一种驱动前面的驱动电路的方法。该方法包括：利用驱动芯片向栅极驱动单元提供栅极驱动信号以对多个像素行进行逐行扫描，利用驱动芯片通过数据总线向多路复用单元提供源极驱动信号并向数据线施加电压，以使得位于同一列的多个子像素具有相同极性，并使得位于同一行且颜色相同的多个子像素可具有相反的极性。由此，可缓解甚至解决由于同一行相同颜色子像素极性一致，而导致的在进行显示时对公共电极(VCOM)的耦合，进而可缓解由于公共电极和像素电极之间的压差改变而导致的串色问题。

根据本发明的实施例，以每相邻的12个像素列为以周期向数据线施加电压。参考图7以及图11，第一像素单元、第二像素单元、第三像素单元和第四像素单元在沿着像素行延伸的方向上依次排列，利用第一多路复用单元(输入端连接图7所示出的S1)以令第一像素单元的第一像素列、第三像素列和第二像素单元的第二像素列(图中自左起第5列)具有第一极性(如为正)，利用第二多路复用单元(输入端连接图8所示出的S2)以令第一像素单元的第二像素列、第二像素单元的第一像素列和第三像素列具有第二极性(如为负)，利用第三多路复用单元(输入端连接图7所示出的S3)以令第三像素单元的第一像素列和第四像素单元的第二像素列、第三像素列具有第一极性(如为正)，利用第四多路复用单元(输入端连接图7所示出的S4)以令第三像素单元的第二像素列、第三像素列和第四像素单元的第一像素列具有第二极性(如为负)。由此，可令位于同一行且颜色相同的多个子像素可具有相反的极性。

根据本发明的实施例，依次对多路复用单元的多个控制端施加控制信号，以令多路复用单元的多个输出端按照自第一像素列、第二像素列至第三像素列的顺序打开。由此，可进一步提高利用该驱动方法进行显示的效果。此外，驱动芯片可向第一多路复用单元和第四多路复用单元的输入端发送的源极驱动信号采用第一套时钟信号，向第二多路复用单元和第三多路复用单元的输入端发送的源极驱动信号采用第二套时钟信号，第一套时钟信号和第二套时钟信号不同时打开。由此，可简便地令位于同一行且颜色相同的多个子像素可具有相反的极性。

具体地，参考图12，可向栅极驱动单元的时序信号(如图中示出的CK1-CK4)令栅极驱动单元控制多个栅线依次打开，实现逐行扫描。图12为栅极驱动、MUX配合的时序图，多路复用电路的控制端以第一像素列(MUXB)、第二像素列(MUXG)至第三像素列(MUXR)的顺序打开，不同画面需输出不同的信号，图中以显示蓝色画面为例。栅极驱动单元的级联情况如前所述，在此不再赘述。以图12中的Gate_N-2(栅极驱动单元结构和图11中示出的Gate_N+2类似)为例，当CK3输出第一个脉冲信号时，Gate_N-2的输出端向Gate_N-2栅线输出第一个脉冲信号。此时每行栅线打开时同时多个MUX的输入端均按照前述的顺序依次打开，MUXB输出第三个脉冲信号。此时S1和S4的第一套时钟信号打开，S2和S3的第二套时钟信号关闭，S1和S4在MUXB打开时输出第二个脉冲信号，向图7中示出的正极性像素列的数据线施加电压。类似地，Gate_N-1输出第一个脉冲信号时，S1和S4的第一套时钟信号关闭，S2和S3的第二套时钟信号打开，S2和S3在MUXB打开时输出第二个脉冲信号，向图7中示出的负极性像素列的数据线施加电压，实现蓝色画面显示。

根据本发明的实施例，可每间隔一预定时间令每一个像素列的极性均发生翻转。由此，可防止液晶分子长期向同侧偏转导致的疲劳。该预定的时间可以为显示一帧画面的时间，即在显示第一帧画面时令S1和S4为正极性，S2和S3为负极性，在显示下一帧画面时，令S1和S4为负极性，S2和S3为正极性。由此，可以延长器件寿命，并缓解液晶分子长时间向同一方向偏转导致的疲劳。

具体地，以利用该方法在显示面板的中央显示蓝色画面为例，参考图9以及图7，数据线11C和11F位于穿过图14所示出的蓝色点亮区域(如图中虚线框所示出的区域)，数据线11A位于蓝色点亮区域左侧的白画面区域。参考图9，t1-t3时段内为正帧显示，后续时段为负帧显示。t1时刻为灰阶显示，三条数据线所在位置均为灰阶画面，数据线不会发生反转，一直保持一个电平(2.5V)，t2时刻11C和11F显示蓝色画面，此时数据线会在高电平(5V)与0V间不断翻转，数据线11A仍为灰阶画面，仍保持2.5V。11C极性和11F相反，因此数据线翻转时和公共电极VCOM之间没有耦合电容，不影响像素电极电压(Pixel E)。由此蓝色画面无串扰。当采用如图6中所示出的连接关系时，由于数据线11C和11F均为正电性，因此数据线和VCOM之间有耦合电容，VCOM会受到耦合电容的影响。参考图8，数据线向上跳变时，VCOM受到向上的耦合，数据线向下跳变时，VCOM受到向下的耦合，电压发生向上或向下的跳变，之后虽然VCOM会慢慢恢复至设定值，但VCOM恢复时间长于数据线翻转的时间，VCOM不能恢复至设定值(0V)，因此像素电极和公共电极之间的压差改变，出现如图13所示的串扰现象，其中虚线框所示出的区域为蓝色点亮区域。

本发明的另一些实施例提出了一种显示面板。该显示面板包括前面的驱动电路。由此，该显示面板可令同一像素行内的子像素(如B像素)对VCOM的耦合相互抵消，进而改善了串扰不良。

在本说明书的描述中，参考术语“一个实施例”、“另一个实施例”等的描述意指结合该实施例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。