具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

参照图2，其显示根据本申请的实施例的显示面板200的画素电路示意图，显示面板200包含多个画素、多条数据线(包含主数据线D1-1至D8-1、次数据线D1-2至D8-2、多条连接线C1-C8)、多条栅极线G1-G6。多个画素沿着行方向和列方向阵列排列，并且包含红色画素R、绿色画素G和蓝色画素B。多条数据线沿着列方向延伸，以及多条栅极线沿着行方向延伸。

如图2所示，每一数据线包含主数据线、次数据线和连接线，如第一数据线包含第一主数据线D1-1、第一次数据线D1-2和第一连接线C1，第二数据线包含第二主数据线D2-1、第二次数据线D2-2和第二连接线C2。第一主数据线D1-1和第一次数据线D1-2通过第一连接线C1连接，第二主数据线D2-1和第二次数据线D2-2通过第二连接线C2连接。第一主数据线D1-1和第二主数据线D2-1相邻，且第一次数据线D1-2和第二次数据线D2-2相邻。应当注意的是，第一数据线不限定于显示面板200中排列在第一条的数据线，可以为任意一条数据线，即，第一数据线和第二数据线应当理解为显示面板200中任意相邻的两条数据线。

如图2所示，第一主数据线D1-1与第一次数据线D1-2之间间隔M列画素。第二主数据线D2-1与第二次数据线D2-2也间隔M列画素，其中M为大于或等于1的正整数。在本实施例中，M为4，即连接的主数据线与次数据线间隔四列画素。在一些实施例中，M较佳地小于或等于2，这可有效地避免因为连接主数据线与次数据线的连接线包含过多的跨线设计所导致的静电放电(electrostatic discharge，ESD)的风险和降低画素P的充电速度。

在本实施例中，连接的一组数据线中，主数据线与排列在至少两列的画素电连接，次数据线与排列在至少另两列的画素电连接。应当理解的是，数据线与排列在一特定列的画素连接意旨与该列画素中的至少一画素连接，而非与该列画素的所有画素连接。如图2所示，同一条主数据线或次数据线交替地连接排列在两列的画素。举例来说，第一主数据线D1-1设置在第一列画素和第二列画素之间，且第一主数据线D1-1交替地连接排列在第一列的画素和排列在第二列的画素。又，第一次数据线D1-2设置在第N列画素和第N+1列画素之间，且第一次数据线D1-2交替地连接排列在第N列的画素和排列在第N+1列的画素，其中N为大于或等于1的正整数。在本实施例中，N为5。即，第一次数据线D1-2设置在第五列画素和第六列画素之间，且交替地连接排列在第五列的画素和排列在第六列的画素。第二主数据线D2-1设置在第二列画素和第三列画素之间，且第二主数据线D2-1交替地连接排列在第二列的画素和排列在第三列的画素。又，第二次数据线D2-2设置在第六列画素和第七列画素之间，且第二次数据线D2-2交替地连接排列在第六列的画素和排列在第七列的画素。

应当理解的是，在本实施例中，数据线的交替连接意旨数据线连接同一列画素中的奇数行画素或偶数行画素。也就是说，交替地连接包含同一条数据线连接至一列画素中的奇数行画素和连接至另一相邻列画素中的偶数行画素，或者是同一条数据线连接至两相邻列画素中的奇数行画素，或者是同一条数据线连接至两相邻列画素中的偶数行画素。如图2所示，第一主数据线D1-1连接第一行第二列的画素和第二行第一列的画素。因此，对于第一主数据线D1-1而言，数据线的交替连接意旨第一主数据线D1-1连接至第一列画素中的偶数行画素和连接至第二列画素中的奇数行画素。同理，第二主数据线D2-1连接第一行第三列的画素和第二行第二列的画素。对于第二主数据线D2-1而言，数据线的交替连接意旨第二主数据线D2-1连接至第二列画素中的偶数行画素和连接至第三列画素中的奇数行画素。

如图2所示，同一行画素通过相邻的两条栅极线控制，且两相邻行画素之间设置有两条栅极线。举例来说，第一行画素设置在第一栅极线G1和第二栅极线G2之间，且第一行画素和第二行画素之间设置有第二栅极线G2和第三栅极线G3。在本实施例中，同一行画素与相邻的两条栅极线对应连接，如第一栅极线G1与第一行画素中的至少一画素对应连接，以及第二栅极线G2与第一行画素中的至少另一画素对应连接。同理，第三栅极线G3与第二行画素中的至少一画素对应连接，以及第四栅极线G4与第二行画素中的至少一画素对应连接。应当理解的是，栅极线的对应连接包含有序或无序的连接，也就是说，同一行画素可以相同或不同数量的画素为间隔与相邻的两条栅极线对应连接。如图2所示，在一行画素中以四个画素为一组，与相邻的两条栅极线交替地连接。举例来说，第一栅极线G1与第一行画素中第一至四列和第九至十二列的画素连接。第二栅极线G2与第一行画素中第五至八列和第十三至十六列的画素连接。在一些实施例中，同一行画素可以相同或不同数量的画素为间隔与相邻的两条栅极线对应连接。

在本实施例中，通过同一条数据线交替地连接排列在不同列的画素以及同一行画素与相邻的两条栅极线对应地连接的设计，实现了数据线共享(data line share，DLS)架构。因此，在本实施例中，用于连接源极驱动器和显示面板的连接件的数量可减少为传统架构的一半，进而降低了因为设置多个连接件而引起的贴合不良的风险和降低成本。

应当理解的是，在本实施例中，显示面板200包含液晶。每个画素对应的液晶单元具有各自的信号电极。为了防止液晶极化，需要通过交替变更极性电场来驱动液晶单元。即，在连续两帧时反转施加每一液晶单元的电压极性。对于液晶单元，如果在当前时间帧中将电压极性驱动为正极性时，则随后在下一时间帧中，将电压极性驱动为负极性。

如图2所示，连接的主数据线和次数据线配置为传递相同极性的信号，以及两相邻的数据线配置为传递相反极性的信号。举例来说，第一主数据线D1-1与第一次数据线D1-2配置为传递第一极性的信号，以及第二主数据线D2-1与第二次数据线D2-2配置为传递与第一极性相反的第二极性的信号，以此类推。如图2所示，当第一主数据线D1-1与第一次数据线D1-2配置为传递负极性的信号时，第二主数据线D2-1与第二次数据线D2-2配置为传递正极性的信号。

如图2所示，同一列画素为相同的颜色。又，同一列画素中的两相邻画素的极性相反。举例来说，当第一主数据线D1-1与第一次数据线D1-2配置为传递负极性的信号时，第一行第一列的画素为正极性，第二行第一列的画素为负极性，第三行第一列的画素为正极性，以此类推。

特殊画面的水平串扰的产生原因与画素的极性强相关。当显示的画面中，同一行画素中正极性的画素与负极性的画素的数量越相近，可消除与共通电极的耦合电容，进而使得显示面板的水平串扰越轻微。

故而，如图2所示，在同一行画素中，画素的极性呈现“-+--+-++”或“+-++-+--”的排列规则。在显示特殊画面时，同一行画素中，若相邻两个画素具有相反的列反转电压极性模式，可减少整体感知的串扰。举例来说，当显示面板200显示以两列红线和两列白线交替排列的特殊画面，以一列红线和两列白线交替排列的特殊画面，或者是以一列白线和一列黑线交替排列的特殊画面时，同一行画素中连接同一条栅极线的正极性的画素与负极性的画素的数量相同。又，当显示面板200显示包含连续的多个W文字的特殊画面时，同一行画素中连接同一条栅极线的正极性的画素与负极性的画素的比值介于3/4至1之间。又，当显示面板200显示以两列白线和两列黑线交替排列的特殊画面时，同一行画素中连接同一条栅极线的正极性的画素与负极性的画素的比值介于2/3至3/4之间。由此可知，当显示面板200显示上述举例的五种特殊画面时，水平串扰发生的风险低，进而提高显示面板的画面质量。此外，在同一行画素中，每间隔一个或两个画素，画素的极性反转，即，实现了行方向的(1+2)点反转(1+2dot inversion)驱动。

应当理解的是，如果两相邻画素施加的电压大小相同但极性相反时，能消除与对公共电极产生的耦合电容，进而避免串扰发生。具体来说，画素与数据线之间会产生耦合电容，且耦合电容的数值与画素和数据线之间的距离成反比。也就是说，画素和数据线之间的距离越大，两者的电容值越小。如图2所示，由于每一画素的相对两侧边皆邻近数据线，且画素的侧边与数据线之间无设置另一画素。两相邻的数据线配置为传递相反极性的信号，故每一画素的两侧边的耦合电容的极性相反，使得每一画素与其中之一数据线之间的耦合电容相近于与另一数据线之间的耦合电容。因此，本申请可改善画素与其两侧相邻的两数据线的距离相差较大，画素两侧耦合电容不对称引起的画质粗糙和垂直串扰问题。

参照图3，其显示根据本申请的第二实施例的显示面板300的画素电路示意图，显示面板300包含多个画素、多条数据线(包含主数据线D1-1至D4-1、次数据线D1-2至D4-2、多条连接线C1-C4)、多条栅极线G1-G4。多个画素沿着行方向和列方向阵列排列，并且包含红色画素R、绿色画素G和蓝色画素B。多条数据线沿着列方向延伸，以及多条栅极线沿着行方向延伸。

如图3所示，每一数据线包含主数据线、次数据线和连接线，如第一数据线包含第一主数据线D1-1、第一次数据线D1-2和第一连接线C1，第二数据线包含第二主数据线D2-1、第二次数据线D2-2和第二连接线C2。第一主数据线D1-1和第一次数据线D1-2通过第一连接线C1连接，第二主数据线D2-1和第二次数据线D2-2通过第二连接线C2连接。第一主数据线D1-1和第二主数据线D2-1相邻，且第一次数据线D1-2和第二次数据线D2-2相邻。应当注意的是，第一数据线不限定于显示面板300中排列在第一条的数据线，可以为任意一条数据线，即，第一数据线和第二数据线应当理解为显示面板300中任意相邻的两条数据线。

如图3所示，第一主数据线D1-1与第一次数据线D1-2之间间隔M列画素。第二主数据线D2-1与第二次数据线D2-2也间隔M列画素。在本实施例中，M为4，即连接的主数据线与次数据线间隔四列画素。在一些实施例中，M较佳地小于或等于2，这可有效地避免因为连接主数据线与次数据线的连接线包含过多的跨线设计所导致的静电放电的风险和降低画素P的充电速度。

如图3所示，在本实施例中，连接的一组数据线中，主数据线与排列在四列的画素电连接，次数据线与排列在另四列的画素电连接。举例来说，第一主数据线D1-1与排列在第一列至第四列画素电连接。第一次数据线D1-2与排列在第N列至第N+3列的画素电连接。在本实施例中，N为5。即，第一次数据线D1-2与排列在第五列至第八列的画素电连接。

如图3所示，在奇数行画素中，连接的主数据线和次数据线与各自对应的四列画素的其中两列的画素电连接。在偶数行画素中，连接的主数据线和次数据线与各自对应的四列画素的另外两列的画素电连接。举例来说，在奇数行画素中，第一主数据线D1-1与对应的四列画素中的第二列和第三列的画素电连接，第一次数据线D1-2与对应的四列画素的第一列和第四列的画素电连接。又，在奇数行画素中，第二主数据线D2-1与对应的四列画素中的第二列和第四列的画素电连接，第二次数据线D2-2与对应的四列画素的第一列和第三列的画素电连接。在所述偶数行画素中，第一主数据线D1-1与对应的四列画素中的第一列和第四列的画素电连接，第一次数据线D1-2与对应的四列画素的第二列和第三列的画素电连接。又，在所述偶数行画素中，第二主数据线D2-1与对应的四列画素中的第一列和第三列的画素电连接，第二次数据线D2-2与对应的四列画素的第二列和第四列的画素电连接。

如图3所示，同一列画素与不同的数据线对应连接。其中之一主或次数据线与排列在第X列、第X+1列、第X+2列、第X+3列的画素电连接，以及另一相邻的主或次数据线与排列在第X+2列、第X+3列、第X+4列、第X+5列的画素电连接，其中X为大于或等于1的正整数。举例来说，第一主数据线D1-1与排列在第一列至第四列的画素电连接，以及第二主数据线D2-1与排列在第三列至第六列的画素电连接。又，第一次数据线D1-2与排列在第五列至第八列的画素电连接，以及第二次数据线D2-2与排列在第七列至第十列的画素电连接。在奇数行画素中，第一主数据线D1-1与排列在第二列和第三列的画素电连接，第二主数据线D2-1与排列在第四列和第六列的画素电连接，第一次数据线D1-2与排列在第五列和第八列的画素电连接，第二次数据线D2-2与排列在第七列和第九列的画素电连接。在偶数行画素中，第一主数据线D1-1与排列在第一列和第四列的画素电连接，第二主数据线D2-1与排列在第三列和第五列的画素电连接，第一次数据线D1-2与排列在第六列和第七列的画素电连接，第二次数据线D2-2与排列在第八列和第十列的画素电连接。

如图3所示，同一行画素通过相邻的两条栅极线控制，且两相邻行画素之间设置有两条栅极线。举例来说，第一行画素设置在第一栅极线G1和第二栅极线G2之间，且第一行画素和第二行画素之间设置有第二栅极线G2和第三栅极线G3。在本实施例中，同一行画素与相邻的两条栅极线对应连接，如第一栅极线G1与第一行画素中的至少一画素对应连接，以及第二栅极线G2与第一行画素中的至少另一画素对应连接。同理，第三栅极线G3与第二行画素中的至少一画素对应连接，以及第四栅极线G4与第二行画素中的至少一画素对应连接。应当理解的是，栅极线的对应连接包含有序或无序的连接，也就是说，同一行画素可以相同或不同数量的画素为间隔与相邻的两条栅极线对应连接。在本实施例中，通过同一条数据线连接不同列的画素以及同一行画素与两条栅极线对应地连接的设计，实现了数据线共享架构。因此，在本实施例中，用于连接源极驱动器和显示面板的连接件的数量可减少为传统架构的一半，进而降低了因为设置多个连接件而引起的贴合不良的风险和降低成本。

应当理解的是，在本实施例中，显示面板300包含液晶。每个画素对应的液晶单元具有各自的信号电极。为了防止液晶极化，需要通过交替变更极性电场来驱动液晶单元。即，在连续两帧时反转施加每一液晶单元的电压极性。对于液晶单元，如果在当前时间帧中将电压极性驱动为正极性时，则随后在下一时间帧中，将电压极性驱动为负极性。

如图3所示，连接的主数据线和次数据线配置为传递相同极性的信号，以及两相邻的数据线配置为传递相反极性的信号。举例来说，第一主数据线D1-1与第一次数据线D1-2配置为传递第一极性的信号，以及第二主数据线D2-1与第二次数据线D2-2配置为传递与第一极性相反的第二极性的信号，以此类推。如图3所示，当第一主数据线D1-1与第一次数据线D1-2配置为传递正极性的信号时，第二主数据线D2-1与第二次数据线D2-2配置为传递负极性的信号。

特殊画面的水平串扰的产生原因与画素的极性强相关。当显示的画面中，同一行画素中正极性的画素与负极性的画素的数量越相近，可消除与共通电极的耦合电容，进而使得显示面板的水平串扰越轻微。

故而，如图3所示，同一列画素为相同的颜色，且同一列画素中的两相邻画素的极性相反。又，在同一行画素中，画素的极性呈现“-+--+-++”或“+-++-+--”的排列规则。在显示特殊画面时，同一行画素中，若相邻两个画素具有相反的列反转电压极性模式，可减少整体感知的串扰。举例来说，当显示面板300显示以一列红线和两列白线交替排列的特殊画面，以一列白线和一列黑线交替排列的特殊画面，以两列红线和两列白线交替排列的特殊画面，或者是以两列白线和两列黑线交替排列的特殊画面时，同一行画素中连接同一条栅极线的正极性的画素与负极性的画素的数量相同。又，当显示面板300显示包含连续的多个W文字的特殊画面时，同一行画素中连接同一条栅极线的两相反极性的画素的比值介于3/4至1之间。由此可知，当显示上述举例的五种特殊画面时，水平串扰发生的风险低，进而提高显示面板的画面质量。此外，在一行画素中，每间隔一个或两个画素，画素的极性反转，即，实现了行方向的(1+2)点反转(1+2dot inversion)驱动。

参照图4，其显示根据本申请的实施例的显示装置的示意图。显示装置20包含显示面板100、控制器21、栅极驱动器22、源极驱动器23和多个连接件24。显示面板100包含扇出区101、连接区102和显示区103，其中连接区102在扇出区101和显示区103之间。应当理解的是，显示面板100可为上述第一实施例的显示面板200或上述第二实施例的显示面板300。图2的显示面板200和图3的显示面板300仅示出对应于图4的显示面板100的连接区和显示区。

如图4所示，控制器21与电源供应器连接以将电力提供至显示装置20，进而控制显示装置20开启或关闭。控制器21可包含定时控制器、微处理器、伽马电压产生器等。控制器21与栅极驱动器22和源极驱动器23连接，且栅极驱动器22和源极驱动器23与显示面板100连接。连接件24配置为将源极驱动器23结合(bonding)至显示面板100。连接件24可包含但不限于薄膜覆晶封装(chip on film，COF)。显示面板100包含多条数据线DL、多条栅极线GL和多个画素P，其中多条数据线DL沿着列方向延伸，多条栅极线GL沿着行方向延伸，多个画素P沿着行方向和列方向阵列排列。

如图4所示，源极驱动器23通过多条数据线DL与多个画素P对应连接。源极驱动器23通过多条栅极线GL与多个画素P对应连接。多个画素P包含不同的颜色画素，如红色画素、绿色画素、蓝色画素或白色画素，配置为对应发出红色、绿色、蓝色或白色光。应当注意的是，在显示面板100的两相邻数据线DL之间可设置一列或一列以上的画素P。

如图4所示，控制器21配置为产生栅极控制信号和数据控制信号。栅极驱动器22根据栅极控制信号产生栅极信号，并且通过多条栅极线GL将栅极信号传递至多个画素P。另一方面，控制器21将数据控制信号(如模拟视频信号、参考伽马电压信号等)传送至源极驱动器23。源极驱动器23根据数据控制信号产生对应的数据信号，并且通过多条数据线DL将数据信号传递至多个画素P。

如图4所示，扇出区101设置有多条布线W。连接区102设置有多条数据线DL和多条连接线，如第一连接线C1和第二连接线C2。显示区103设置有多个画素P、多条数据线DL和多条栅极线GL，其中多条数据线DL从连接区102延伸至显示区103。在扇出区101的多条布线W配置为通过连接件24连接源极驱动器23和对应的多条数据线DL的主数据线(如第一主数据线D1-1、第二主数据线D2-1等)。在显示装置20开启时，控制器21获取关于一帧画面的图像数据信号以产生对应的栅极控制信号和数据控制信号，进而控制显示面板100的显示区103显示画面。

如图4所示，在本实施例中，连接主数据线与次数据线的连接线设置在连接区102。具体地，连接线设置在位于扇出区101的多条布线W和位于显示区103的第一行画素P之间。也就是说，连接线设置在布线W的一端和第一行画素P之间，并且所述端为布线W和对应的主数据线的连接端。通过将连接线设置在连接区102，而不设置在扇出区101，可避免因扇出区101的线路布局过于密集所导致的ESD的风险和降低画素P的充电速度。

综上所述，本申请通过在显示面板中设置与主数据线连接的次数据线，使得用于连接源极驱动器和显示面板的连接件的数量可减少为传统架构的一半，进而降低了因为设置多个连接件而引起的贴合不良的风险和降低成本。再者，通过本申请的显示面板的画素电路，可实现同一行画素中正极性的画素与负极性的画素的数量相近，进而改善显示面板的水平串扰问题和提升显示面板的画面质量。

以上对本申请的实施例所提供的一种显示面板进行了详细介绍。本文中应用了具体实施例对本申请的原理及实施方式进行了阐述。以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想。本领域的普通技术人员应当理解，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。