半导体器件的制造方法
阅读说明：本技术 半导体器件的制造方法 (Method for manufacturing semiconductor device ) 是由 胡良斌 朱红波 于 2021-11-11 设计创作，主要内容包括：本发明提供一种半导体器件的制造方法,包括：提供衬底,所述衬底上依次形成有衬垫氧化层和硬掩模层；刻蚀所述衬垫氧化层和所述硬掩模层形成暴露所述衬底的开口,并在所述开口的侧壁形成具有一设定厚度的保护层；以所述硬掩模层和所述保护层为掩模刻蚀所述开口暴露的衬底,在所述衬底内形成沟槽,并在所述沟槽的侧壁及底部形成第一氧化层；去除所述第一氧化层；在所述沟槽及所述开口内填充绝缘氧化层。本发明在开口的侧壁上形成具有设定厚度的保护层,减少或避免衬垫氧化层在所述第一氧化层的去除过程中发生回刻,从而确保所述绝缘氧化层填满所述沟槽及所述开口,避免绝缘氧化层和衬垫氧化层之间出现空洞。(The invention provides a manufacturing method of a semiconductor device, which comprises the following steps: providing a substrate, wherein a liner oxide layer and a hard mask layer are sequentially formed on the substrate; etching the pad oxide layer and the hard mask layer to form an opening exposing the substrate, and forming a protective layer with a set thickness on the side wall of the opening; etching the substrate exposed by the opening by taking the hard mask layer and the protective layer as masks, forming a groove in the substrate, and forming a first oxidation layer on the side wall and the bottom of the groove; removing the first oxide layer; and filling an insulating oxide layer in the groove and the opening. According to the invention, the protective layer with a set thickness is formed on the side wall of the opening, so that the back etching of the liner oxide layer in the removing process of the first oxide layer is reduced or avoided, the insulating oxide layer is ensured to fill the groove and the opening, and a cavity is avoided between the insulating oxide layer and the liner oxide layer.)
技术领域
本发明涉及集成电路制造技术领域，尤其涉及一种半导体器件的制造方法。
背景技术
在高压器件制造的工艺中，衬垫氧化层（Pad oxide）的厚度通常在400Å~800Å，以便在后续工艺中作为栅氧化层直接保留，简化工艺步骤。然而，参阅图1和图2，在隔离沟槽101的（Shallow Trench Isolation，STI）刻蚀工艺、氮化硅层120的回刻工艺（SiN pullback）和第一氧化层130（所述第一氧化层130形成于所述隔离沟槽101的侧壁及底部）的预清洗过程中，衬垫氧化层110（即Pad oxide）在刻蚀选择比和湿法刻蚀（WET etch）的作用下会发生侧掏，出现类似于“缩脖子”的一种形貌缺陷（如图1中A所表示的情况）。同时，由于所述衬垫氧化层110较厚，这种“缩脖子”形貌在后续的工艺制程中无法得到完全修复，因此在所述隔离沟槽101内填充形成绝缘氧化层140之后（即STI-HDP的沉积工艺后），在“缩脖子”处会留下空洞（如图2中B所表示的情况）。
鉴于此，需要一种方法解决上述问题，避免在氧化层内形成空洞。
发明内容
本发明的目的在于提供一种半导体器件的制造方法，在开口的侧壁形成的保护层，减少或避免衬垫氧化层在后续去除其他氧化层的过程中发生回刻，从而避免形成空洞。
为了达到上述目的，本发明提供了一种半导体器件的制造方法，包括：
提供衬底，所述衬底上依次形成有衬垫氧化层和硬掩模层；
刻蚀所述衬垫氧化层和所述硬掩模层形成暴露所述衬底的开口，并在所述开口的侧壁形成具有一设定厚度的保护层；
以所述硬掩模层和所述保护层为掩模刻蚀所述开口暴露的衬底，在所述衬底内形成沟槽，并在所述沟槽的侧壁及底部形成第一氧化层；
去除所述第一氧化层；以及，
在所述沟槽及所述开口内填充绝缘氧化层。
可选的，所述保护层的材料与所述第一氧化层的材料相同。
可选的，所述设定厚度为100Å~1000Å。
可选的，所述保护层的材料包括氧化硅。
可选的，采用低压化学气相沉积工艺形成所述保护层。
可选的，采用HDP工艺在所述沟槽及所述开口内填充所述绝缘氧化层。
可选的，在去除所述第一氧化层之后，填充所述绝缘氧化层之前，还包括：
在所述沟槽的侧壁及底部形成第二氧化层。
可选的，形成所述保护层的过程包括：
在所述开口的侧壁及底部形成保护材料层，并延伸覆盖所述开口两侧的硬掩模层；
刻蚀去除所述硬掩模层表面及所述开口底部的保护材料层，以形成所述保护层。
可选的，所述硬掩模层上还形成有抗反射层，所述保护层覆盖所述衬垫氧化层、所述硬掩模层及所述抗反射层的侧壁。
可选的，所述衬垫氧化层的厚度范围为400Å~800Å。
综上所述，本发明提供一种半导体器件的制造方法，包括：提供衬底，所述衬底上依次形成有衬垫氧化层和硬掩模层；刻蚀所述衬垫氧化层和所述硬掩模层形成暴露所述衬底的开口，并在所述开口的侧壁形成具有一设定厚度的保护层；以所述硬掩模层和所述保护层为掩模刻蚀所述开口暴露的衬底，在所述衬底内形成沟槽，并在所述沟槽的侧壁及底部形成第一氧化层；去除所述第一氧化层；以及，在所述沟槽及所述开口内填充绝缘氧化层。本发明在所述开口的侧壁上形成具有所述设定厚度的保护层，减少或避免所述衬垫氧化层在所述第一氧化层的去除过程中发生回刻，从而确保所述绝缘氧化层填满所述沟槽及所述开口，避免所述绝缘氧化层和所述衬垫氧化层之间出现空洞。
附图说明
本领域的普通技术人员应当理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。
图1和图2为一高压器件的制造过程中不同步骤对应的结构示意图。
图3为本发明一实施例提供的半导体器件的制造方法。
图4-图13为本发明一实施例提供的半导体器件的制造方法中各个步骤对应的结构示意图。
其中，附图标记如下：
100-衬底；101-隔离沟槽；110-衬垫氧化层；120-氮化硅层；130-第一氧化层；140-绝缘氧化层；
200-衬底；201-开口；202-沟槽；210-衬垫氧化层；220-硬掩模层；221-抗反射层；230-图案化的光刻胶层；240-保护材料层；241-保护层；250-第一氧化层；260-第二氧化层；270-绝缘氧化层。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图3为本发明一实施例提供的半导体器件的制造方法。参阅图3，本实施例所述的半导体器件的制造方法包括：
步骤S01：提供衬底，所述衬底上依次形成有衬垫氧化层和硬掩模层；
步骤S02：刻蚀所述衬垫氧化层和所述硬掩模层形成暴露所述衬底的开口，并在所述开口的侧壁形成具有一设定厚度的保护层；
步骤S03：以所述硬掩模层和所述保护层为掩模刻蚀所述开口暴露的衬底，在所述衬底内形成沟槽，并在所述沟槽的侧壁及底部形成第一氧化层；
步骤S04：去除所述第一氧化层；以及，
步骤S05：在所述沟槽及所述开口内填充绝缘氧化层。
图4-图13为本发明一实施例提供的半导体器件的制造方法中各个步骤对应的结构示意图，下面结合图4-图13详细说明本实施例所述的半导体器件的制造方法。
首先，参阅图4，执行步骤S01，提供衬底200，所述衬底200上依次形成有衬垫氧化层210和硬掩模层220。本实施例中，所述衬底200为硅衬底，所述衬垫氧化层210的材料包括氧化硅，所述硬掩模层220的材料包括氮化硅，在本发明的其他实施例中，所述衬底200的材料还可以是锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层结构，或绝缘体上硅结构，也可以是金刚石衬底或本领域技术人员公知的其他半导体材料衬底，所述衬垫氧化层210和所述硬掩模层220的材料也可以根据实际需要进行选择，本发明对此不作限制。可选的，所述衬垫氧化层210的厚度范围为400Å~800Å。
接着，参阅图4-图8，执行步骤S02，刻蚀所述衬垫氧化层210和所述硬掩模层220形成暴露所述衬底200的开口201，并在所述开口201的侧壁形成具有一设定厚度的保护层241。具体的，形成所述开口201的过程包括：在所述硬掩模层220的表面形成图案化的光刻胶层230，以所述图案化的光刻胶层230为掩模刻蚀所述硬掩模层220和所述衬垫氧化层210，以形成所述开口201。在本发明的其他实施例中，也可以采用其他方法形成所述开口201，本发明对此不作限制。可选的，在形成所述开口201之后，还包括：采用灰化工艺和湿法刻蚀工艺去除所述图案化的光刻胶层230。可选的，所述硬掩模层220与所述图案化的光刻胶层230之间还形成有抗反射层221，所述保护层241覆盖所述衬垫氧化层210、所述硬掩模层220及所述抗反射层221的侧壁。
本实施例中，形成所述保护层241的过程包括：在所述开口201的侧壁及底部形成保护材料层240，并延伸覆盖所述开口201两侧的硬掩模层220；刻蚀去除所述硬掩模层220表面及所述开口201底部的保护材料层240，以形成所述保护层241。可选的，采用低压化学气相沉积工艺（Low Pressure Chemical Vapor Deposition，LPCVD）形成所述保护材料层240。可选的，所述设定厚度为100Å~1000Å。
随后，参阅图9和图10，执行步骤S03，以所述硬掩模层220和所述保护层241为掩模刻蚀所述开口201暴露的衬底200，在所述衬底200内形成沟槽202，并在所述沟槽202的侧壁及底部形成第一氧化层250。由于所述保护层241覆盖了所述衬垫氧化层210的侧壁，因此，在形成所述沟槽202的过程中，所述衬垫氧化层210在所述保护层241的保护下不会受到损伤。可选的，采用干法刻蚀形成所述沟槽202。
本实施例中，采用热氧化生长工艺在所述沟槽202的侧壁及底部形成所述第一氧化层250，所述保护层241的材料与所述第一氧化层250的材料相同。
接着，参阅图11，执行步骤S04，去除所述第一氧化层250。本实施例中，采用湿法清洗去除所述第一氧化层250可以使所述沟槽202的底部更加圆滑，且在所述第一氧化层250的湿法清洗过程中，所述保护层241与所述第一氧化层250被一同去除，而所述衬垫氧化层210在所述保护层241的保护下未受损伤或损伤很小，从而减少或避免出现类似于“缩脖子”的形貌缺陷。
随后，参阅图12和13，执行步骤S05，在所述沟槽202及所述开口201内填充绝缘氧化层270。本实施例中，采用HDP工艺填充所述绝缘氧化层270，同时，为了确保所述衬底200在HDP工艺过程中不受损伤，因此，在去除所述第一氧化层250之后，形成所述绝缘氧化层270之前，还包括：在所述沟槽202的侧壁及底部形成第二氧化层260。可选的，采用热氧化生长形成所述第二氧化层260。在本发明的其他实施例中，形成所述绝缘氧化层270的方法可以根据实际需要进行调整，本发明对此不作限制。
参阅图13，在步骤S03和步骤S04中，所述衬垫氧化层210在所述保护层241的保护下并未受到损伤或损伤很小，减少或避免了出现类似于“缩脖子”的形貌缺陷，因此，后续形成的所述绝缘氧化层270可以填满所述沟槽202和所述开口201，减少或避免了氧化层（即所述衬垫氧化层210、所述绝缘氧化层270和所述第二氧化层260之间）中出现空洞的可能性。
综上所述，本发明提供一种半导体器件的制造方法，包括：提供衬底，所述衬底上依次形成有衬垫氧化层和硬掩模层；刻蚀所述衬垫氧化层和所述硬掩模层形成暴露所述衬底的开口，并在所述开口的侧壁形成具有一设定厚度的保护层； 以所述硬掩模层和所述保护层为掩模刻蚀所述开口暴露的衬底，在所述衬底内形成沟槽，并在所述沟槽的侧壁及底部形成第一氧化层；去除所述第一氧化层；以及，在所述沟槽及所述开口内填充绝缘氧化层。本发明在所述开口的侧壁上形成具有所述设定厚度的保护层，减少或避免所述衬垫氧化层在所述第一氧化层的去除过程中发生回刻，从而确保所述绝缘氧化层填满所述沟槽及所述开口，避免所述绝缘氧化层和所述衬垫氧化层之间出现空洞。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于本发明技术方案的保护范围。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：半导体结构及其形成方法