具体实施方式

下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。

在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

图2示出了本申请一实施例提供的屏蔽栅结构的MOSFET器件制造方法流程图，从图2中可以看出，该屏蔽栅结构的MOSFET器件制造方法包括依次执行的以下步骤S21至步骤S29，其中：

步骤S21：提供正面上形成有的第一介质层的基底层。

步骤S22：刻蚀带有第一介质层的基底层，使得所述基底层中形成在纵向上延伸的沟槽。

图2a示出了一实施例在步骤S22完成后的器件剖视结构示意图，从图2a中可以看出，基底层200的正面上形成第一介质层211，该基底层200包括用于形成器件有源结构的有源区201和用于形成器件隔离结构的隔离区202，该隔离区202包围在有源区201的外周。所形成的沟槽220从基底层200的正面向下延伸，且沟槽220之间相互间隔。其中，隔离区202中最靠近有源区201的沟槽220，位于所述有源区201的边缘。

位于有源区201中的沟槽220用于形成器件有源结构的栅极结构，位于隔离区202中的沟槽220用于形成沟槽屏蔽栅结构。

步骤S23：制作第二介质层，使得所述第二介质层至少覆盖在所述沟槽的表面。

参照图2b，其示出了步骤S23完成后的器件剖视结构示意图，从图2b可以看出步骤S23依照图2a所示的结构的形貌，在图2a所示的结构上形成第二介质层212，该第二介质层212覆盖在剩余第一介质层211的正面和沟槽220的底面和侧面上。

步骤S24：在得带有所述第二介质层的沟槽中填充有第一多晶硅，使得位于所述隔离区位置处的沟槽中形成沟槽屏蔽栅结构。

参照图2c，其示出了带有所述第二介质层的沟槽中填充有第一多晶硅的剖视结构示意图。可以先在图2b所示器件结构的正面淀积第一多晶硅231，使得第一多晶硅231填充满带有所述第二介质层212的沟槽220，然后对淀积有第一多晶硅231的器件进行回刻，去除沟槽220以外位置处的第一多晶硅231，保留该沟槽220中的第一多晶硅231，从而形成图2c所示器件结构。位于所述隔离区202位置处的沟槽220中形成沟槽屏蔽栅结构，该沟槽屏蔽栅结构包括位于所述隔离区202位置处的沟槽220中的第二介质层212和第一多晶硅231。

步骤S25：进行第一光刻，刻蚀去除位于所述器件有源区位置处沟槽中的第一多晶硅上部。

参照图2d，其示出了一实施例在步骤S25完成后的器件剖视结构示意图，从图2d中可以看出，对图2c所示的器件结构进行步骤S25，刻蚀去除位于有源区201位置处的沟槽220中的第一多晶硅231上部，在隔离区202位置处的沟槽220中的第一多晶硅231未被刻蚀得以保留，形成图2d所示的器件结构。

步骤S26：填充第三介质层，使得所述第三介质层至少填充满剩余第一多晶硅上方的沟槽空间。

参照图2e，其示出了一实施例在步骤S26完成后的器件剖视结构示意图。步骤S26对图2d所示器件结构的基础上制作第三介质层213，使得该第三介质层213覆盖在第二介质层212的上表面，且填充满剩余第一多晶硅231上方的沟槽空间。其中剩余第一多晶硅231上方的沟槽空间包括位于有源区201位置处的沟槽空间，以及位于隔离区202位置处的沟槽空间。然后进行第三介质层213平坦化，使得形成图2e所示的器件结构。

步骤S27：进行第二光刻，通过干法刻蚀，去除位于所述有源区位置处沟槽中的介质层上部，形成控制栅容置空间，使得剩余在所述有源区位置处沟槽中的第一多晶硅与所述控制栅容置空间之间隔离有第三介质层。

其中，该干法刻蚀采用高选择比菜单。所谓高选择比菜单，指去除表面第二介质层212及沟槽内填充的第三介质层213时，不会对基底层200造成损伤，或者对基底层200损伤很小。按照实际要求，此处高选择比菜单，要求对介质层212/213刻蚀速率比对基底层200刻蚀速率至少快10倍以上。

参照图2f，其示出了一实施例在步骤SS27完成后的器件剖视结构示意图，从图2f中可以看出，在有源区201位置处的沟槽220中，第三介质层213的上部被刻蚀去除，被刻蚀去除的第三介质层213部分所对应的第二介质层212部分也被刻蚀去除，从而在有源区201的沟槽22上部形成控制栅容置空间240。在有源区201的沟槽22中，未被刻蚀去除的第三介质层213隔离在剩余第一多晶硅231和该控制栅容置空间240之间，该第一多晶硅231与有源区201的沟槽220侧表面和底面之间被剩余的第二介质层212隔离。在隔离区202的沟槽220中填充满第一多晶硅层231，该第一多晶硅层231与隔离区202的沟槽220侧表面和底面之间隔离有第二介质层212，从而在隔离区202的沟槽220中形成沟槽屏蔽栅结构。

由于时通过干法刻蚀，去除所述器件位于有源区202位置处沟槽220上部的第三介质层213和第二介质层212，从而不会发生横向效应，避免使得靠近有源区201的第一个沟槽屏蔽栅的被刻蚀破坏。

步骤S28：使得所述控制栅容置空间中填充第二多晶硅。

参照图2g，其示出了步骤S28完成后的器件剖视结构示意图，从图2g中可以看出，在图2f所示结构的基础上，先淀积第四介质层214，使得该第四介质层214覆盖图2f所示的器件结构的表面，从而控制栅容置空间240的底面和侧面覆盖由该第四介质层214。然后再淀积第二多晶硅232，使得该第二多晶硅232填充满带有第四介质层214的控制栅容置空间240，从而形成图2g所示的器件结构，图2g所示的器件，其有源区201的沟槽220中形成第一多晶硅231和形成于该第一多晶硅231上的第二多晶硅232。

步骤S29：制作正面金属层和背面金属层，所述正面金属层包括相间隔的有源区金属层和隔离区金属层，所述隔离区金属层与所述沟槽屏蔽栅结构的第一多晶硅电性连通。

参照图2h，其示出了步骤S29完成后的器件剖视结构示意图。可以先对图2g所示的器件结构进行离子注入形成源漏区280，该源漏区280位于上述沟槽220两侧的基底层200中，且从基底层200的正面向下延伸。再在离子注入后的器件正面上形成隔离层270，使得该隔离层270覆盖在基底层200的正面上。然后在该隔离层270中制作形成接触孔，使得位于有源区201位置处的接触孔与第二多晶硅232接触，或与源漏区280接触，使得位于隔离区202位置处的接触孔与第一多晶硅231接触。在带有接触孔的隔离层270上制作正面金属层，其中该正面金属层包括：覆盖在所述有源区201上的有源区金属层251，和覆盖在隔离区202上的隔离区金属层252，该有源区金属层251和隔离区金属层252相间隔。

最靠近有源区201的沟槽屏蔽栅结构为第一沟槽屏蔽栅21A，该第一沟槽屏蔽栅21A位于所述有源区201的边缘；包括所述第一沟槽屏蔽栅21A在内的所有沟槽屏蔽栅结构，均与所述隔离区金属层252电性连通。

有源区金属层25与有源区201位置处的源漏区280或第二多晶硅232电性连通。

在使用时，所述隔离区金属层用于连接特定电位，使得隔离区沟槽中的第二多晶硅对外延层产生耗尽，保障器件的击穿电压，避免使得器件提早击穿。

本实施例通过干法刻蚀去除所述器件位于有源区位置处沟槽上部的介质层，从而不会在刻蚀时的光刻胶层下发生横向效应，避免使得靠近有源区的第一个沟槽屏蔽栅的被刻蚀破坏，使得靠近有源区的第一个沟槽屏蔽栅能够连接隔离区金属层，通过该隔离区金属层对其施加电位，以使得该沟槽屏蔽栅能够对外延层产生耗尽，保障器件的击穿电压，避免使得器件提早击穿。

在进行过上述步骤S25中的第一光刻过程和步骤S27的第二光刻过程时，可以采用相同的掩模版进行光刻，即可以均采用第一掩模版进行曝光，使得所述第一掩模版遮挡所述器件的隔离区，外露所述器件的有源区。然后显影去除所述有源区位置处的光刻胶层，使得所述隔离区位置处的光刻胶层保留。

示例性地，在进行步骤S25所述的进行第一光刻，刻蚀去除位于所述器件有源区位置处沟槽中的第一多晶硅上部的步骤，可以包括依次进行的以下步骤：

步骤S251：在图2c所示的器件结构上表面上，涂覆第一光刻胶层。

步骤S252：通过第一掩模版，对所述第一光刻胶层进行曝光，使得所述第一掩模版遮挡所述器件的隔离区，外露所述器件的有源区。

所述隔离区位置处所有的沟槽均被第一掩模版挡住，以避免其上的第一光刻胶层被曝光。

步骤S253：显影去除所述有源区位置处的第一光刻胶层，使得所述隔离区位置处的第一光刻胶层保留。

所述隔离区位置处所有的沟槽均被显影后剩余的第二光刻胶覆盖保护，以避免该位置被后续步骤刻蚀。

步骤S254：对第一多晶硅进行刻蚀，使得在所述第一光刻胶层的保护下，保留所述隔离区位置处沟槽中的第一多晶硅，去除位于所述有源区位置处沟槽中的第一多晶硅上部。

该步骤S254完成后形成图2d所示器件结构。

示例性地，在进行步骤S27所述的进行第二光刻，通过干法刻蚀去除所述器件有源区位置处沟槽中的第三介质层上部，形成控制栅容置空间的步骤，可以包括依次进行的以下步骤：

S271：在图2e所示的器件上表面，涂覆第二光刻胶层。

S272：通过第一掩模版，对所述第二光刻胶层进行曝光，使得所述第一掩模版遮挡所述器件的隔离区，外露所述器件的有源区。

所述隔离区位置处所有的沟槽均被第一掩模版挡住，以避免其上的第二光刻胶层被曝光。

S273：显影去除所述有源区位置处的第二光刻胶层，使得所述隔离区位置处的第二光刻胶层保留。

所述隔离区位置处所有的沟槽均被显影后剩余的第二光刻胶覆盖保护，以避免该位置被后续步骤刻蚀。

S274：对第三介质层干法刻蚀，使得在所述第二光刻胶层的保护下，保留所述隔离区位置处沟槽中的第三介质层，去除位于所述有源区位置处沟槽中的第三介质层上部，使得所述有源区位置处的沟槽上部形成控制栅容置空间。

该步骤S274完成后形成图2f所示器件结构。

本申请还提供一种屏蔽栅结构的MOSFET器件，该屏蔽栅结构的MOSFET器件由如图2或图2a至图2h中任意一幅图所示的屏蔽栅结构的MOSFET器件制造方法制造而成。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。