具体实施方式

现在将在下文中参考附图更全面地描述本发明构思的实施例，附图中示出了本发明的实施例。然而，本发明构思可以以许多不同的形式实施，并且不应该被解释为限于这里阐述的实施例。相反，提供这些实施例是为了使本公开彻底和完整，并且将本发明构思的范围完全传达给本领域技术人员。相同的附图标记始终指代相同的元件。

本发明构思的实施例提供了具有大的有效栅极宽度的多单元晶体管器件。通过在沿着栅极指状物的宽度的多个位置处将栅极信号馈送到栅极指状物，可以改善通常与宽栅极指状物相关联的高频率增益性能和电迁移问题。根据一些实施例，通过在单元的源极区域上方添加第二金属层以用作栅极跳线，可以适应更大的多单元晶体管器件的栅极宽度。栅极跳线在沿着栅极指状物的不同位置处连接到栅极指状物，有效地将栅极指状物分成多个段。栅极跳线可以由源极触件上方的第二金属层来提供，该第二金属层将栅极焊盘连接到栅极段。在一些实施例中，栅极跳线可以在漏极触件或栅极指状物上方而不是在源极触件上方延伸。

通过有效地将栅极分成段并通过栅极跳线将栅极信号分配到每个段，可以改善器件的增益性能和电迁移问题。

因此，本发明构思的实施例提供了一种晶体管布局，其为每个栅极限定了多个串联单位单元。单独地，每个单位单元具有较短的有效栅极宽度。然而，当串联连接时，单位单元可以增加单个栅极指状物的有效长度。串联连接的单位单元的栅极指状物通过在单位单元的源极触件上方延伸的第二金属桥而连接到栅极总线。金属桥连接在源极触件与连接条之间，连接条沿着源极触件之间的衬底表面延伸并连接到栅极指状物。

具有如本文所述的布局的晶体管可以具有更高的频率性能和更高的输出功率，同时具有降低的电流密度，这可以改善器件可靠性。

图2是根据一些实施例的晶体管100的金属布局的平面图。晶体管形成在半导体结构120上，半导体结构120包括下面将更详细地描述的一个或多个器件外延层。为了便于理解，图2的布局被简化，并且包括连接到栅极总线114的栅极焊盘112和连接到漏极总线134的漏极焊盘132。为清楚起见，图2中省略了源极焊盘和源极总线，但是在图5和图6中示出了源极焊盘和源极总线。

多个栅极指状物116连接到栅极总线114并在y方向上延伸。同样地，多个漏极触件136连接到漏极总线134并且与相应的栅极指状物116平行且相邻地延伸。尽管在图2中仅示出了四个栅极指状物116和三个漏极触件136，但是应当理解，晶体管100可以具有更多的栅极指状物和源极触件，使得晶体管具有大量的单位单元。

源极触件162提供在布局中并且在y方向上与相邻的栅极指状物116平行地延伸。源极触件162在y方向上被分成相应的源极触件段162a、162b和162c。源极触件段可以通过源极触件条128(图6)连接，源极触件条128横向延伸跨过器件结构(在x方向上)。

相邻的源极触件段162a至162c由间隙162g分开。尽管图2示出了用于每个源极触件162的三个源极栅极触件段162a-162c，但是本发明构思不限于这种配置，并且应当理解，源极触件162可以包括两个或更多个源极栅极触件段162a-162c。

对于源极触件116的整个长度，栅极指状物116可以与源极触件162平行地延伸。然而，因为源极触件162被分成源极触件段162a、162b和162c，所以源极触件段162a、162b和162c为每个栅极指状物116限定了多个串联单位单元40a、40b、40c。也就是说，每个栅极指状物116用作多个单位单元40a、40b、40c的栅极触件，所述多个单位单元40a、40b、40c在沿着栅极指状物116延伸的方向(y方向)上布局并且限定栅极指状物116的宽度。因此，由每个栅极指状物116贡献给整个器件的栅极外围的总宽度等于栅极指状物116在y方向上与相邻的源极触件段162a、162b和162c重叠的距离。

晶体管100还包括沿着y方向与栅极指状物116平行地延伸的多个栅极跳线172。栅极跳线172可以形成在源极触件162上方，并且可以通过例如介电层和/或空气间隙与源极触件162绝缘。栅极跳线172电连接到栅极总线114，并且在沿着栅极指状物116的多个位置处将每个栅极指状物116连接到栅极总线114。

具体地，栅极跳线172通过栅极信号分配条174连接到栅极指状物116，栅极信号分配条174沿着器件的宽度提供在多个位置处并且从相邻的源极触件段162a、162b和162c之间的间隙162g横向地(在x方向上)延伸到栅极指状物116。栅极信号分配条174在栅极信号分配点176处与栅极指状物116接触。因此，施加到栅极焊盘112的电信号(“栅极信号”)被传送到栅极总线114，然后传送到栅极跳线172，栅极跳线172将栅极信号在沿着栅极指状物116的宽度的多个位置(栅极信号分配点176)处分配到栅极指状物116。因此，在图1中所示的实施例中，不是使栅极指状物116传送用于器件的整个宽度的栅极信号，而是栅极信号由栅极跳线172在器件的大部分宽度上传送并且然后在沿着器件的宽度的各个位置处分配到栅极指状物116。

栅极跳线172可以具有比栅极指状物116更大的截面面积，因此可以比栅极指状物更好地处理较高的电流密度，而没有通常与增加的栅极宽度相关联的诸如电迁移和高频率增益性能减小之类的问题。

图3是根据一些实施例的晶体管100的金属布局的局部等距视图，并且图4是沿着图2的线A-A'截取的晶体管100的金属布局的局部截面图。从图3和图4中可以看出，栅极跳线172形成在比源极触件段162a和162b和162c、栅极指状物116、栅极总线114和栅极信号分配条174的金属水平更高的金属水平上。栅极跳线172通过垂直触件插塞178连接到栅极总线114和栅极信号分配条174。

栅极跳线172、栅极总线114、垂直触件插塞178和栅极信号分配条174可以由具有非常低电阻的导电材料(例如铜或铝)形成。

图5是根据一些实施例的晶体管100的金属布局的布局的平面图，并且图6是图5的金属布局的部分150的详细平面图。金属布局包括垂直(在y方向上)延伸的多个单位单元40。每个单位单元40包括在器件的整个宽度上延伸的一个栅极指状物116，并且被细分为如上所述在垂直方向(y方向)上布置的串联单位单元40a、40b、40c。在图5和6中所示的实施例中，每个单位单元40的总宽度为1120微米，串联单位单元40a、40b和40c的宽度分别为370微米、380微米和370微米，但是本发明构思不限于这些特定尺寸。以这种方式，可以增加器件的有效栅极宽度。

参考图6，栅极焊盘112和栅极总线114提供在结构的一端，而漏极焊盘132和漏极总线134提供在结构的另一端。源极焊盘122提供在结构的侧面上并连接到源极总线124。源极总线124连接到多个源极分配条128，源极分配条128在横向方向(x方向)上延伸以与源极触件段162a、162b、162c接触。

图6中的晶体管100的器件布局的部分150的详细图还示出了栅极指状物116、栅极跳线172、栅极信号分配条174和栅极信号分配点176，其中栅极信号分配条174与栅极指状物116接触。

图7是沿着图2的线B-B'截取的晶体管器件100的单位单元40的截面。晶体管结构100包括包含衬底200的半导体结构120，衬底200可以例如包括4H-SiC或6H-SiC。在衬底210上形成了沟道层210，并且在沟道层210上形成了阻挡层220。沟道层210和阻挡层220可以包括基于III族氮化物的材料，阻挡层220的材料具有比沟道层210的材料更高的带隙。例如，沟道层210可以包括GaN，而阻挡层可以包括AlGaN。

由于阻挡层220和沟道层210之间的带隙差异以及阻挡层220和沟道层210之间的界面处的压电效应，在沟道层210中在沟道层210和阻挡层220之间的结处引起了二维电子气(2DEG)。2DEG是高导电层，其允许分别在源极触件段162b和漏极触件136下方的器件的源极和漏极区域之间导电。源极触件段162b和漏极触件136形成在阻挡层220上。栅极指状物116形成在漏极触件136和源极触件段162b之间的阻挡层220上。栅极跳线172提供在源极触件段162b上方，并且通过垂直触件插塞178和栅极信号分配条174连接到栅极指状物116。垂直触件插塞178和栅极信号分配条提供在相邻的源极触件段162a-162c之间的间隙162g中，并且不与源极触件段162a-162c物理地接触。

在漏极触件136、栅极指状物116、源极触件段162b和栅极信号分配条174之上、在衬底上形成第一层间绝缘层232。层间绝缘层232可以包括介电材料，例如SiN、SiO₂等。垂直触件插塞178穿透第一层间绝缘层232。栅极跳线172形成在第一层间绝缘层232上，第一层间绝缘层232使栅极跳线172与源极触件段162b绝缘。可以在第一层间绝缘层232和栅极跳线172上形成第二层间绝缘层234。第二层间绝缘层234可以包括介电材料，例如SiN、SiO₂等。

可以基于阻挡层的组分来选择栅极指状物116的材料。然而，在某些实施例中，可以使用能够与基于氮化物的半导体材料进行肖特基接触的常规材料，例如Ni、Pt、NiSi_x、Cu、Pd、Cr、W和/或WSiN。漏极触件136和源极触件段162可以包括可以与GaN形成欧姆接触的金属，例如TiAlN。

本发明构思的实施例可以特别适合与基于III族氮化物的高电子迁移率晶体管(HEMT)器件结合使用。如本文所用，术语“III族氮化物”是指在氮与元素周期表中的第III族元素之间形成的那些半导体化合物，第III族元素通常是铝(Al)、镓(Ga)和/或铟(In)。该术语还指例如AlGaN和AlInGaN之类的三元和四元化合物。这些化合物都具有经验式，其中1摩尔氮与总共1摩尔III族元素结合。

例如，在2002年6月6日公布的共同转让的美国公开No.2002/0066908A1“AluminumGallium Nitride/Gallium Nitride High Electron Mobility Transistors Having AGate Contact On A Gallium Nitride Based Cap Segment And Methods OfFabricating Same”、2002年11月14日公布的美国公开No.2002/0167023A1“Group-IIINitride Based High Electron Mobility Transistor(HEMT)With Barrier/SpacerLayer”、2004年4月1日公开的美国公开No.2004/0061129“Nitride-Based TransistorsAnd Methods Of Fabrication Thereof Using Non-Etched Contact Recesses”、2011年3月15日授权的美国专利No.7,906,799“Nitride-Based Transistors With A ProtectiveLayer And A Low-Damage Recess”以及2001年11月13日授权的标题为“Nitride BasedTransistors On Semi-Insulating Silicon Carbide Substrates”的美国专利No.6,316,793中描述了可以利用本发明实施例的基于GaN的HEMT的合适结构，以上公开内容在此通过引用整体并入本文。

在本发明的特定实施例中，衬底200可以是半绝缘碳化硅(SiC)衬底，其可以是例如4H多型碳化硅。其它碳化硅候选多型包括3C、6H和15R多型。

可选的缓冲层、成核和/或过渡层(未示出)可以提供在沟道层210下方的衬底200上。例如，可以包括AlN缓冲层以在碳化硅衬底和器件的其余部分之间提供适当的晶体结构过渡。另外，还可以如例如在2003年6月5日公布并且标题为“Strain Balanced NitrideHetrojunction Transistors And Methods Of Fabricating Strain Balanced NitrideHeterojunction Transistors”的共同转让的美国公开2003/0102482A1中所描述的那样提供(一个或多个)应变平衡过渡层，以上公开内容通过引用结合于此，如同在此完全阐述一样。此外，可以在阻挡层220上提供例如SiN帽层之类的一个或多个帽层。

与蓝宝石(Al₂O₃)相比，碳化硅与III族氮化物具有更接近的晶格匹配，蓝宝石是III族氮化物器件的非常常见的衬底材料。SiC的更接近的晶格匹配可导致III族氮化物膜的质量高于蓝宝石上通常可获得的质量。碳化硅还具有非常高的导热率，使得碳化硅上的III族氮化物器件的总输出功率通常不受衬底的热耗散限制，如在蓝宝石上形成的相同器件的情况。而且，半绝缘碳化硅衬底的可用性可以提供器件隔离和减小的寄生电容。合适的SiC衬底由例如本发明的受让人Durham,N.C的Cree,Inc.制造。

尽管碳化硅可以用作衬底材料，但是本发明的实施例可以使用任何合适的衬底，例如蓝宝石、氮化铝、氮化铝镓、氮化镓、硅、GaAs、LGO、ZnO、LAO、InP等。在一些实施例中，还可以形成适当的缓冲层。

在本发明的一些实施例中，沟道层210是III族氮化物，例如Al_xGa_1-xN，其中0≤x<1，条件是在沟道和阻挡层之间的界面处沟道层210的导带边缘的能量小于阻挡层220的导带边缘的能量。在本发明的某些实施例中，x＝0表明沟道层210是GaN。沟道层210也可以是其它III族氮化物，例如InGaN、AlInGaN等。沟道层210可以是未掺杂的或无意掺杂的，并且可以生长到大于约的厚度。沟道层210也可以是多层结构，例如超晶格或GaN、AlGaN等的组合。

沟道层210可以具有小于阻挡层220的带隙的带隙，并且沟道层210还可以具有比阻挡层220更大的电子亲和力。在本发明构思的某些实施例中，阻挡层220是AlN、AlInN、AlGaN或AlInGaN，厚度在约0.1nm和约10nm之间。在本发明构思的特定实施例中，阻挡层22足够厚并且具有足够高的Al组分并且掺杂以在沟道层210和阻挡层220之间的界面处引起显着的载流子浓度。

阻挡层220可以是III族氮化物并且具有大于沟道层210的带隙的带隙并且具有比沟道层210更小的电子亲和力。因此，在本发明的某些实施例中，阻挡层220可以包括AlGaN、AlInGaN和/或AlN或其层的组合。阻挡层220可以是例如约0.1nm至约30nm厚。在本发明的某些实施例中，阻挡层220未掺杂或掺杂有n型掺杂剂，其浓度小于约10¹⁹cm^-3。在本发明的一些实施例中，阻挡层220是Al_xGa_1-xN，其中0<x<1。在特定的实施例中，铝浓度为约25％。然而，在本发明的其它实施例中，阻挡层220包括铝浓度在约5％和约100％之间的AlGaN。在本发明的具体实施例中，铝浓度大于约10％。

虽然参考GaN高电子迁移率晶体管(HEMT)结构示出了本发明的实施例，但是本发明构思不限于这些器件。因此，本发明的实施例可以包括具有多个单位单元和控制电极的其它晶体管器件。本发明的实施例可以适用于需要更宽的控制电极并且存在器件的多个单位单元的任何半导体器件。因此，例如，本发明的实施例可以适用于各种类型的器件，例如，使用SiC、GaN、GaAs、硅等制造的MESFET、MMIC、SIT、LDMOS、BJT、pHEMT等。

应当理解，尽管这里可以使用术语第一、第二等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于区分一个元件与另一个元件。例如，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件，而不脱离本发明的范围。如这里所使用的，术语“和/或”包括一个或多个相关联的所列项目的任何和所有组合。

这里使用的术语仅用于描述特定实施例的目的，并不意图限制本发明。如这里所使用的，单数形式“一”、“一个”和“该”也旨在包括复数形式，除非上下文另有明确说明。将进一步理解，术语“包括”、“包括有”、“包含”和/或“包含有”在本文中使用时，指定所述特征、整数、步骤、操作、元件和/或组件的存在，但是不排除存在或添加一个或多个其它特征、整数、步骤、操作、元件、组件和/或其组合。

除非另外限定，否则这里使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的含义相同的含义。将进一步理解，本文使用的术语应被解释为具有与本说明书和相关领域的上下文中的含义一致的含义，并且除非在本文中明确限定，否则将不以理想化或过于正式的含义解释。

应当理解，当诸如层、区域或衬底的元件被称为在另一元件“上”或延伸到另一元件“上”时，它可以直接在另一元件上或直接延伸到另一元件上，或者也可以存在中间元件。相反，当元件被称为“直接在另一元件上”或“直接延伸到另一元件上”时，不存在中间元件。还应该理解，当元件被称为“连接”或“耦合”到另一个元件时，它可以直接连接或耦合到另一个元件，或者可以存在中间元件。相反，当元件被称为“直接连接”或“直接耦合”到另一个元件时，不存在中间元件。

本文可以使用诸如“下方”或“上方”或“上”或“下”或“水平”或“横向”或“垂直”的相对术语来描述一个元件、层或区域与另一个元件、层或区域的关系，如图中所示。应当理解，除了图中所示的取向之外，这些术语旨在包括器件的不同取向。

这里参考截面图描述了本发明的实施例，所述截面图是本发明的理想化实施例(和中间结构)的示意图。为清楚起见，可能夸大附图中的层和区域的厚度。另外，可以预期由于例如制造技术和/或公差导致的图示形状的变化。因此，本发明的实施例不应被解释为限于这里示出的区域的特定形状，而是包括例如由制造导致的形状偏差。

在附图和说明书中，已经公开了本发明的典型实施例，并且虽然采用了特定术语，但它们仅用于一般性和描述性意义而不是用于限制的目的，本发明的范围在以下权利要求书中阐明。