阅读说明：本技术 一种低压带隙基准电压产生电路 (Low-voltage band-gap reference voltage generating circuit ) 是由 宋文星 万海军 李健平 于 2021-09-17 设计创作，主要内容包括：本发明公开了一种低压带隙基准电压产生电路,属于半导体芯片的设计技术领域,该电路包括I-(PTAT)产生器、I-(PTAT)电流镜和I-(CTAT)产生器；所述I-(PTAT)产生器,包括三极管Q1、三极管Q2、电阻R1、PMOS管M1和M2,用于产生I-(PTAT)；所述I-(PTAT)电流镜,连接到所述I-(PTAT)产生器上,包括PMOS管M1、M2、M3及M4,用于对PTAT电流进行偏置,生成偏置电流；本发明,以简洁的方式分别产生PTAT和CTAT电流,然后产生与带隙电压成比例的基准电压；而且,整个电路适合于低电源电压下工作,不需要误差放大器和频率补偿,大大简化了芯片设计,也减少了面积和功耗,同时,本发明也提出针对该带隙基准参考电压的两种校正方案,校正后的参考电压精度在-40℃～125℃温度范围内分别达到±0.4％和±0.2％。(The invention discloses a low-voltage band-gap reference voltage generating circuit, which belongs to the technical field of semiconductor chip design and comprises a first circuit I PTAT Generator, I PTAT Current mirror and I CTAT A generator; said I PTAT The generator comprises a transistor Q1, a transistor Q2, a resistor R1, and PMOS transistors M1 and M2 for generating I PTAT (ii) a Said I PTAT A current mirror connected to the I PTAT The generator comprises PMOS tubes M1, M2, M3 and M4 and is used for biasing the PTAT current and generating a bias current; in the invention, PTAT and CTAT currents are respectively generated in a simple manner, and then reference voltages proportional to band gap voltages are generated; moreover, the whole circuit is suitable for working under low power supply voltage, an error amplifier and frequency compensation are not needed, chip design is greatly simplified, area and power consumption are reduced, meanwhile, the invention also provides two correction schemes aiming at the band gap reference voltage, and the accuracy of the corrected reference voltage respectively reaches +/-0.4 percent and +/-0.2 percent within the temperature range of-40 ℃ to 125 ℃.)

一种低压带隙基准电压产生电路

技术领域

本发明属于半导体芯片的设计技术领域，具体涉及一种低压带隙基准电压产生电路。

背景技术

随着半导体芯片技术的发展进步和应用的不断拓宽，高性能、低成本的设计技术越来越重要。带隙基准电压是最基本、最重要的芯片模块。由它产生的基准电压具有很高的稳定性和精确度。如图1所示，高精度、低噪声的带隙电压或与其成比例的基准电压，是高精度的模数及数模转换器、电压检测、电源管理，等芯片和模块中必不可少的。

既有的适用于低电源电压的带隙基准电压产生器，如图2，基本上都需要一个误差放大器(EA：error amplifier)来实现反馈控制。放大器的输入失调，以及反馈环路的噪声放大、低带宽、频率补偿等问题，都时既有芯片设计方法的缺点和不足。另外，该电路不便产生正温度系数(PTAT：proportional to absolute temperature))和负温度系数(CTAT：complementary to absolute temperature)的电流输出。

发明内容

本发明的目的在于提供一种低压带隙基准电压产生电路，以简洁的方式分别产生PTAT和CTAT电流，然后产生与带隙电压成比例的基准电压；而且，整个电路适合于低电源电压下工作，不需要误差放大器和频率补偿，大大简化了芯片设计，也减少了面积和功耗，可以解决上述背景技术中提出的问题。

为实现上述目的，本发明提供如下技术方案：一种低压带隙基准电压产生电路，该电路包括I_PTAT产生器、I_PTAT电流镜和I_CTAT产生器；

所述I_PTAT产生器，包括三极管Q1、三极管Q2、电阻R1、PMOS管M1和M2，用于产生I_PTAT；

其中，电阻R1两端的电压差/三极管Q1与Q2的电压差为ΔV_be，三极管Q2和Q1的尺寸比例为N，忽略基极电流，则流过Q2和Q1的电流相同；

所述I_PTAT电流镜，连接到所述I_PTAT产生器上，包括PMOS管M1、M2、M3及M4，用于对PTAT电流进行偏置，生成偏置电流；

所述I_CTAT产生器，连接到I_PTAT电流镜上，包括PMOS管M4和M6、NMOS管M5、三极管Q3、以及电阻R2，用于产生I_CTAT。

优选地，所述V_be为三极管的基极(base)和发射极(emitter)之间的压降具有负温度系数，电阻R1两端的电压差/三极管Q1与Q2的电压差为ΔV_be具有正的温度系数。

优选地，所述电阻R1两端的电压差：

其中，k为玻尔兹曼常数，q为电子的电荷值常数，T为绝对温度，in(N)是N的自然对数，kT/q在常温下大约为26mV，V_be为三极管的基极(base)和发射极(emitter)之间的压降；

此时，和绝对温度成正比例的电流为：

和绝对温度成负比例的电流为：

让

便得到叠加后的基本消除温度系数的带隙电流为：

最后，该电路产生的基准电压V_REF，与带隙电压V_BG成正比：

优选地，所述NMOS管M5采用自然阈值的NMOS管，PMOS管M6与M7采用低阈值的PMOS管。

与现有技术相比，本发明的有益效果是：

(1)本发明简化了低电源电压下带隙基准电压电路的设计，省去了反馈环路放大器及其频率补偿。

(2)本发明消除了反馈放大器输入失调电压的问题。

(3)本发明消除了反馈放大器额外的噪声和噪声放大的问题。

(4)本发明提出了带隙基准电压温度漂移最小化的校正方法。

(5)本发明的电路兼具输出PTAT和CTAT电流的便利。

(6)本发明提高了芯片的性能和可靠性，也减少了面积和功耗。

附图说明

图1是带隙基准电压在芯片的应用示意图；

图2是传统的低压带隙基准电压产生电路；

图3是本发明的低压带隙基准电压产生电路；

图4是本发明的低压带隙基准电压在典型工艺下的仿真结果；

图5是本发的基准电压在极端工艺角落无校正的仿真结果；

图6是本发明的基准电压在极端工艺角落只校正R₃的仿真结果；

图7是本发明的基准电压在极端工艺角落同时校正R₂与R₃的仿真结果。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图3所示，一种低压带隙基准电压产生电路，该电路包括I_PTAT产生器、I_PTAT电流镜和I_CTAT产生器；

所述I_PTAT产生器，包括三极管Q1、三极管Q2、电阻R1、PMOS管M1和M2，用于产生I_PTAT；

其中，电阻R1两端的电压差/三极管Q1与Q2的电压差为ΔV_be，三极管Q2和Q1的尺寸比例为N，忽略基极电流，则流过Q2和Q1的电流相同；

所述I_PTAT电流镜，连接到所述I_PTAT产生器上，包括PMOS管M1、M2、M3及M4，用于对PTAT电流进行偏置，生成偏置电流；

所述I_CTAT产生器，连接到I_PTAT电流镜上，包括PMOS管M4和M6、NMOS管M5、三极管Q3、以及电阻R2，用于产生I_CTAT。

作为本发明的一个实施例，所述V_be为三极管的基极(base)和发射极(emitter)之间的压降具有负温度系数，电阻R1两端的电压差/三极管Q1与Q2的电压差为ΔV_be具有正的温度系数。

作为本发明的一个实施例，所述电阻R1两端的电压差：

其中，k为玻尔兹曼常数，q为电子的电荷值常数，T为绝对温度，in(N)是N的自然对数，kT/q在常温下大约为26mV，V_be为三极管的基极(base)和发射极(emitter)之间的压降；

此时，和绝对温度成正比例的电流为：

和绝对温度成负比例的电流为：

让

便得到叠加后的基本消除温度系数的带隙电流为：

最后，该电路产生的基准电压V_REF，与带隙电压V_BG成正比：

作为本发明的一个实施例，所述NMOS管M5采用自然阈值的NMOS管，PMOS管M6与M7采用低阈值的PMOS管。

图4所示，输出的基准电压名义值约为614mV，从-40℃到125℃温度范围内的电压变化小于0.6mV，即±0.05％。

图5所示，考虑了三极管和电阻的工艺变化，输出基准电压的温度漂移范围小于23mV，约±2％。

图6所示，在常温30℃下，通过校准电阻R2的阻值，使输出的基准电压Vref达到名义值614mV。校正后，输出基准电压的温度漂移范围大约4.8mV，小于±0.4％。

图7所示，在常温30℃下，通过同时、同比例地校准电阻R2和R3，使输出的基准电压Vref达到名义值6114mV。校正后，输出基准电压的温度漂移范围大约2.3mV，小于±0.2％。

尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。