具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

现有技术中的动态比较器如图1所示，该动态比较器由预放大器和锁存器串联形成。由于加了预放大器，同可再生比较器相比，图1中的预放大再生锁存比较器速度更快，且预放大器降低了比较器输入端的失调电压，提升了比较器的分辨率。其主要原理是当输入信号比较小时，预放大器先将其放大到可以使锁存器快速响应的值，然后通过正反馈迅速扩大输入电压差快速得到结果，两输出端最终一端输出高电平V_DD，另一端输出低电平GND。因为预放大再生锁存比较器只有动态功耗，没有静态功耗，所以其功耗较低。但是，这种放大器需要使用两个时钟控制信号，比较消耗时序资源，而且预放大器和锁存器之间的传输延时也比较大，导致比较器的处理速度较低。

针对现有技术中的问题，本发明提供了一种动态比较器，该动态比较器在预放大器中增加了晶体管Mn1、Mn2、Mp3和Mp5，使预放大器以正反馈的形式对输入信号进行放大，大大减小了传输延时，同时整个电路仅需要一个时钟控制信号，因此也节约了时序资源。

图2为本发明实施例提供的动态比较器的电路示意图。本发明提供了一种动态比较器，包括：预放大器和锁存器，预放大器和锁存器级联；

预放大器中具有晶体管Mp1、Mp2、Mp3、Mp4、Mp5、Mn1、Mn2、Mn3、Mn4、Mn5和Mn6，晶体管Mp3、Mp4和Mp5的源极均接电源V_DD，晶体管Mp3和Mp5的漏极分别接预放大器的N输出端和P输出端，晶体管Mp3、Mp4和Mp5的栅极均接时钟控制信号；

晶体管Mn1和Mn2的栅极和漏极均接晶体管Mp4的漏极，晶体管Mn1和Mn2的源极分别接预放大器的N输出端和P输出端；

晶体管Mp1和Mp2的源极均接晶体管Mp4的漏极，晶体管Mp1和Mp2的漏极分别接预放大器的N输出端和P输出端，晶体管Mp1和Mp2的栅极分别接输入信号VIN和VIP；

晶体管Mn3和Mn4的栅极分别接预放大器的P输出端和N输出端，晶体管Mn3和Mn4的漏极分别接预放大器的N输出端和P输出端，晶体管Mn3和Mn4的源极均接地；

晶体管Mn5和Mn6的漏极分别接预放大器的N输出端和P输出端，晶体管Mn5和Mn6的栅极均接时钟控制信号，晶体管Mn5和Mn6的源极均接地。

示例性地，本发明的动态比较器通过多个晶体管组成了正反馈形式的放大电路，能够将输入的VIN和VIP信号以指数形式进行快速放大，显著减小了传输延时。而且通过加入晶体管Mp3，Mp5，Mn1，Mn2，缩短了预放大器的正反馈建立时间，进一步提高了动态比较器的处理速度。

在一种可能的实施例中，锁存器中具有晶体管Mp6、Mp7、Mp8、Mp9、Mp10、Mp11、Mn7、Mn8、Mn9和Mn10，晶体管Mp6和Mp7的源极均接电源V_DD，漏极分别接晶体管Mn9和Mn10的漏极，晶体管Mp6和Mp7的栅极分别接晶体管Mn9和Mn10的栅极，晶体管Mn9和Mn10的源极分别接晶体管Mn7和Mn8的漏极，晶体管Mn7和Mn8的栅极分别接锁存器的N输入端和P输入端，晶体管Mn7和Mn8的源极均接地；晶体管Mp6和Mp7的漏极分别输出比较结果信号VON和VOP；晶体管Mp8和Mp9的源极均接电源V_DD，栅极分别接锁存器的N输入端和P输入端，漏极则分别接晶体管Mp6和Mp7的漏极；晶体管Mp10和Mp11的源极均接电源V_DD，栅极分别接锁存器的N输入端和P输入端，漏极则分别接晶体管Mn9和Mn10的源极。

在一种可能的实施例中，晶体管Mp6的栅极和晶体管Mp7的漏极连接，晶体管Mp6的漏极和晶体管Mp7的栅极连接。

在一种可能的实施例中，晶体管Mp6的漏极和晶体管Mp7的漏极连接分别通过电容C_LN和C_LP接地。

示例性地，上述动态比较器的工作流程如下：

当时钟控制信号CLK为高电平时，比较器处于复位状态。此时，晶体管Mp3、Mp4和Mp5截止，因此没有静态功耗。晶体管Mn5和Mn6导通，分别将电压Vfn和Vfp下拉至低电平，晶体管Mn7、Mn8截止，Mp8、Mp9导通，将输出的比较结果信号VOP和VON提高至电源电压V_DD。晶体管Mp10和Mp11导通，分别将电压V1和V2上拉至电源电压V_DD，避免在比较过程中电容C_LN和C_LP放电不完全引起失配，造成结果错误。

当时钟控制信号CLK为低电平时，比较器处于比较状态。此时，晶体管Mp3、Mp4和Mp5导通，Mn5和Mn6截止。其中晶体管Mp3和Mp5的尺寸小于Mp4，其作用是加速电压信号Vfp和Vfn的建立，加快晶体管Mn3和Mn4的导通，使预放大器能够快速进入正反馈模式。晶体管Mn1和Mn2的作用与晶体管Mp3和Mp5作用相同。设输入信号VIP>VIN，流过晶体管Mp1的电流大于流过晶体管Mp2的电流，电压Vfp的提高速度快于Vfn，晶体管Mn4导通后将电压Vfn迅速下拉至低电平GND，晶体管Mn3截止。电压Vfp先达到晶体管Mn7的阈值电压，晶体管Mn7开始导通，比较结果信号VON通过晶体管Mn7和Mn9放电的速度大于比较结果信号VOP通过晶体管Mn8和Mn10的放电速度，最终使得晶体管Mp7先于Mp6导通，比较结果信号VOP被提升至电源电压V_DD，晶体管Mp6始终截止，比较结果信号VON下拉至低电平GND，得到比较结果。

需要说明的是，增加晶体管Mp3和Mp5虽然能减小预放大器正反馈的建立时间，但是增加了比较阶段产生的功耗，因此需要在整体功耗和比较器处理速度之间进行折中。晶体管Mn1和Mn2的引入虽然也能减小预放大器正反馈的建立时间，但是减小了预放大器的增益，直接影响比较器的精度，需要在精度和速度之间进行折中。增加比较器的锁存器的尾电流源中晶体管Mn7和Mn8的尺寸，可以有效减小锁存器的建立时间，从而减小锁存器的比较延时，但是同时也增加了预放大器的输出负载，增加预放大器的比较延时，需要在锁存器的比较延时和预放大器的延时之间进行折中。增加时钟负载晶体管Mn5和Mn6的尺寸，可以减小比较器的复位延时，但是加大了时钟负载，需要更大驱动能力的时钟控制信号，同时增加了预放大器的负载大小，影响了比较器的比较延时，所以需要在比较器的复位延时和时钟驱动能力和比较的速度之间进行折中。

仿真说明

比较器功能测试条件：电源电压V_DD为1.2V，输入信号中的共模电压为600mV，差模电压由正弦信号提供，幅值为60mV，频率为200MHz，时钟控制信号CLK采用脉冲信号，频率为1.8GHz。

仿真结果如图3所示，当CLK为高电平时，比较器处于复位状态，输出端保持高电平1.2V不变。时钟信号CLK变为低电平时，比较器处于比较状态，对输入端的两个信号进行比较，得到比较结果。从图中可以看出，当VIN>VIP时，输出端VOP为高电平1.2V，VON随着时钟的变化在0V和1.2V之间来回切换；当VIN<VIP时，输出端VOP在1.2V和0V之间来回转换，VON为高电平1.2V，符合逻辑关系。图3中，横坐标表示时间，单位为ns，纵坐标表示电压，其中CLK、VON和VOP的单位均为V，VIP和VIN的单位均为mV。

比较器精度测试条件：电源电压V_DD为1.2V，输入端接共模电压600mV，差模电压幅度可变。比较器工作在1.8GHz时钟下，在比较器输入端加脉冲信号，以便直观得到使比较器正确工作的最小的信号幅值。在输入差模电压为20μV时，仿真结果如图4所示，可知在比较器在不考虑输入噪声和输入失调的情况下可达到20μV的精度。图4中，横坐标表示时间，单位为ns，纵坐标表示电压，其中CLK、Vfn、Vfp、VON和VOP的单位均为V，VIP和VIN的单位均为mV。

比较器延时测试条件：输入端接共模电压600mV，差模电压1mV，比较器时钟1.8GHz，测量测延时，仿真结果如图5所示，可测得延时为106ps。图5中，横坐标表示时间，单位为ns，纵坐标表示电压，其中CLK、VON和VOP的单位均为V，VIP和VIN的单位均为mV。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。