具体实施方式

以下将以多个实施例来描述本发明的内容，还请留意，各实施例中的元件可通过硬件(例如装置或电路)或是韧体(例如微处理器中写入至少一程序)来实施。此外，以下描述中的”第一”、”第二”以及类似描述仅用来定义不同的元件、参数、数据、信号或步骤。并非用以限定其次序。

图2为绘示了根据本发明实施例的内插电路200的方块图。如图2所示，内插电路200包括相移电路201，第一多工器MUX_1，第二多工器MUX_2，第一状态控制电路SC_1，第二状态控制电路SC_2，第一比较器CM_1，第二比较器CM_2，第三比较器CM_3，第四比较器CM_4和第一电压补偿电路VC_1。在一实施例中，内插电路200可以进一步包括用在第二多工器MUX_2的第二电压补偿电路，第二状态控制电路SC_2，第三比较器CM_3和第四比较器CM_4。第二电压补偿电路可以是独立于第一电压补偿电路VC_1的电路，或者可以被整合到第一电压补偿电路VC_1。

相移电路201用以接收至少一输入信号IN_1…IN_k，以产生输入信号IN_1…IN_k的多个相移信号PS_11-PS_1n，PS_21-PS_2n。第一多工器Mux_1用以接收相移信号PS_11-PS_1n，PS_21-PS_2n的至少一部分。包括第一正输入端和第一负输入端的第一比较器CM_1用以接收由第一多工器MUX_1输出的相移信号。包括第二正输入端和第二负输入端的第二比较器CM_2用以接收由第一多工器MUX_1输出的相移信号PS_11-PS_1n。第一状态控制电路SC_1用以根据第一正输入端和第一负输入端接收的相移信号的第一比较结果以及第二正输入端与第二负输入端接收的相移信号的第二比较结果，来控制第一多工器MUX_1切换到不同的状态。第一比较器CM_1和第二比较器CM_2不同时接收相同的相移信号。

第一多工器MUX_1在不同状态下输出不同的相移信号。第一电压准位补偿电路VC_1耦合到第一比较器CM_1的第一输出端和第二比较器CM_2的第二输出端，以在第一多工器MUX_1的状态改变时下拉(pull down)或上拉(pull up)来自第一输出端的第一输出信号或来自第二输出端的第二输出信号。第一电压准位补偿电路VC_1可用以补偿第一比较器CM_1和第二比较器CM_2的磁滞效应。

在一实施例中，模拟输入信号及其反相信号输入到信号相移电路201。而且，信号相移电路201产生具有与输入信号有不同相移的相移信号。在这情况下，第一多工器MUX_1接收和输入信号相移sin(2Nx1.8°)的相移信号，第二多工器MUX_2接收具有和输入信号相移sin[(2N+1)x1.8°]的相移信号，N为0或正整数。例如，第一多工器MUX_1接收具有和输入信号相移sin0°,sin3.6°…sin356.4°的相移信号，而第二多工器MUX_2具有和输入信号相移sin1.8°,sin5.4°…sin358.2°的相移信号。为了方便理解，将具有与输入信号相移sin(2Nx1.8°)的信号称为信号sin(2Nx1.8°)，将具有与输入信号相移sin[(2N+1)x1.8°]的信号称为信号sin[(2N+1)x1.8°]。例如，信号sin0°表示与输入信号相移sin0°的相位信号，而信号sin5.4°表示与输入信号相移sin5.4°的相位信号。

在以下描述中，第二多工器MUX_2，第二状态控制电路SC_2，第三比较器CM_3和第四比较器CM_4的动作与第一多工器MUX_1，第一状态控制电路SC_1，第一比较器CM_1和第二比较器CM_2相同，故不重复描述。此外，在一实施例中，第二状态控制电路SC_2，第三比较器CM_3和第四比较器CM_4以及前述第二电压准位补偿电路可以从内插电路200中省略。第三比较器CM_3具有第三正输入端以及第三负输入端，第四比较器CM_4具有第四正输入端和第四负输入端。另外，第三比较器CM_3输出第三输出信号，且第四比较器CM_4输出第四输出信号。

如上所述，第一多工器MUX_1输出具有不同状态的相移信号中的不同相移信号，第一多工器MUX_1可以基于第一比较器CM_1和第二比较器CM_2的比较结果(即根据第一输出信号和第二输出信号)进行切换。在一实施例中，例如图5的实施例，当在第一比较器CM_1的第一正输入端处的相移信号的值大于第一比较器CM_1的第一负输入端的相移信号的值且第二比较器CM_2的第二正输入端的相移信号的值大于在第二比较器CM_2的第二负输入端的相移信号的值时，第一状态控制电路SC_1控制第一多工器MUX_1切换到不同状态。而且，在另一实施例中，例如图6的实施例，当在第一比较器CM_1的第一正输入端处的相移信号的值小于第一比较器CM_1的第一负输入端的相移信号的值且第二比较器CM_2的第二正输入端的相移信号的值小于在第二比较器CM_2的第二负输入端的相移信号的值时，第一状态控制电路SC_1控制第一多工器MUX_1切换到不同状态。稍后将更详细地描述图5和图6的实施例。

图4绘示了根据本发明一实施例的，图2中所示的内插电路的状态切换动作的流程图。另外，图5是根据本发明的一实施例的图2所示的内插电路的波形。请一并参考图2，图4与图5，以了解本发明的概念。

请再次参考图2。在一实施例中，内插电路是50x内插电路，因此第一状态控制电路SC_1可以控制第一多工器MUX_1的50个路径YA0，YA1，YA2…YA49，因此第一比较器CM_1或第二比较器CM_2在不同状态下接收不同的相移信号。例如，如果路径YA0，YA1在状态0下处在启动状态，则第一比较器CM_1接收信号sin0°,sin180°(YA0)，第二比较器CM_2接收信号sin3.6°,sin183.6°(YA1)。类似地，第二状态控制电路SC_2可以控制第二多工器MUX_2的50条路径YB0，YB1，YB2…YB49，且第三比较器CM_3，第四比较器CM_4在不同状态下接收不同相移信号。例如，如果路径YB0，YB1在状态0处在启动状态，则第三比较器CM_3接收sin1.8°,sin181.8°(YB0)，第四比较器CM_2接收sin5.4°,sin185.4°(YB1)。

此外，在下一状态(状态1)下，路径YA0，YB0不启动，且路径YA2，YA1，YB2，YB1启动。在这种情况下，第一比较器CM_1接收信号sin7.2°,sin187.2°(YA2)，而第二比较器CM_2仍接收相位信号sin3.6°,sin183.6°(YA1)。同样的，在这种情况下，第三比较器CM_3接收信号sin9.0°,sin189.0°(YB2)，且第四比较器CM_2接收信号sin5.4°,sin185.4°(YB1)。图3示出了处在不同状态的由第一比较器CM_1，第二比较器CM_2，第三比较器CM_3和第四比较器CM_4接收的相移信号的一些范例，但是并不意味着限制本发明的范围。

如上所述，第一控制电路SC_1可以根据输出A0和输出A1(即第一比较结果和第二比较结果，或者第一比较器CM_1和第二比较器CM_2的第一输出信号和第二输出信号)来切换第一多工器MUX_1的状态。而且，电压补偿电路VC_1上拉或下拉第一比较器CM_1或第二比较器CM_2的输出以改善磁滞问题。在以下说明中将描述详细操作。在一个施例中，第一比较器CM_1或第二比较器CM_2的输出被上拉至逻辑值1或被下拉至逻辑值0。

在图2中，第一比较器CM_1包括用在接收正输入IMP的第一正输入端，并且包括用在接收负输入IMM的第一负输入端。而且，第二比较器CM_1包括用在接收正输入IMP的第二正输入端，并且包括用在接收负输入IMM的第二负输入端。当第一比较器CM_1的正输入INP的信号值大于其负输入INM的信号值时，其输出A0变为1，而当其正输入INP的信号值小于其负输入INM的信号值时，其变为0。另外，第二比较器CM_2的输出A1在其正输入INP的信号值大于其负输入INM的信号值时变为1，并且在其正输入INP的信号值小于其负输入INM的信号值时变为0。

因此，如图5所示，假设第一比较器CM_1和第二比较器CM_2从状态(state)0开始(图5中的S0，图4中的步骤403)。在状态0下，第一比较器CM_1接收对应于路径YA0的相移信号，第二比较器CM_2接收对应于路径YA1的相移信号。另外，如果输出A0，A1为10或01，则第一多工器MUX_1保持相同的状态，并且如果输出A0，A1为输出11，则切换到下拉区间0，即图4中的步骤405的预状态(pre-state)1。在下拉区间0中，第一比较器CM_1的输出被下拉。然后，如果输出A0，A1是10或01，则第一多工器MUX_1进入状态1(图5中的S1，图4中的步骤407)。在状态1下，第一比较器CM_1接收对应于路径YA2的相移信号，第二比较器CM_2接收对应于路径YA1的相移信号，如上述图3所示。

在状态1中，如果输出A0，A1为10或01，则第一多工器MUX_1保持相同的状态，如果输出A0，A1为11，则切换到下拉区间1(预状态2，步骤409)。在这状况下，第二比较器CM_2的输出被下拉。在状态1中，如果输出A0，A1是10或01，则内插电路200进入状态2(图5中的S2，图4中的步骤413)。在状态2下，第一比较器CM_1接收与路径YA2相对应的相移信号，第二比较器CM_2接收与路径YA3相对应的相移信号，如图3所示。

此外，在状态2中，第一比较器CM_1和第二比较器CM_2的输入均已更改一次，如果输出A0和A1为10或01，则第一多工器MUX_1保持相同的状态(图4中的步骤411)。此外，如果输出A0和A1为11，则第一多工器MUX_1切换到下一状态3。如果输出A0和A1为00，则将第一比较器CM_1或第二比较器CM_2的输出上拉(图4中的步骤413)。另外，如果第一比较器CM_1或第二比较器CM_2的输出被上拉使得输出A0和A1为10或01，则流程返回到步骤407。该步骤可以防止第一比较器CM_1和第二比较器CM_2由于下拉操作而产生错误的输出。

根据前述描述，步骤403-411可总结如下：如果比较结果(例如，输出A0，A1，B0，B1)代表比较器的正端接收到的相移信号(例如，INP)的信号值大于比较器的负端接收到的相移信号(例如，INM)的信号值，则第一多工器MUX_1切换到下一状态。另外，当第一多工器MUX_1切换到下一状态且输入到比较器的相移信号改变时，比较器的输出被下拉。例如，当从状态1切换到状态2时，输入到第二比较器CM_2的相移信号从对应于YA1的信号变为对应于YA3的信号，因此第二比较器CM_2的输出在从状态1到状态2被下拉。此外，如果每个比较器的输入已经被改变一次，则如果两个比较器的输出均为0，则至少一个比较器的输出被上拉(例如，图4中的步骤413)。

这类规则可以应用在其他状态，例如步骤415、417、419和421，直到所有路径YA0-Y49均被处理过。还请留意，理想情况下，下拉时序应与第一比较器CM_1的正输入IMP大于其负输入INM的时序相同。但是，这两个时序之间可能会有一些延迟。例如，如图5所示，输出A0的第一个上升缘的时序与输出A1的第一个下降缘的时序不同。输出A1的第一个下降缘的时序与第二比较器CM_2第一次被下拉的时序相同。

在图5的实施例中，第一状态控制电路VC_1下拉第一比较器CM_1或第二比较器CM_2的输出以改善磁滞问题。然而，在另一实施例中，第一状态控制电路VC_1可以上拉第一比较器CM_1或第二比较器CM_2的输出以改善滞后问题。

请参考图6，其绘示了根据本发明不同实施例的内插电路的波形图。图6中波形的某些规则可能与图5中的规则相反，例如：如果比较结果(例如输出A0，A1，B0，B1)代表比较器的正端接收的相移信号(例如，INP)的信号值小于由比较器的负端接收的相移信号(例如，INM)的信号值，则第一多工器MUX_1切换到下一个状态。此外，当内插电路200切换到下一状态且输入到比较器的相移信号改变时，比较器的输出被上拉。如果每个比较器的输入改变了一次，且两个比较器的输出均为1，则至少一个比较器的输出将被下拉。

理想状态下，第一比较器CM_1的上拉时序应该与其正输入IMP小于其负输入INM的时序相同。但是，这两个时序之间可能会有一些延迟。例如，如图6所示，输出A0的第一个下降缘的时序与输出A1的第一个上升缘中的时序不同，输出A1的第一个上升缘中的时序与第二比较器CM_2的第一个上拉相同。

换句话说，在图5的实施例中，若第一比较器CM_1的第一正输入端接收的相移信号(INP)的值从大于第一负输入端接收的相移信号(INM)的值改变为小于第一负输入端接收的相移信号的该值，第一电压准位补偿电路VC_1将输出A0下拉为逻辑值0。此外，若第一比较器CM_1的第一正输入端接收的相移信号的值从小于第一负输入端接收的相移信号(INM)的值改变为大于第一负输入端接收的相移信号的值，第一电压准位补偿电路VC_1将输出A0上拉为逻辑值1。这样的规则可以应用在第二比较器CM_2，第三比较器CM_3和第四比较器CM_4。

上述内插电路可以应用在马达控制电路。请再次参考图2。在一实施例中，输出A0，A1，B0，B1分别被输入到第一时钟产生电路CG_1和第二时钟产生电路CG_2，以产生第一时钟信号CLKA和第二时钟信号CLKB。此外，第一时钟信号CLKA和第二时钟信号CLKB分别输入到第一状态控制电路SC_1和第二状态控制电路SC_2，以分别产生第一控制信号CHA和第二控制信号CHB。第一控制信号CHA和第二控制信号CHB可以用来控制电马达，因此可以视为第一马达控制信号和第二马达控制信号

此外，第一控制信号CHA和第二控制信号CHB对应于输出A0，A1，B0和B1。例如，在图5的实施例中，第一控制信号CHA的上升缘对应于输出A0的上升缘，且第一控制信号CHA的下降缘对应于输出A1的上升缘。此外，在图5的实施例中，第二控制信号CHB的上升缘对应于输出B1的上升缘，第二控制信号CHB的下降缘对应于输出B0的上升缘。

此外，在图6的实施例中，第一控制信号CHA的上升缘对应于输出A0的下降缘，第一控制信号CHA的下降缘对应于输出A1的下降缘。另外，在图6的实施例中，第二控制信号CHB的上升缘对应于输出B1的下降缘，第二控制信号CHB的下降缘对应于输出B0的下降缘。

图7绘示了内插电路作为马达驱动电路时的动作的示意图。如图7所示，控制信号CS_1和CS_2被输入到马达以控制马达。控制信号CS_1和CS_2在不同的取样点被取样，以产生相移信号PS_11…PS_1n，PS_21…PS_2m，并且相应地产生第一控制信号CHA，第二控制信号CHB。第一控制信号CHA和第二控制信号CHB对应于控制信号CS_1和CS_2的取样值。因此，本发明公开的马达驱动电路中的内插电路可用以对输入到马达的控制信号进行取样，并相应地产生可控制马达的第一控制信号CHA，第二控制信号CHB，以通过内插产生控制信号CS_1，CS_2。

根据前述实施例，可以对比较器的输出进行补偿，以改善比较器的磁滞问题，使比较器的比较结果可以更加准确。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。