一种新型数字域自校准逐次逼近模数转换器
阅读说明：本技术 一种新型数字域自校准逐次逼近模数转换器 (Novel digital domain self-calibration successive approximation analog-to-digital converter ) 是由 庄志伟 张军 费俊驰 竺际隆 庄健 于 2021-09-14 设计创作，主要内容包括：本发明公开了一种新型数字域自校准逐次逼近模数转换器,涉及逐次逼近模数转换器领域,该逐次逼近模数转换器为电容阵列中的电容的下极板增加一路中值参考电压切换状态,在高位电容阵列中引入自校准电容,结合新加入的中值参考电压、利用自校准电容以及低位电容可以对电容阵列中的待校准电容尤其是高位电容进行数字域的自校准,从而可以消除由电容失配所带来的非线性误差,提高ADC性能。(The invention discloses a novel digital domain self-calibration successive approximation analog-to-digital converter, which relates to the field of successive approximation analog-to-digital converters.)
技术领域
本发明涉及逐次逼近模数转换器领域，尤其是一种新型数字域自校准逐次逼近模数转换器。
背景技术
在生物信号测量系统中，需要将生物信号转换为模拟电信号，再将模拟电信号转换为数字信号，方便后续的处理和计算，因此模数转换器(analog-to-digital converter)的设计变得尤为重要。相较于其他结构的模数转换器，逐次逼近模数转换器(successiveapproximation analog-to-digital converter,SAR ADC)具有良好的速度和精度，越来越受到设计者的青睐。
传统的下级板采样12bit SAR ADC的结构如图1所示，其主要包含P端电容阵列、N端电容阵列、比较器、逐次逼近逻辑单元、P端DAC控制逻辑单元和N端DAC控制逻辑单元。如图一所示，P端电容阵列的C11p到C0p以及Cdp电容的下极板分别接到三态开关S11p到S0p以及Sdp上，通过三态开关的切换可以选择对应电容的下极板接到gnd、Vref或者VINP上。MSB部分的电容上级板接到开关Sp,比较器正端以及桥接电容CB的下极板上，开关Sp的另一端接着共模电平Vcm。LSB部分的电容上级板接到桥接电容CB的上极板。MSB和LSB部分的电容阵列分别都是二进制加权电容阵列，即高位电容的大小是低位电容的两倍，MSB中C6p＝Cu，C7p＝2Cu，以此类推，C11p＝32Cu；LSB中，Cdp＝C0p＝Cu，C1p＝2Cu，以此类推，C5p＝32Cu，Cu为单位电容。桥接电容CB和LSB部分的等效电容为一个单位电容Cu，因此桥接电容CB＝(64/63)Cu。N端电容阵列的结构与P端电容阵列相同，两端的输出电压接在比较器的两端，比较器的结果输入到逐次逼近逻辑单元中产生P端DAC控制逻辑单元用于控制P端电容阵列中的开关，以及产生N端DAC控制逻辑单元用于控制N端电容阵列中的开关。
该SAR ADC的工作过程分为两个阶段：采样阶段和转换阶段：
一、采样阶段：P端电容阵列和N端电容阵列的MSB和LSB部分的电容的下极板都通过三态开关分别接到VINP和VINN上，MSB部分的电容的上极板通过开关Sp和Sn接到共模电平Vcm。
二、转换阶段，包括如下若干个步骤：
1、步骤1，将MSB部分的电容的上极板与共模电平Vcm断开。P端电容阵列中所有电容的下极板与VINP断开，C11p的下极板通过对应的三态开关接到Vref上，其余电容的下极板分别通过对应的三态开关接到gnd上。N端电容阵列中所有电容的下极板与VINN断开，C11n的下极板通过对应的三态开关接到gnd上，其余电容的下极板分别通过对应的三态开关接到Vref上，此时：
VDACP＝0.5Vref+Vcm-VINP；
VDACN＝0.5Vref+Vcm-VINN；
Vdiff＝VDACP-VDACN＝VINN-VINP。
2、步骤2，比较器比较VDACP和VDACN的电压，分为两种情况：
(1)如果比较器输出为1，则代表VDACP大于VDACN。则通过三态开关将P端的C11p的下极板电位由Vref切换到gnd，同时将C10p的下极板电位由gnd切换到Vref，其余电容下极板状态保持不变，此时VDACP将降低0.25Vref。N端的电容下极板状态与P端相反，由此VDACN将升高0.25Vref，此时：
VDACP＝0.25Vref+Vcm-VINP；
VDACN＝0.75Vref+Vcm-VINN；
Vdiff＝VDACP-VDACN＝VINN-VINP-0.5Vref。
(2)如果比较器输出为0，则代表VDACP小于VDACN，则通过三态开关将P端的C10p的下极板电位由gnd切换到Vref，其余电容下极板状态保持不变，此时VDACP将升高0.25Vref。N端的电容下极板状态与P端相反，由此VDACN将降低0.25Vref，此时：
VDACP＝0.75Vref+Vcm-VINP；
VDACN＝0.25Vref+Vcm-VINN；
Vdiff＝VDACP-VDACN＝VINN-VINP+0.5Vref。
3、步骤3，由步骤2得到的VDACP和VDACN，再次通过比较器比较其大小，根据比较器的输出，控制P端和N端电容下极板的电位，使得VDACP和VDACN升高或降低0.125Vref，即在步骤2得到的Vdiff上加上或减去0.25Vref。
之后通过电容下极板的切换一直逐次逼近直到VDACP和VDACN的大小接近，即Vdiff的值在1LSB之内，1LSB＝2Vref/2N，N代表ADC位数，在该实例中N＝12。对比较器累计输出的结果进行处理之后即为输入电压VINP和VINN的差值所对应的数字信号。
以上为传统12bitSAR ADC的结构和工作原理，如图1所示，即使采用了分段电容的方式，12bit的ADC中的电容阵列依然需要256个单位电容，电路面积较大，从而增加成本，此外由于电容过多，对采样信号的驱动能力也提出了挑战，从而增加驱动电路设计的难度。
发明内容
本发明人针对上述问题及技术需求，提出了一种新型数字域自校准逐次逼近模数转换器，本发明的技术方案如下：
一种新型数字域自校准逐次逼近模数转换器，该逐次逼近模数转换器包括连接在比较器输入端的电容阵列，以及连接在比较器输出端的逐次逼近逻辑单元，逐次逼近逻辑单元通过DAC控制逻辑单元控制电容阵列的工作状态；
电容阵列包括高位电容阵列、低位电容阵列和桥接电容，低位电容阵列包括一个具有单位电容的终端电容以及若干个从单位电容开始形成二进制加权电容阵列的低位电容，低位电容阵列中所有电容的上极板均相连并连接桥接电容的上极板；
高位电容阵列包括容值为单位电容的自校准电容以及若干个从单位电容开始形成二进制加权电容阵列的高位电容，高位电容阵列中所有电容的上极板均相连并连接桥接电容的下极板，高位电容阵列中所有电容的上极板还连接至比较器以及通过采样开关接到共模电平；
终端电容、所有低位电容以及所有高位电容分别通过一个四态开关连接地gnd、参考电压Vref、中值参考电压Vref_mid或输入电压，自校准电容通过一个三态开关连接地gnd、参考电压Vref或中值参考电压Vref_mid，中值参考电压Vref_mid在Vref/2的预定范围内；
逐次逼近模数转换器在正常工作之前，利用自校准电容和低位电容对电容阵列中的待校准电容进行自校准以确定各个待校准电容的失配数字值；逐次逼近模数转换器在正常工作过程中，利用自校准得到的失配数字值对完成转换后对所得到的数字信号进行数字处理，将转换得到的数字信号中包含的电容失配误差消除。
其进一步的技术方案为，逐次逼近模数转换器为差分逐次逼近模数转换器，则比较器的同相输入端连接P端电容阵列、反相输入端连接N端电容阵列，P端电容阵列和N端电容阵列的电路结构相同，且P端电容阵列对应的输入电压为P端输入电压，N端电容阵列对应的输入电压为N端输入电压；则在逐次逼近模数转换器在正常工作之前，利用自校准电容和低位电容对两个电容阵列中的一组待校准电容进行自校准以确定该组待校准电容的失配数字值。
其进一步的技术方案为，逐次逼近模数转换器为单端逐次逼近模数转换器，则比较器的同相输入端连接电容阵列、反相输入端连接共模电平，或者，比较器的反相输入端连接电容阵列、同相输入端连接共模电平。
其进一步的技术方案为，在确定每组待校准电容对应的失配数字值时：
在采样阶段，控制P端电容阵列中所有四态开关和三态开关都连接到中值参考电压Vref_mid、控制N端电容阵列中所有四态开关和三态开关都连接到中值参考电压Vref_mid，控制两个采样开关闭合接通共模电平；
在转换阶段，控制两个采样开关断开，控制P端电容阵列中的待校准电容连接的四态开关从中值参考电压Vref_mid切换到参考电压Vref、所连接的电容的电容权重高于待校准电容的四态开关保持不变、所连接的电容的电容权重低于待校准电容的四态开关从中值参考电压Vref_mid切换到地gnd、三态开关保持连接中值参考电压Vref_mid不变；控制N端电容阵列中对应的待校准电容连接的四态开关从中值参考电压Vref_mid切换到地gnd、所连接的电容的电容权重高于待校准电容的四态开关保持不变、所连接的电容的电容权重低于待校准电容的四态开关从中值参考电压Vref_mid切换到参考电压Vref、三态开关保持连接中值参考电压Vref_mid不变；
根据比较器的输出通过DAC控制逻辑单元按照电容权重从大到小的顺序依次控制两个电容阵列中的三态开关以及低位电容连接的各个四态开关进行电压切换直至比较器输入端电压在一个量化误差范围内，将比较器的累计输出结果作为当前一组待校准电容之间的失配数字值。
其进一步的技术方案为，按照电容权重从大到小的顺序依次控制两个电容阵列中的三态开关以及低位电容连接的各个四态开关进行电压切换，包括：
当比较器输出为1时，将P端电容阵列中的三态开关从中值参考电压Vref_mid切换到地gnd、其余四态开关均保持不变，并将N端电容阵列中的三态开关从中值参考电压Vref_mid切换到参考电压Vref、其余四态开关均保持不变；
当比较器输出为0时，依次将P端电容阵列中当前连接地gnd且对应的电容的电容权重最高的开关切换至中值参考电压Vref_mid、其余开关保持不变，并将N端电容阵列中当前连接参考电压Vref且对应的电容的电容权重最高的开关切换至中值参考电压Vref_mid、其余开关保持不变。
其进一步的技术方案为，在N位的逐次逼近模数转换器中，每个电容阵列中包括个低位电容以及高位电容，逐次逼近模数转换器在正常工作过程中：
在采样阶段，控制电容阵列中的所有四态开关分别连接到输入电压上，控制采样开关闭合接通共模电平；
在转换阶段，控制采样开关断开，控制电容阵列中所有四态开关从输入电压切换到中值参考电压Vref_mid，并根据比较器的输出通过DAC控制逻辑单元按照电容权重从大到小的顺序依次控制各个电容所连接的四态开关在中值参考电压Vref_mid与参考电压Vref之间或中值参考电压Vref_mid与地gnd之间进行电压切换直至比较器输入端电压在一个量化误差范围内。
其进一步的技术方案为，按照电容权重从大到小的顺序依次控制各个电容所连接的四态开关进行电压切换，包括对于一个电容阵列：
将当前连接中值参考电压Vref_mid且对应的电容的电容权重最高的四态开关从中值参考电压Vref_mid切换至地gnd、其余四态开关保持不变，使电容阵列连接的比较器的一个输入端的电压降低；
或者，将当前连接中值参考电压Vref_mid且对应的电容的电容权重最高的四态开关从中值参考电压Vref_mid切换到参考电压Vref、其余四态开关保持不变，使电容阵列连接的比较器的一个输入端的电压升高。
其进一步的技术方案为，对于任意的各个低位电容的容值分别为Cj＝2jCu；对于任意的各个高位电容的容值分别为Cu为单位电容，则N位逐次逼近模数转换器中的每个电容阵列共包括个单位电容。
本发明的有益技术效果是：
本申请公开了一种新型数字域自校准逐次逼近模数转换器，该逐次逼近模数转换器通过为电容阵列中的电容的下极板增加一路中值参考电压Vref_mid切换状态，在高位电容阵列中引入自校准电容，利用自校准电容以及低位电容可以对电容阵列中的待校准电容尤其是高位电容进行数字域的自校准，从而可以消除由电容失配所带来的非线性误差，提高ADC性能。
利用外用新增加的一路中值参考电压Vref_mid，可以在实现同等精度的基础上相比于现有技术节省电容阵列的电容个数，此外只增加了一路开关，结构并没有变得复杂，但节省了电路面积、提高了集成度、减小了驱动电路的设计难度。
另外，该逐次逼近模数转换器中比较器的输出与中值参考电压的取值无关，因此中值参考电压的取值精度对ADC的转换过程没有任何影响，设计难度较低，实际在中值参考电压的取值精度够高的基础上，该逐次逼近模数转换器的结构及工作原理也可以适用于单端逐次逼近模数转换器。
附图说明
图1是现有的12位逐次逼近模数转换器的结构示意图。
图2是采用本申请的结构实现的12位的新型数字域自校准逐次逼近模数转换器的结构示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做进一步说明。
本申请公开了一种新型数字域自校准逐次逼近模数转换器，该逐次逼近模数转换器包括连接在比较器输入端的电容阵列，以及连接在比较器输出端的逐次逼近逻辑单元，逐次逼近逻辑单元通过DAC控制逻辑单元控制电容阵列的工作状态。
本申请的逐次逼近模数转换器可以是单端逐次逼近模数转换器，也可以是差分逐次逼近模数转换器。对于单端逐次逼近模数转换器，比较器的同相输入端连接电容阵列、反相输入端连接共模电平Vcm，或者，比较器的反相输入端连接电容阵列、同相输入端连接共模电平Vcm。
对于差分逐次逼近模数转换器比较器的同相输入端连接P端电容阵列、反相输入端连接N端电容阵列，P端电容阵列和N端电容阵列的电路结构相同，且P端电容阵列对应的输入电压为P端输入电压VINP，N端电容阵列对应的输入电压为N端输入电压VINN。则此时逐次逼近逻辑单元通过P端DAC控制逻辑单元控制P端电容阵列的工作状态，逐次逼近逻辑单元通过N端DAC控制逻辑单元控制N端电容阵列的工作状态，如图2所示。
无论是实现为单端逐次逼近模数转换器还是差分逐次逼近模数转换器，该逐次逼近模数转换器中每个电容阵列包括高位电容阵列MSB、低位电容阵列LSB和桥接电容CB，低位电容阵列LSB包括一个具有单位电容Cu的终端电容Cd以及若干个从单位电容开始形成二进制加权电容阵列的低位电容，低位电容阵列中所有电容的上极板均相连并连接桥接电容CB的上极板。桥接电容CB与低位电容阵列的等效电容为单位电容Cu。高位电容阵列包括容值为单位电容Cu的自校准电容Cc以及若干个从单位电容Cu开始形成二进制加权电容阵列的高位电容，高位电容阵列中所有电容的上极板均相连并连接桥接电容CB的下极板，高位电容阵列中所有电容的上极板还连接至比较器以及通过采样开关接到共模电平Vcm。如图2中，对P端电容阵列中的电容添加后缀p、对N端电容阵列中的电容添加后缀n以进行区分，P端电容阵列所连接的采样开关记为Sp，N端电容阵列所连接的采样开关记为Sn。
终端电容、所有低位电容以及所有高位电容分别通过一个四态开关连接地gnd、参考电压Vref、中值参考电压Vref_mid或输入电压，自校准电容通过一个三态开关连接地gnd、参考电压Vref或中值参考电压Vref_mid，中值参考电压Vref_mid在Vref/2的预定范围内。同样的，如图2所示，对P端电容阵列中的开关添加后缀p、对N端电容阵列中的开关添加后缀n以进行区分。
基于本申请这种结构，该逐次逼近模数转换器在正常工作之前，利用自校准电容Cc和低位电容对电容阵列中的待校准电容进行自校准以确定各个待校准电容的失配数字值。待校准电容通常是高位电容，是因为高位电容所占的权重大于低位电容所占的电容权重，高位电容失配对ADC的输出造成的影响更大，只需要将高位电容做失配量化处理即可大幅改善ADC性能，因此不再对低位电容进行失配量化，简化操作。而对于差分逐次逼近模数转换器来说，由于P端电容阵列和N端电容阵列的电压切换状态相反，因此这一步实际确定的是两个电容阵列中的一组待校准电容的失配数字值，一组待校准电容是两个电容阵列中所连接的四态开关同步变化且容值相同的两个高位电容，比如图2中，C10p和C10n是一组待校准电容，C9p和C9n是一组待校准电容，以此类推。以差分逐次逼近模数转换器为例，在确定每组待校准电容对应的失配数字值时，具体的：
1、在采样阶段，控制P端电容阵列中所有四态开关和三态开关都连接到中值参考电压Vref_mid、控制N端电容阵列中所有四态开关和三态开关都连接到中值参考电压Vref_mid，控制两个采样开关闭合接通共模电平Vcm。
2、在转换阶段，控制两个采样开关断开，控制P端电容阵列中的待校准电容连接的四态开关从中值参考电压Vref_mid切换到参考电压Vref、所连接的电容的电容权重高于待校准电容的四态开关保持不变、所连接的电容的电容权重低于待校准电容的四态开关从中值参考电压Vref_mid切换到地gnd、三态开关保持连接中值参考电压Vref_mid不变。
控制N端电容阵列中对应的待校准电容连接的四态开关从中值参考电压Vref_mid切换到地gnd、所连接的电容的电容权重高于待校准电容的四态开关保持不变、所连接的电容的电容权重低于待校准电容的四态开关从中值参考电压Vref_mid切换到参考电压Vref、三态开关保持连接中值参考电压Vref_mid不变。
如果电容不存在失配，那么此时VDACP和VDACN的值应该相等，但由于存在失配，此时VDACP和VDACN的值不一定相等，Vdiff＝VDACP-VDACN＝Ve≠0，Ve即为这一组待校准电容失配造成的误差电压，若此时比较器的输入端电压超过一个量化误差范围，则根据比较器的输出通过DAC控制逻辑单元按照电容权重从大到小的顺序依次控制两个电容阵列中的三态开关以及低位电容连接的各个四态开关进行电压切换直至比较器输入端电压在一个量化误差范围内，将比较器的累计输出结果作为当前一组待校准电容之间的失配数字值，一个量化误差范围1LSB＝(1/ωtotal)Vref＝(1/(2N-1+ωcp))Vref，ωtotal是电容阵列总的电容权重，ωcp表示自校准电容的电容权重，比如在N＝12的情况中，自校准电容的电容权重ωcp为64。具体的，在根据比较器的输出进行电压切换时：
(1)若比较器输出为1，则表示VDACP大于VDACN，则将P端电容阵列中的三态开关从中值参考电压Vref_mid切换到地gnd、其余四态开关均保持不变，使得VDACP降低。并将N端电容阵列中的三态开关从中值参考电压Vref_mid切换到参考电压Vref、其余四态开关均保持不变，使得VDACN升高。
此时，Vdiff＝VDACP-VDACN＝Ve-(ωcp/ωtotal)Vref，而1LSB＝(1/ωtotal)Vref，因此Vdiff＝VDACP-VDACN＝Ve-ωcp×1LSB，比如在N＝12的情况中，ωcp为64，ωtotal＝2048+64，则Vdiff＝Ve-64LSB。
(2)若比较器输出为0，按照电容权重从大到小的顺序依次将P端电容阵列中当前连接地gnd且对应的电容的电容权重最高的开关切换至中值参考电压Vref_mid、其余开关保持不变，使得VDACP升高。并将N端电容阵列中当前连接参考电压Vref且对应的电容的电容权重最高的开关切换至中值参考电压Vref_mid、其余开关保持不变，使得VDACN降低。
比如在图2所示的N＝12的情况中，在第一次电压切换时，将P端电容阵列中的S5p从gnd切换至Vref_mid使得VDACP升高。将N端电容阵列中的S5p从Vref切换至Vref_mid，使得VDACN降低。此时，Vdiff＝VDACP-VDACN＝Ve+(ω5p/ωtotal)Vref，而1LSB＝(1/ωtotal)Vref，因此Vdiff＝VDACP-VDACN＝Ve+ω5p×1LSB，ω5p是C5p和C5n的电容权重且为32，ωtotal＝2048+64，则Vdiff＝Ve+32LSB。
若此时比较器输入端电压还是超过一个量化误差范围，则继续对下一级电容权重的C4p和C4n所连接的四态开关进行电压切换，使得VDACP和VDACN电压逐步靠近，即Vdiff电压逐渐减少直至在1LSB之内，将比较器累计输出结果作为当前一组待校准电容之间的失配数字值。重复上述过程可以得到各组待校准电容之间的失配数字值。
同样的，对于单端逐次逼近模数转换器，根据电容阵列所连接的比较器的输入端的位置不同，其自校准过程与上述差分逐次逼近模数转换器中的P端电容阵列或N端电容阵列类似，本申请不再单独描述。
在得到各个待校准电容的失配数字值后，当逐次逼近模数转换器在正常工作过程中，利用自校准得到的失配数字值对完成转换后对所得到的数字信号进行数字处理，将转换得到的数字信号中包含的电容失配误差消除。由于本申请新增了一路中值参考电压Vref_mid，因此该逐次逼近模数转换器中的一个电容阵列中可以减少一个高位电容，同时使得此该逐次逼近模数转换器的正常工作过程也与常规的有所不同。具体的，在N位的逐次逼近模数转换器中，每个电容阵列中包括个低位电容以及高位电容。个低位电容从单位电容Cu开始形成二进制加权电容阵列，对于任意的各个低位电容的容值分别为Cj＝2jCu。对于任意的各个高位电容的容值分别为比如当N＝12时，低位电容阵列LSB包括终端电容Cd和低位电容C0～C5，且低位电容C0～C5的容值依次为Cu、2Cu、4Cu、8Cu、16Cu、32Cu。高位电容阵列MSB包括自校准电容Cc以及高位电容C6～C10，且高位电容C6～C10的容值依次为Cu、2Cu、4Cu、8Cu、16Cu。由于桥接电容CB与低位电容阵列LSB的等效电容为一个单位电容Cu，因此相应的桥接电容CB的容值为CB＝(64/63)Cu。由此N位逐次逼近模数转换器中的每个电容阵列共包括个单位电容，相比于常规的N位逐次逼近模数转换器来说可以减少个单位电容，N位差分逐次逼近模数转换器中的两个电容阵列一共减少个单位电容，大大减少了电容数量和电路复杂度。比如以常见的N＝12为例，本申请的12位逐次逼近模数转换器相比于常规的12位逐次逼近模数转换器可以省去最高位的容值为32Cu的电容，因此两个电容阵列一共可减少64Cu。
该逐次逼近模数转换器的正常工作过程中：
1、采样阶段，控制电容阵列中的所有四态开关分别连接到输入电压上，控制采样开关闭合接通共模电平Vcm。对于差分逐次逼近模数转换器来说，该步骤具体为控制P端电容阵列中所有四态开关分别连接到P端输入电压VINP上、控制N端电容阵列中所有四态开关分别连接到N端输入电压VINN上，控制两个采样开关Sp和Sn闭合接通共模电平Vcm。
2、转换阶段，控制采样开关断开，控制电容阵列中所有四态开关从输入电压切换到中值参考电压Vref_mid，并根据比较器的输出通过DAC控制逻辑单元按照电容权重从大到小的顺序依次控制各个电容所连接的四态开关在中值参考电压Vref_mid与参考电压Vref之间或中值参考电压Vref_mid与地gnd之间进行电压切换直至比较器输入端电压在一个量化误差范围内，也即1LSB内。具体的：
将当前连接中值参考电压Vref_mid且对应的电容的电容权重最高的四态开关从中值参考电压Vref_mid切换至地gnd、其余四态开关保持不变，使电容阵列连接的比较器的一个输入端的电压降低。
或者，将当前连接中值参考电压Vref_mid且对应的电容的电容权重最高的四态开关从中值参考电压Vref_mid切换到参考电压Vref、其余四态开关保持不变，使电容阵列连接的比较器的一个输入端的电压升高。
以差分逐次逼近模数转换器为例对正常工作过程介绍如下：
(1)在转换阶段，将采样开关Sp和Sn断开，将P端电容阵列中所有四态开关从P端输入电压VINP切换到中值参考电压Vref_mid，将N端电容阵列中所有四态开关从N端输入电压VINN切换到中值参考电压Vref_mid，此时：
VDACP＝Vref_mid+Vcm-VINP；
VDACN＝Vref_mid+Vcm-VINN；
Vdiff＝VDACP-VDACN＝VINN-VINP。
若比较器输入端电压超过一个量化误差范围，则按照下列(2)或(3)两种不同的情况进行电压切换。
(2)若此时比较器的输出为1，则表示比较器同相输入端电压大于反相输入端电压，则将P端电容阵列中当前连接中值参考电压Vref_mid且对应的电容的电容权重最高的四态开关从中值参考电压Vref_mid切换至地gnd、其余四态开关保持不变，使得同相输入端电压降低。且将N端电容阵列中当前连接中值参考电压Vref_mid且对应的电容的电容权重最高的四态开关从中值参考电压Vref_mid切换到参考电压Vref、其余四态开关保持不变，使得反相输入端电压升高。
比如在第一次电压切换时，将P端电容阵列中的S10p从Vref_mid切换至gnd、将N端电容阵列中的S10n从Vref_mid切换至Vref，此时：
VDACP＝Vref_mid+Vcm-VINP-0.5Vref_mid；
VDACN＝Vref_mid+Vcm-VINN+0.5(Vref-Vref_mid)；
Vdiff＝VDACP-VDACN＝VINN-VINP-0.5Vref。
(3)若此时比较器的输出为0，则表示比较器同相输入端电压小于反相输入端电压，则将P端电容阵列中当前连接中值参考电压Vref_mid且对应的电容的电容权重最高的四态开关从中值参考电压Vref_mid切换到参考电压Vref、其余四态开关保持不变，使得同相输入端电压升高。并将N端电容阵列中当前连接中值参考电压Vref_mid且对应的电容的电容权重最高的四态开关从中值参考电压Vref_mid切换至地gnd、其余四态开关保持不变，使得反相输入端电压降低。
比如在第一次电压切换时，将P端电容阵列中的S10p从Vref_mid切换至Vref、将N端电容阵列中的S10n从Vref_mid切换至gnd，此时：
VDACP＝Vref_mid+Vcm-VINP+0.5(Vref-Vref_mid)；
VDACN＝Vref_mid+Vcm-VINN-0.5Vref_mid；
Vdiff＝VDACP-VDACN＝VINN-VINP+0.5Vref。
(4)继续对上述步骤(2)或(3)进行电压切换之后的结果按照比较器输出为1或0两种情况进行电压切换，使得VDACP和VDACN相应变化，利用下一个电容权重的电容所连接的四态开关进行电压切换后使得Vdiff在原有基础上加上或减去0.25Vref，再利用下一个电容权重的电容所连接的四态开关进行电压切换后使得Vdiff在原有基础上加上或减去0.125Vref，以此类推，直到比较器输入端电压在一个量化误差范围1LSB之内，即可由比较器的累计输出结果得到P端输入电压VINP和N端输入电压VINN的差值完成转换后对所得到的数字信号。再利用自校准得到的失配数字值对所得到的数字信号进行数字处理，将转换得到的数字信号中包含的电容失配误差消除得到最终的模数转换结果Dout，由逐次逼近逻辑单元输出。
另外有一点需要说明的是，通过上述介绍可知，在差分逐次逼近逻辑单元中，比较器的输出与中值参考电压Vref_mid无关，因此中值参考电压Vref_mid的取值对ADC转换过程没有任何影响，因此对中值参考电压Vref_mid的取值精度要求不高。但单端逐次逼近逻辑单元中，比较器的输出与中值参考电压Vref_mid相关，因此中值参考电压Vref_mid的取值精度要求较高。因此虽然在差分逐次逼近逻辑单元和单端逐次逼近逻辑单元中，中值参考电压Vref_mid都是在Vref/2的预定范围内，但差分逐次逼近逻辑单元中的预定范围大于单端逐次逼近逻辑单元的预定范围，比如差分逐次逼近逻辑单元中的中值参考电压Vref_mid在0.4Vref～0.6Vref的预定范围内，而单端逐次逼近逻辑单元中的中值参考电压Vref_mid必须为精准的0.5Vref。
以上的仅是本申请的优选实施方式，本发明不限于以上实施例。可以理解，本领域技术人员在不脱离本发明的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本发明的保护范围之内。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：一种模数转换电路