具体实施方式

请参照图式，其中相同的组件符号代表相同的组件，本发明的原理是以实施在一适当的运算环境中来举例说明。以下的说明是基于所例示的本发明具体实施例，其不应被视为限制本发明未在此详述的其它具体实施例。

参阅图1，本发明实施例提供的RC振荡器中，所述RC振荡器100包括RC充放电电路、开关电容积分器、比较器13以及触发器14。

其中，所述RC充放电电路包括两条充放电支路11，每条所述充放电支路11包括充放电电容Cref和用于根据所述触发器14输出的控制信号控制所述充放电电容Cref交替充放电的控制电路，其中当一条所述充放电支路11的充放电电容Cref处于充电状态时，另一条所述充放电支路11的充放电电容Cref处于放电状态。

所述开关电容积分器包括分别与所述两条充放电支路11连接的两条采样电路121以及与所述两条采样电路连接的积分电路122，所述两条采样电路121分别用于根据所述触发器14输出的控制信号对两个所述充放电电容Cref的充电电压进行采样，以得到采样电压，所述积分电路122用于对所述采样电压进行积分以输出目标电压。所述比较器13的同向输入端与所述两条充放电支路11的输出端连接，用于接收充电状态的所述充放电支路11输出的待检测电压Vc，所述比较器13的反向输入端与所述积分电路122的输出端连接，用于接收所述目标电压Vth，所述比较器13对所述目标电压Vth和所述待检测电压Vc进行比较，并根据比较结果输出脉冲信号Vcmpo，所述触发器14用于根据所述脉冲信号Vcmpo输出所述控制信号。

因此，本发明的实施例中，通过复用比较器，即两条充放电支路11共用一个比较器，不需要设置两个比较器，从而可以避免两个比较器的输入失调电压的不同对时钟周期的影响，从而提高RC振荡器的精度。

进一步地，所述两条充放电支路11分别为第一充放电支路和第二充放电支路，所述控制信号包括第一信号和第二信号，其中所述第一信号和第二信号中的一个为高电平时另一个为低电平。如图1所示，第一充放电支路为图中的上半部分的充放电支路11，第二充放电支路为图中的下半部分的充放电支路11。

其中，触发器14包括trig输入端、D输入端、Q输出端和QB输出端，其中所述Q输出端用于输出第一信号Q，所述QB输出端用于输出第二信号QB。比较器13的输出端与触发器14的trig输入端连接，QB输出端与D输入端连接，用于将QB输出端输出的第二信号反馈回D输入端。

每条所述充放电支路11的控制电路包括PMOS管P1、电阻R1、第一NMOS管N1以及第二NMOS管N2。所述PMOS管P1的源极连接电压源Vcc，所述PMOS管P1的漏极与所述电阻R1的一端连接，所述电阻R1的另一端与所述第一NMOS管N1的漏极、所述第二NMOS管N2的源极以及所述充放电电容Cref的第一端连接，所述第一NMOS管N1的源极接地，所述充放电电容Cref的第二端接地，所述第二NMOS管N2的漏极作为所述充放电支路11的输出端，用于输出待检测电压Vc。其中两条所述充放电支路11中的所述第二NMOS管N2的漏极连接在一起。

其中，第一充放电支路的控制电路中的PMOS管P1的栅极和第一NMOS管N1的栅极连接所述第一信号Q，即与触发器14的Q输出端连接，所述第二NMOS管N2的栅极连接所述第二信号，即与触发器14的QB输出端连接；第二充放电支路的控制电路中的PMOS管P1的栅极和第一NMOS管N1的栅极连接所述第二信号QB，即与触发器14的QB输出端连接，第二NMOS管N2的栅极连接所述第一信号Q，即与触发器14的Q输出端连接。

本实施例中，两条采样电路121分别为与所述第一充放电支路对应连接的第一采样电路和与所述第二充放电支路对应连接的第二采样电路。

每条所述采样电路121包括第三NMOS管N3、第四NMOS管N4和采样电容Cs，所述第三NMOS管N3的漏极与对应的充放电支路11的充放电电容Cref的第一端连接，所述第三NMOS管N3的源极与所述第四NMOS管N4的漏极、所述采样电容Cs的第一端连接，所述采样电容Cs的第二端接地，所述第四NMOS管N4的源极为所述采样电路121的输出端，用于输出所述采样电压Vse。其中两条所述采样电路121的第四NMOS管N4的源极连接在一起。

其中，所述第一采样电路的所述第三NMOS管N3的栅极和所述第四NMOS管N4的栅极分别连接所述第二信号QB和所述第一信号Q，所述第二采样电路的所述第三NMOS管N3的栅极和所述第四NMOS管N4的栅极分别连接所述第一信号Q和所述第二信号QB。

所述积分电路122包括运算放大器OP和积分电容Cint。所述运算放大器OP的反向输入端与所述两条采样电路的第四NMOS管N4的源极连接，所述运算放大器OP的同向输入端用于输入基准电压Vset，所述运算放大器OP的输出端为所述积分电路122的输出端，用于输出目标电压Vth，并与所述比较器13的反向输入端连接，所述积分电容Cint的第一端与所述运算放大器OP的反向输入端连接，所述积分电容Cint的第二端与所述运算放大器OP的输出端连接。

下面将进一步详细描述本发明实施例的RC振荡器的工作原理。

如图1所示，两条充放电支路11为上下两部分结构相同的电路，并且两条采样电路121也是上下两部分结构相同的电路。

结合图2，当第一信号Q为高电平、第二信号QB为低电平时，此时上半部分的充放电支路11为放电状态，下半部分的充放电支路11为充电状态，上半部分的采样电路121进行积分工作，而下半部分的采样电路121则进行采样工作。其中，图2所示的VC1电压表示的是下半部分的充放电支路11的充放电电容Cref的第一端处的电压，VC2电压表示的下半部分的充放电支路11的充放电电容Cref的第一端处的电压。

具体地，当第一信号Q为高电平、第二信号QB为低电平时，上半部分的充放电支路11中的PMOS管P1和第二NMOS管N2为断开状态，第一NMOS管N1为导通状态，而下半部分的充放电支路11中的PMOS管P1和第二NMOS管N2为导通状态，第一NMOS管N1为断开状态；以及，上半部分的采样电路121中的第三NMOS管N3为断开状态，第四NMOS管N4为导通状态，下半部分的采样电路121的第三NMOS管N3为导通状态，第四NMOS管N4为断开状态。此时，上半部分的充放电支路11中的充放电电容Cref处于放电状态，其通过第一NMOS管N1将电荷释放到地；而下半部分的充放电支路11的充放电电容Cref处于充电状态，即下半部分充放电支路11的电压源Vcc通过导通的PMOS管P1，并流经电阻R1对充放电电容Cref进行充电，下半部分的充放电支路11通过导通的第二NMOS管N2输出待检测电压Vc。而积分电路122通过上半部分采样电路121中的导通的第四NMOS管N4对上半部分的采样电容Cs上的采样电荷进行积分，并调节输出的目标电压Vth，即RC充放电电路的充电目标电压；下半部分的采样电路121的采样电容Cs，通过导通的第三NMOS管N3和第二NMOS管N2，对下半部分正在充电的充放电支路11输出的待检测电压Vc进行采样。

当第一信号Q为低电平、第二信号QB为高电平时，上半部分的充放电支路11为充电状态，下半部分的充放电支路11为放电状态，上半部分的采样电路121进行积分工作，而下半部分的采样电路121则进行采样工作。

具体地，当第一信号Q为低电平、第二信号QB为高电平时，上半部分的充放电支路11中的PMOS管P1和第二NMOS管N2为导通状态，第一NMOS管N1为断开状态，而下半部分的充放电支路11中的PMOS管P1和第二NMOS管N2为断开状态，第一NMOS管N1为导通状态；以及，上半部分的采样电路121中的第三NMOS管N3为导通状态，第四NMOS管N4为断开状态，下半部分的采样电路121的第三NMOS管N3为断开状态，第四NMOS管N4为导通状态。此时，上半部分的充放电支路11中的充放电电容Cref处于充电状态，即上半部分充放电支路11的电压源Vcc通过导通的PMOS管P1，并流经电阻R1对充放电电容Cref进行充电，上半部分的充放电支路11通过导通的第二NMOS管N2输出待检测电压Vc；而下半部分的充放电支路11的充放电电容Cref处于放电状态，其通过第一NMOS管N1将电荷释放到地。而积分电路122通过下半部分采样电路121中的导通的第四NMOS管N4对下半部分的采样电容Cs上的采样电荷进行积分，并调节输出的目标电压Vth，即RC充放电电路的充电目标电压；上半部分的采样电路121的采样电容Cs，通过导通的第三NMOS管N3和第二NMOS管N2，对上半部分正在充电的充放电支路11输出的待检测电压Vc进行采样。

因此，两条充放电支路11在触发器14的第一信号Q和第二信号QB的控制下，可以实现对各自的充放电电容Cref进行交替充放电，并且可以实现一条充放电支路11的充放电电容Cref在充电状态时，另一条充放电支路11的充放电电容Cref处于放电状态。通过两个第二NMOS管N2分时对处于充电状态的充放电支路11进行输出，将输出的待检测电压Vc输入至比较器13中，从而通过比较器13检测任一条充放电支路11的充电状态。因此复用一个比较器13即可实现对两条充放电支路11的待检测电压Vc的检测。并且，两个采样电路121分时复用同一个运算放大器OP，在所述RC充放电电路的充放电电容Cref放电时进行积分工作，与采用两个运算放大器OP的方案相比，可以消除由于两个运算放大器OP不同的输入失调电压导致的积分输出目标电压Vth不一致进而导致的RC振荡器频率变异和占空比变异问题。

其中，比较器13通过将待检测电压Vc与目标电压Vth进行对比，当待检测电压Vc超过目标电压Vth时，输出高电平的脉冲信号Vcmop，当待测电压Vc低于目标电压Vth时，输出低电平的脉冲信号Vcmop。触发器14为上升沿有效，高电平的脉冲信号Vcmop作为触发器14的触发信号，使得触发器14的Q输出端和QB输出端发生翻转，即若触发器14当前的Q输出端输出的第一信号为高电平、QB输出端输出的第二信号QB为低电平时，则当触发器14接收到高电平的脉冲信号Vcmop时，则Q输出端输出的第一信号变为低电平，QB输出端输出的第二信号QB变为高电平。当触发器14完成翻转后，脉冲信号Vcmop变为低电平状态，Q输出端和QB输出端输出的信号保持为翻转后的信号。由此，通过触发器14的Q输出端和QB输出端输出的信号，可以对两条充放电支路11的充放电状态进行切换，以及对两条采样电路121的采样积分状态进行切换。

其中，脉冲信号Vcmop的脉冲宽度为所述触发器14的响应时间、所述充放电电容Cref的放电时间以及所述比较器13的响应时间的总和。

如图2所示，在经过若干个充放电周期后，目标电压Vth最终会趋向于平稳，本发明实施例的RC振荡器的半个时钟周期为充放电电容Cs的充电时间、比较器13的响应时间（包含比较器的输入失调电压）以及触发器的响应时间的总和。

本发明的实施例中，所述比较器13在检测待检测电压Vc时被交替处于充电状态的两条充放电支路11复用。而目标电压Vth会根据每半个周期的比较器13和触发器14的延时不同而分别进行积分调节。若不复用比较器，而是采用两个比较器分别对RC充放电电路的上下两条充放电支路输出的待检测电压Vc进行检测，那么由于两个比较器的输入失配电压不同，会导致目标电压Vth在两个半周期得到不同的积分结果，即所述目标电压Vth反复在两个稳定值之间振荡，从而导致目标电压Vth在两个半时钟周期不一致，从而导致输出时钟的占空比必然有大有小，难以到达50%，此外，第二，目标电压Vth若一直在两个稳定值之间反复振荡，则对积分电路的建立时间要求较高，即半周期内必须稳定，当实现高频时钟时，比如48MHz时钟频率情况下，积分电路必须在半周期即10.4ns内重新建立，增加了积分电路的设计难度，并且建立的状况依赖于制程、电压和温度，从而导致占空比和时钟周期随着制程、电压和温度的变异加剧。因此，本发明实施例通过复用一个比较器13，可以避免采用两个比较器所造成的问题，避免两个比较器对时钟周期的影响，提高RC振荡器的精度。

参阅图3，进一步地，本发明另一实施例的RC振荡器中，RC振荡器还包括振荡恢复电路。所述振荡恢复电路包括防抖动电路15、第五NMOS管N5以及第六NMOS管N6。

其中所述防抖动电路15的输入端与所述比较器13的输出端连接，从而脉冲信号Vcmop输入至防抖动电路15中，所述防抖动电路15的输出端与所述第五NMOS管N5、第六NMOS管N6的栅极连接，所述第五NMOS管N5的源极接地，所述第五NMOS管N5的漏极连接所述比较器的同向输入端，所述第五NMOS管N5的源极接地，所述第六NMOS管N6的源极连接所述运算放大器OP的输出端，所述第六NMOS管N6的漏极连接所述运算放大器OP的反向输入端。所述防抖动电路15用于在所述比较器13输出的脉冲信号Vcmop的宽度大于预设时间时，输出高电平的WAKE信号，以控制所述第五NMOS管N5和第六NMOS管N6导通。

振荡恢复电路用于对比较器13输出的脉冲信号Vcmop进行监控。在正常情况下，脉冲信号Vcmop的脉冲宽度（即高电平维持的时间）为所述触发器14的响应时间、所述充放电电容Cref的放电时间以及所述比较器13的响应时间的总和，此时脉冲信号Vcmop的脉冲宽度小于或等于防抖动电路15可通过的脉冲时间td，此时防抖动电路15输出低电平的WAKE信号。当RC振荡器停止振荡后，脉冲信号Vcmop会一直保持高电平，此时待检测电压Vc也可能保持高电平，当脉冲信号Vcmop的脉冲宽度大于防抖动电路15可通过的脉冲时间td（即预设时间），则防抖动电路15输出高电平的WAKE信号，将待检测电压Vc下拉地（低于目标电压Vth），同时运算放大器OP的输出端和反向输入端通过导通的第六NMOS管N6相连，重新建立直流工作点，使得积分电路重新建立，从而使得RC振荡器重新振荡。

本发明实施例的防抖动电路15的作用是：当输入的脉冲信号Vcmop的脉冲宽度小于或等于脉冲时间td时，保持低电平的输出信号，即脉冲信号被过滤掉；当脉冲信号Vcmop的脉冲宽度大于脉冲时间td时，防抖动电路15才输出脉冲信号，其输出的脉冲信号为Vcmop，即当脉冲信号Vcmop的脉冲宽度大于脉冲时间td时，脉冲信号Vcmop可以通过防抖动电路15。

其中，所述防抖动电路15包括第一非门INV1、第二非门INV2、第三非门INV3、第一延时电路151、第二延时电路152、第一或非门NOR1、第二或非门NOR2、第三或非门NOR3以及第四或非门NOR4。

所述第一非门INV1的输入端为所述防抖动电路15的输入端，与所述比较器13的输出端连接，图中“IN”表示输入端，用于输入脉冲信号Vcmop，“OUT”表示输出端。所述第一非门INV1的输出端与所述第二非门INV2的输入端、所述第二延时电路152的输入端连接，所述第二非门INV2的输出端与所述第一延时电路151的输入端连接，所述第一延时电路151的输出端与所述第一或非门NOR1的第一输入端连接，所述第一或非门NOR1的第二输入端与所述第二或非门NOR2的输出端、第四或非门NOR4的第二输入端连接，所述第一或非门NOR1的输出端与所述第二或非门NOR2的第一输入端、所述第三或非门NOR3的第一输入端连接，所述第二延时电路152的输出端与所述第二或非门NOR2的第二输入端连接，所述第三或非门NOR3的第二输入端与所述第四或非门NOR4的输出端、所述第三非门INV3的输入端连接，所述第三或非门NOR3的输出端与所述第四或非门NOR4的第一输入端连接，所述第三非门INV3的输出端为所述防抖动电路15的输出端，与所述第五NMOS管N5、第六NMOS管N6的栅极连接。

其中，第一延时电路151和第二延时电路152的作用就是将输入的信号延时一定时间后再输出的电路，其上升沿延时时间为td，下降沿延时远小于td，可以认为下降沿基本无延时。假设有一上升沿信号在t=0时刻输入延时电路，那么此上升沿信号会在t=td时刻才从延时电路输出，td时刻之前延时电路输出不变。

防抖动电路15的具体工作原理为：当输入信号为上升沿时，IN节点从0变为1，经过第一非门INV1和第二非门INV2后，高电平到达A结点，通过第一延时电路151的延时，经过td时间后传输到DA节点，从而将FB节点置为0。输入信号经过第一非门INV1后变为低电平，低电平会通过第二延时电路152，迅速到达DB节点，等FB节点为低电平后将FA节点置为高电平，从而将FC节点拉低，使OUT输出高电平，实现上升沿的输出。从IN输入上升沿到OUT输出上升沿延时约为td。

由此，IN节点从0变为1，要经过td时间才能到达DA节点，当脉冲信号Vcmop时间很短时，DA节点还未切换为高电平，IN节点已经切换为低电平，由于延迟电路被设计为上升沿延时td，下降沿传递迅速，因而脉冲宽度小于td时间的脉冲，不能使后级电路DA发生从低电平到高电平的转换，因而被滤掉。

本发明实施例还提供一种电子设备，包括上述任一实施例的RC振荡器。

本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。