阅读说明：本技术 振荡器电路 (Oscillator circuit ) 是由 松野典朗 于 2020-04-17 设计创作，主要内容包括：本申请涉及振荡器电路。提供了一种小面积振荡器电路。该振荡器电路包括第一恒流源和第二恒流源、比较器、第一电容元件和第二电容元件以及电阻元件。在第一状态下,第一电容元件连接到第一恒流源和固定电压节点,第二电容元件连接到第二恒流源和第一电流源,电阻元件连接到第二恒流源。在第二状态下,第一电容元件连接到第二恒流源和第一恒流源,第二电容元件连接到第二恒流源和固定电压节点,电阻元件连接到第一恒流源。(The present application relates to oscillator circuits. A small area oscillator circuit is provided. The oscillator circuit includes first and second constant current sources, a comparator, first and second capacitance elements, and a resistance element. In the first state, the first capacitive element is connected to the first constant current source and the fixed voltage node, the second capacitive element is connected to the second constant current source and the first current source, and the resistive element is connected to the second constant current source. In the second state, the first capacitive element is connected to the second constant current source and the first constant current source, the second capacitive element is connected to the second constant current source and the fixed voltage node, and the resistive element is connected to the first constant current source.)

振荡器电路

相关申请的交叉引用

这里通过参考并入2019年4月23日提交的日本专利申请No.2019-081990的全部公开内容，包括说明书、附图和摘要。

技术领域

本发明涉及振荡器电路。

背景技术

时钟振荡器电路被构建于例如通用微型计算机的半导体装置中。时钟振荡器电路是用于产生时钟信号的电路，该时钟信号用于限定诸如CPU(中央处理单元)和***功能块的内部模块的操作。

为了减小装置的尺寸和成本，可以将所谓片上振荡器(在没有诸如晶体振荡器的外部组件的情况下配置)用于时钟振荡器电路。通常，片上振荡器的频率精度低于使用外部振荡器的时钟振荡器电路的频率精度。因此，片上振荡器的应用受到限制。

下面列出了公开的技术。

<专利文献1>美国专利No.9680413

专利文献1公开了一种要求低功耗的时钟振荡器电路。具体地，示出了其中振荡频率由电阻值和电容值确定的RC振荡器电路。振荡频率由电阻值和电容值决定。

专利文献1的时钟振荡器电路由两个恒定电流、电阻器电容和比较器组成。时钟振荡器电路通过流过电阻器的一个恒定电流来产生参考电压，并通过另一个恒定电流对电容器充电。在这里，电容器的电压随时间成比例上升。比较器将电容的电压与参考电压进行比较，并根据比较结果产生时钟信号。振荡器通过重复这些操作来执行。电容达到参考电压所需的时间相当于振荡周期的一半时间。因此，当振荡周期为T、电阻元件的电阻值为R、电容元件的电容值为C时，振荡周期T是电阻值R和电容值C的乘积的两倍，并且被定义为下式(1)。

T＝2RC (1)

现有技术文献

发明内容

然而，专利文献1中公开的振荡器电路存在电阻元件和电容元件变大的问题，特别是当需要低振荡频率作为期望的振荡频率时，例如在实时时钟中。

本公开在于解决上述问题，并且本公开提供了一种具有小面积的振荡器电路。其它目的和新颖特征将从说明书和附图的描述中变得明显。

解决问题的手段

根据一个实施例，振荡器电路包括：第一恒流源；第二恒流源；比较器，其一输入端子连接至第一恒流源，其另一输入端子连接至第二恒流源；第一电容元件；第二电容元件；电阻元件，其一个端子连接到第一恒流源和第二恒流源之一，另一端子连接到固定电压节点；以及开关控制电路，用于控制第一恒流源和第二恒流源、固定电压节点、第一电容元件和第二电容元件以及电阻元件之间的连接关系。开关控制电路在第一状态和第二状态之间切换，其中在第一状态中，第一电容元件中的一个连接到第一恒流源并且另一个连接到固定电压节点，第二电容元件中的一个连接到第二恒流源并且另一个连接到第一恒流源，电阻器元件的一侧连接到第二恒流源；在第二状态中，根据比较器的输出，第一电容元件的一个连接到第二恒流源并且另一个连接到第二恒流源，第二电容元件中的一个连接到第二恒流源并且另一个连接到固定电压节点，电阻器元件的一侧连接到第一恒流源。

发明的效果

根据一个实施例，可以使得用于实现相同频率的振荡器电路的RC时间常数小于比较示例的RC时间常数。可以减小电阻元件和电容元件中的至少一个的面积以减小振荡器电路的面积。

附图说明

图1是示出根据第一实施例的振荡器电路100的配置的图。

图2是用于说明根据第一实施例的振荡器电路100的正相时钟信号CLK处于高电平时的等效电路的图。

图3是用于说明根据第一实施例的振荡器电路100的反相时钟信号CLKB处于高电平时的等效电路的图。

图4是示出根据第一实施例的振荡器电路100的节点NX和NY的电位的变化的图。

图5是示出根据第一实施例的振荡器电路100的电容元件C1和C2的端子之间的电压转换的图。

图6是示出根据第二实施例的振荡器电路200的配置的图。

图7是用于说明根据第二实施例的解码器DC的电路配置的电路图。

图8是用于说明根据第二实施例的从解码器DC输出的开关控制信号S0到S11的图。

图9是示出根据第二实施例的振荡器电路200的第一连接状态的等效电路的图。

图10是示出根据第二实施例的振荡器电路200的第二连接状态的等效电路的图。

图11是示出根据第二实施例的振荡器电路200的第三连接状态的等效电路的图。

图12是示出根据第二实施例的振荡器电路200的第四连接状态的等效电路的图。

图13是示出根据第二实施例的振荡器电路200的节点NX和NY的电位的变化的图。

图14是示出根据第二实施例的振荡器电路200的电容元件C1和C2的端子之间的电压的转变的图。

图15是用于说明根据第二实施例的振荡器电路200从第一连接状态切换到第二连接状态时的状态的图。

图16是用于说明根据第二实施例切换振荡器电路200的第二连接状态时的状态的图。

具体实施方式

在附图中，相同或者对应的部件用相同的附图标记表示，并且不再重复对其的描述。

<第一实施例>

图1是示出根据第一实施例的振荡电路100的配置的图。

参照图1，振荡器电路100包括：电流源CS1和CS2、电阻元件R1、电容元件C1和C2、开关SW1到SW6以及比较单元CMP。开关SW1到SW6接收正相时钟信号CLK或反相时钟信号CLKB的输入以执行切换操作。

比较单元CMP包括比较器CP和反相器IV0和IV1。反相器IV0反转比较器CP的输出以输出正相时钟信号CLK。

反相器IV1反转反相器IV0的输入，并输出反相时钟信号CLKB。

在电容元件C1中，一个是节点NA0，另一个是节点NA1。在电容元件C2中，一个是节点NB0，另一个是节点NB1。

例如，电流源CS1、CS2由使用MOS晶体管的电流镜电路配置。

开关SW1到SW6例如由MOS晶体管组成。电流源CS1连接在电源节点(电源电压VDD)和节点NX之间，并提供恒定电流Ic。

电流源CS2连接在电源节点(电源电压VDD)和节点NY之间，并提供恒定电流Ic。

比较器CP的一个输入端子连接到节点NX，另一个输入端子连接到节点NY。比较器CP比较节点NX的电位和节点NY的电位，并输出与比较结果相对应的信号。

电容元件C1的节点NA0连接到节点NX。电容元件C1的节点NA1经由开关SW3连接到固定电压VSS(固定电压节点)。开关SW3接收正相时钟信号CLK。

电容元件C2的节点NB0连接到节点NY。电容元件C2的节点NB1经由开关SW4连接到固定电压VSS(固定电压节点)。开关SW4接收反相时钟信号CLKB。

开关SW1连接在节点NX和节点NC之间，并且接收反相时钟信号CLKB的输入。

开关SW2连接在节点NY和节点NC之间，并且接收正相时钟信号CLK的输入。

开关SW5连接在节点NA1和节点NB0之间，并且接收反相时钟信号CLKB的输入。

开关SW6连接在节点NA0和节点NB1之间，并且接收正相时钟信号CLK的输入。

开关SW1到SW6构成开关控制电路，用于控制电流源CS1、CS2和固定电压节点(固定电压VSS)、电容元件C1、C2和电阻元件R1之间的连接关系。

电阻元件R1连接在节点NC和固定电压节点(固定电压VSS)之间。电阻元件R1是电阻值可调的可变电阻元件。通过调节电阻值可以调节振荡频率。不仅可以通过调节电阻值来调节振荡频率，还可以通过调节电容元件C1和C2的电容值来调节振荡频率。具体地，也可以通过向电容元件C1和C2添加调节机制来调节电容元件C1和C2的电容值，或者通过调节电容元件C1和C2的电容值和电阻元件R1的电阻值来调节振荡频率。

(振荡器电路的操作)接下来，将描述振荡器电路的操作。

开关SW1、SW4和SW5由反相时钟信号CLKB控制，并且被控制成在例如反相时钟信号CLKB处于高电平时接通。

开关SW2、SW3和SW6由正相时钟信号CLK控制，并且被控制成在例如正相时钟信号CLK处于高电平时接通。

当正相时钟信号CLK处于高电平时，开关SW2、SW3和SW6接通，并且开关SW1、SW4和SW5断开。当反相时钟信号CLK处于高电平时，开关SW2、SW3和SW6断开，并且开关SW1、SW4和SW5接通。

图2是用于说明根据第一实施例的振荡器电路100的正相时钟信号CLK处于高电平时的等效电路的图。

如图2所示，电容元件C1通过由电流源CS1提供的恒流Ic的0.5Ic电流充电。因此，节点NA0的电位随时间成比例上升。

由电流源CS1提供的恒流I的剩余0.5Ic对电容元件C2中存储的电荷放电。

电流1.5Ic(从电容元件C2放电的电流0.5Ic和从电流源CS2提供的电流Ic的总和)流向电阻元件R1。

结果，节点NY的电位成为由节点电阻元件R1的电阻值和流向节点电阻元件R1的电流值确定的恒定电压。

当随时间上升的节点NX的电位达到节点NY的电位时，比较器CP的输出被反转。从反相器IV0输出的正相时钟信号CLK从高电平转变到低电平。从反相器IV1输出的反相时钟信号CLKB从低电平变到高电平。

图3是用于说明根据第一实施例的振荡器电路100的反相时钟信号CLKB处于高电平时的等效电路的图。

如图3所示，在由电流源CS2提供的恒定电流Ic中，电容元件C2由0.5Ic的电流充电。结果，节点NB0的电位随时间成比例上升。

由电流源CS2提供的恒定电流Ic的剩余电流0.5Ic对电容元件C1中存储的电荷放电。

电流1.5Ic(其是从电容元件C1放电的电流0.5I和从电流源CS1提供的电流Ic的总和)流向电阻元件R1。

结果，节点NX的电位成为由电阻元件R1的电阻值和流向电阻元件R1的电流值确定的恒定电压。

当随时间上升的节点NY的电位达到节点NX的电位时，比较器CP的输出被反转。从反相器IV0输出的正相时钟信号CLK从低电平转变到高电平。从反相器IV1输出的反相时钟信号CLKB从高电平变到低电平。

这样，正相时钟信号CLK重复从高电平到低电平以及从低电平到高电平的转变。因此，振荡器电路100通过该过程来执行振荡操作。

图4是用于说明根据第一实施例的振荡器电路100的节点NX和NY的电位的变化的图。

如图4所示，直到节点NX的电位达到节点NY的恒定电压(参考电压)的时段对应于振荡时段的1/2的时段。电容元件C1由0.5Ic的电流充电，并且节点NX的电位升高。

因此，当振荡时段被定义为T、电容元件C1和C2的电容值被定义为C、电阻元件R1的电阻值被定义为R以及电流源CS1和CS2的电流值被定义为Ic时，建立了以下式(2)的关系。

0.5Ic(T/2)/C＝1.5Ic·R (2)

因此，振荡时段T如式(3)所示那样确定，并且是电阻值R和电容C的乘积的6倍。

T＝6RC (3)

如图4所示，在实际电路中，比较器CP具有从输入信号改变的时间直到输出信号改变的延迟时间。结果，在节点NX和NY中发生过冲(overshoot)。

图5是用于说明根据第一实施例的振荡器电路100的电容元件C1和C2的端子之间的电压的转变的图。

如图5所示，电容元件C1和C2的端子电压理想地是在0和参考电压之间往复的三角波。另一方面，如图所示，由于出现两个欠冲和两个过冲，因此循环延迟了该量。

考虑到这一点，当比较器CP的延迟时间为Td时，振荡器电路100的振荡时段Ta由下式(4)确定。

Ta＝6RC+4Td (4)

(振荡频率精度的影响)比较器CP的延迟时间Td被构成比较器CP的诸如晶体管元件的噪声分量所改变。功率噪声的主要项是由于低频噪声引起的延迟时间Td的波动。为了提高频率精度，需要减小振荡时段Ta中Td的比率。

作为比较示例，在传统方法中，考虑比较器延迟时间的振荡时段由下式(5)确定。

Ta＝2RC+2Td (5)

因此，与根据比较示例的比较器相比，在设置相同频率时的RC的乘积可以是1/3，可以显著减小电路面积。

此外，依照根据第一实施例的振荡器电路100，比较器CP的延迟时间Td在振荡时段中的贡献率小于根据比较示例的比较器的延迟时间Td的贡献率。因此，可以抑制由于比较器CP的延迟时间的变化而引起的振荡频率的精度的恶化。

<第二实施例>

图6是用于说明根据第二实施例的振荡电路200的配置的图。

参考图6，振荡器电路200包括：电流源CS1和CS2、电阻元件R1、电容元件C1和C2、开关SW1到SW2、三输出开关(SP3TSW)ST1-ST4、比较单元CMP和解码器DC。开关SW1到SW6接收正相时钟信号CLK或反相时钟信号CLKB的输入以执行切换操作。

比较单元CMP包括比较器CP和反相器IV0、IV1。反相器IV0反转比较器CP的输出以输出正相时钟信号CLK。

反相器IV1反转反相器IV0的输入，并输出反相时钟信号CLKB。

在电容元件C1中，一侧是节点NA0，另一侧是节点NA1。在电容元件C2中，一侧是节点NB0，另一侧是节点NB1。

例如，电流源CS1、CS2由使用MOS晶体管的电流镜电路配置。

开关SW1、SW2例如由MOS晶体管构成。电流源CS1连接在电源节点(电源电压VDD)和节点NX之间，并提供恒定电流Ic。

电流源CS2连接在电源节点(电源电压VDD)和节点NY之间，并提供恒定电流Ic。

比较器CP的一个输入端子连接到节点NX，另一个输入端子连接到节点NY。比较器CP比较节点NX的电位和节点NY的电位，并输出与比较结果相对应的信号。

电容元件C1的节点NA0连接到三输出开关ST1。三输出开关ST1根据从解码器DC输出的开关控制信号S0、S2和S4，将节点NA0连接到固定电压节点(固定电压VSS)、节点NX和节点NY中的任何一项。

电容元件C1的节点NA1连接到三输出开关ST2。三输出开关ST2根据从解码器DC输出的开关控制信号S1、S3和S5，将节点NA1连接到固定电压节点(固定电压VSS)、节点NX和节点NY中的任何一项。

电容元件C2的节点NB0连接到三输出开关ST3。三输出开关ST3根据从解码器DC输出的开关控制信号S6、S8和S10，将节点NB0连接到固定电压节点(固定电压VSS)、节点NX和节点NY中的任何一项。

电容元件C2的节点NB1连接到三输出开关ST4。三输出开关ST4根据从解码器DC输出的开关控制信号S7、S9和S11，将节点NB1连接到固定电压节点(固定电压VSS)、节点NX和节点NY中的任何一项。

电阻元件R1连接在节点NC和固定电压节点(固定电压VSS)之间。电阻元件R1是电阻值可调的可变电阻元件。通过调节电阻值可以调节振荡频率。

开关SW1连接在节点NX和节点NC之间，并且接收反相时钟信号CLKB的输入。

开关SW2连接在节点NY和节点NC之间，并且接收正相时钟信号CLK的输入。

开关SW1和SW2、三输出开关ST1到ST4以及解码器DC构成开关控制电路，用于控制电流源CS1和CS2、固定电压节点(固定电压VSS)、电容元件C1、C2和电阻元件R1的连接关系。

图7是用于说明根据第二实施例的解码器DC的电路配置的电路图。参考图7，解码器DC包括分频器40和42、反相器IV2和IV3以及AND(与)电路AD0到AD11。

分频器40将正相时钟信号CLK的频率除以1/2，并输出所分割的频率作为开关控制信号S0。开关控制信号S0(高电平)连接节点NA0和节点NX。

反相器IV2反转分频器40的输出，并将反转的输出作为开关控制信号S1输出。开关控制信号S1(高电平)连接节点NA1和节点NX。

AND电路AD0将反相器IV2的输出和反相时钟信号CLKB的AND逻辑运算结果作为开关控制信号S2输出。开关控制信号S2(高电平)连接节点NA0和节点NY。

AND电路AD1将分频器40的输出和反相时钟信号CLKB的AND逻辑运算结果作为开关控制信号S3输出。开关控制信号S3(高电平)连接节点NA1和节点NY。

AND电路AD2将反相器IV2的输出和正相时钟信号CLK的AND逻辑操作结果作为开关控制信号S4输出。开关控制信号S4(高电平)连接节点NA0和固定电压节点(固定电压VSS)。

AND电路AD3将分频器40的输出和正相时钟信号CLK的AND逻辑操作结果作为开关控制信号S5输出。开关控制信号S5(高电平)连接节点NA1和固定电压节点(固定电压VSS)。

分频器42将反相时钟信号CLKB的频率除以1/2，并输出所分割的频率作为开关控制信号S6。开关控制信号S6(高电平)连接节点NB0和节点NY。

反相器IV3反转分频器42的输出，并将反转的输出作为开关控制信号S7输出。开关控制信号S7(高电平)连接节点NB1和节点NY。

AND电路AD4将反相器IV3的输出和正相时钟信号CLK的AND逻辑运算结果作为开关控制信号S8输出。开关控制信号S8(高电平)连接节点NB0和节点NX。

AND电路AD5将分频器42的输出和正相时钟信号CLK的AND逻辑运算结果作为开关控制信号S9输出。开关控制信号S9(高电平)连接节点NB1和节点NX。

AND电路AD6将反相器IV3的输出和反相时钟信号CLKB的AND逻辑运算结果作为开关控制信号S10输出。开关控制信号S10(高电平)连接节点NB0和固定电压节点(固定电压VSS)。

AND电路AD7将分频器42的输出和反相时钟信号CLKB的AND逻辑运算结果作为开关控制信号S11输出。开关控制信号S11(高电平)连接节点NB1和固定电压节点(固定电压VSS)。

图8是用于说明根据第二实施例的从解码器DC输出的开关控制信号S0到S11的图。

参照图8，在时间T0中，正相时钟信号CLK被设置为高电平，而反相时钟信号BCLK被设置为低电平。

据此，开关控制信号S0被设置为高电平。开关控制信号S2被设置为低电平。开关控制信号S4保持低电平。三输出开关ST1连接节点NA0和节点NX。

开关控制信号S1被设置为低电平。开关控制信号S3保持低电平。开关控制信号S5被设置为高。三输出开关ST2连接节点NA1和固定电压节点(固定电压VSS)。

开关控制信号S8保持低电平。开关控制信号S6保持高电平。开关控制信号S10保持低电平。开关ST3连接节点NB0和节点NY。

开关控制信号S9被设置为高。开关控制信号S7保持低电平。开关控制信号S11被设置为低电平。开关ST4连接节点NB1和节点NX。

这设置第一连接状态。接下来，在时间T1中，正相时钟信号CLK被设置为低电平，而反相时钟信号BCLK被设置为高电平。

据此，开关控制信号S0保持高电平。开关控制信号S2保持低电平。开关控制信号S4保持低电平。三输出开关ST1连接节点NA0和节点NX。

开关控制信号S1保持低电平。开关控制信号S3被设置为高电平。开关控制信号S5保持低电平。三输出开关ST2连接节点NA1和节点NY。

开关控制信号S8保持低电平。开关控制信号S6被设置为低电平。开关控制信号S10被设置为高电平。开关ST3连接节点NB0和固定电压节点(固定电压VSS)。

开关控制信号S9被设置为低。开关控制信号S7被设置为高。开关控制信号S11保持低电平。开关ST4连接节点NB1和节点NY。

这设置第二连接状态。在时间T2中，正相时钟信号CLK被设置为高电平，反相时钟信号BCLK被设置为低电平。

据此，开关控制信号S0被设置为低电平。开关控制信号S2保持低电平。开关控制信号S4设置为高电平。三输出开关ST1连接节点NA0和固定电压节点(固定电压VSS)。

开关控制信号S1被设置为高电平。开关控制信号S3被设置为低电平。开关控制信号S5保持低电平。三输出开关ST2连接节点NA1和节点NX。

开关控制信号S8被设置为高电平。开关控制信号S6保持低电平。开关控制信号S10被设置为低电平。开关ST3连接节点NB0和节点NX。

开关控制信号S9保持低电平。开关控制信号S7设置为高电平。开关控制信号S11保持低电平。开关ST4连接节点NB1和节点NY。

这设置第三连接状态。在时间T3中，正相时钟信号CLK被设置为低电平，反相时钟信号BCLK被设置为高电平。

据此，开关控制信号S0保持低电平。开关控制信号S2被设置为高电平。开关控制信号S4设置为低电平。三输出开关ST1连接节点NA0和节点NY。

开关控制信号S1保持高电平。开关控制信号S3保持低电平。开关控制信号S5保持低电平。三输出开关ST2连接节点NA1和节点NX。

开关控制信号S8被设置为低电平。开关控制信号S6被设置为高电平。开关控制信号S10保持低电平。开关ST3连接节点NB0和节点NY。

开关控制信号S9保持低电平。开关控制信号S7设置为低电平。开关控制信号S1被设置为高电平。开关ST4连接节点NB1和固定电压节点(固定电压VSS)。

这设置第四连接状态。在时间T4的连接状态被设置为第一连接状态，类似于在时间T0的连接状态。在时间T5的连接状态被设置为第二连接状态，类似于在时间T1的连接状态。在时间T6的连接状态被设置为第三连接状态，类似于在时间T2的连接状态。在时间T7的连接状态被设置为第四连接状态，类似于在时间T3的连接状态。这同样适用于时间T8之后的时间。

接下来，将描述第二实施例的振荡器电路200的操作。图9至图12示出了每个连接状态的等效电路。

图9是示出根据第二实施例的振荡器电路200的第一连接状态的等效电路的图。

在第一连接状态中，三输出开关ST1连接节点NA0和节点NX。三输出开关ST2连接节点NA1和固定电压节点(固定电压VSS)。开关ST3连接节点NB0和节点NY。开关ST4连接节点NB1和节点NX。

如图9所示，电容元件C1由电流源CS1提供的恒定电流Ic的0.5Ic电流充电。因此，节点NA0的电位随时间成比例上升。

由电流源CS1提供的恒定电流Ic的剩余电流0.5Ic对电容元件C2中存储的电荷放电。

电流1.5Ic(其是从电容元件C2放电的电流0.5Ic和从电流源CS2提供的电流Ic的总和)流向电阻元件R1。

结果，节点NY的电位成为由电阻元件R1的电阻值和流向电阻元件R1的电流值确定的恒定电压。

当随时间上升的节点NX的电位达到节点NY的电位时，比较器CP的输出被反转。从反相器IV0输出的正相时钟信号CLK从高电平转变到低电平。从反相器IV1输出的反相时钟信号CLKB从低电平变为高电平。

图10是用于说明根据第二实施例的振荡器电路200的第二连接状态的等效电路的图。

在第二连接状态中，三输出开关ST1连接节点NA0和节点NX。三输出开关ST2连接节点NA1和节点NY。开关ST3连接节点NB0和固定电压节点(固定电压VSS)。开关ST4连接节点NB1和节点NY。

如图10所示，电容元件C2由从电流源CS2提供的恒定电流Ic的0.5Ic电流充电。结果，节点NB1的电位随时间成比例地上升。

由电流源CS2提供的恒定电流Ic的剩余电流0.5Ic对电容元件C1中存储的电荷进行放电。

电流1.5Ic(其是从电容元件C1放电的电流0.5I和从电流源CS1提供的电流Ic的总和)流向电阻元件R1。

结果，节点NX的电位成为由电阻元件R1的电阻值和流向电阻元件R1的电流值确定的恒定电压。

当随时间上升的节点NX的电位达到节点NY的电位时，比较器CP的输出被反转。从反相器IV0输出的正相时钟信号CLK从低电平转变到高电平。从反相器IV1输出的反相时钟信号CLKB从高电平变为低电平。

图11是用于说明根据第二实施例的振荡器电路200的第三连接状态的等效电路的图。

在第三连接状态下，三输出开关ST1连接节点NA0和节点NX。三输出开关ST2连接节点NA1和固定电压节点(固定电压VSS)。开关ST3连接节点NB0和节点NY。开关ST4连接节点NB1和节点NX。

如图11所示，电容元件C1由从电流源CS1提供的恒定电流Ic的0.5Ic电流充电。因此，节点NA0的电位随时间成比例上升。

由电流源CS1提供的恒定电流Ic的剩余电流0.5Ic对电容元件C2中存储的电荷放电。

电流1.5Ic(其是从电容元件C2放电的电流0.5Ic和从电流源CS2提供的电流Ic的总和)流向电阻元件R1。

结果，节点NY的电位成为由节点电阻元件R1的电阻值和流向节点电阻元件R1的电流值确定的恒定电压。

当随时间上升的节点NX的电位达到节点NY的电位时，比较器CP的输出被反转。从反相器IV0输出的正相时钟信号CLK从高电平转变到低电平。从反相器IV1输出的反相时钟信号CLKB从低电平变为高电平。

图12是用于说明根据第二实施例的振荡器电路200的第四连接状态的等效电路的图。

在第四连接状态中，三输出开关ST1连接节点NA0和节点NX。三输出开关ST2连接节点NA1和节点NY。开关ST3连接节点NB0和固定电压节点(固定电压VSS)。开关ST4连接节点NB1和节点NY。

如图12所示，电容元件C2由从电流源CS2提供的恒定电流Ic的电流0.5Ic充电。结果，节点NB1的电位随时间成比例地上升。

由电流源CS2提供的恒定电流Ic的剩余电流0.5Ic对电容元件C1中存储的电荷放电。

电流1.5Ic(其是从电容元件C1放电的电流0.5I和从电流源CS1提供的电流Ic的总和)流向电阻元件R1。

结果，节点NX的电位成为由节点电阻元件R1的电阻值和流向节点电阻元件R1的电流值确定的恒定电压。

当随时间上升的节点NX的电位达到节点NY的电位时，比较器CP的输出被反转。从反相器IV0输出的正相时钟信号CLK从低电平转变到高电平。从反相器IV1输出的反相时钟信号CLKB从高电平变为低电平。

这样，正相时钟信号CLK重复从高电平到低电平以及从低电平到高电平的转变。因此，振荡器电路200通过该过程来执行振荡操作。

图13是用于说明根据第二实施例的振荡器电路200的节点NX和NY的电位的变化的图。

如图13所示，直到节点NX的电位达到节点NY的恒定电压(参考电压)的时段对应于振荡时段的1/2的时段。电容元件C1由0.5Ic的电流充电，并且节点NX的电位升高。

因此，当振荡时段为T，电容元件C1、C2的电容值为C，电阻元件R1的电阻值为R，并且电流源CS1、CS2的电流值为Ic时，理想振荡时段T为6RC，类似于第一实施例。

另一方面，在实际电路中，类似于第一实施例，比较器CP具有从输入信号改变时到输出信号改变时的延迟时间。结果，在节点NX和NY中发生过冲。

图14是用于说明根据第二实施例的振荡器电路200的电容元件C1和C2的端子之间的电压的转变的图。

如图14所示，电容元件C1和C2的端子电压理想地具有在0和参考电压之间往复的三角波。

在根据第二实施例的振荡器电路200中，延迟时间Td的延迟在半个周期内发生。考虑到这一点，当比较器CP的延迟时间为Td时，振荡器电路100的振荡周期Ta由下式(6)确定。

Ta＝6RC+2Td (6)

因此，与根据第一实施例的振荡器电路100的配置相比，根据第二实施例的振荡器电路200具有较少的延迟时间影响。

根据第二实施例的振荡器电路200使用了如下方法：当比较器CP的输出被反转时，使端子之间的电压接近于零的电容元件的连接极性反转。这使得可以消除额外充电。

图15是用于说明根据第二实施例的振荡器电路200从第一连接状态切换到第二连接状态时的状态的图。

如图15所示，通过比较器CP的延迟的影响，将电容元件C1的节点NA0和节点NA1的端子之间的电压设置为参考电压VREF+过冲电压ΔV。此时，将电容元件C2的节点NB1和节点NB0之间的端子电压设置为电压ΔV。

图16是用于说明当根据第二实施例切换振荡器电路200的第二连接状态时的状态的图。

如图16所示，根据第二连接状态的切换，将节点NY的电位设置为电容元件C2的节点NB1和节点NB0之间的端子电压的电压ΔV。

节点NX的电位被设置为参考电压VREF+2ΔV。由于节点NX的电位收敛到参考电压VREF，因此，由于在处理中的电容分压，最初存在于节点NY的电压ΔV的分量也消失。也就是说，过冲电压ΔV被消除。

同样，当从参照图11所描述的第三连接状态转变到参照图12所描述的第四连接状态时，也发生同样的现象。

因此，与根据第一实施例的振荡电路100相比，由比较器CP的延迟时间变化引起的输出噪声减半，因此根据第二实施例的振荡器电路200可以进一步抑制振荡频率精度的恶化。

尽管已经基于上述实施例具体描述了本公开，但本公开不限于这些实施例，并且不用说，可以在不偏离其要点的情况下进行各种修改。