阅读说明：本技术 用于高带宽和高裸片计数存储器堆叠的印刷电路板补偿结构 (Printed circuit board compensation structure for high bandwidth and high die count memory stacks ) 是由 J·T·孔特拉斯 S·莫宾 D·奥赫 R·A·扎凯 于 2021-03-08 设计创作，主要内容包括：本发明公开了一种用于高带宽和高裸片计数存储器堆叠的电路互连件。所述电路互连件可包含第一接地迹线、第一信号迹线、第二接地迹线和第二信号迹线。所述第一接地迹线可驻留在多层印刷电路板的第一层中。所述第一信号迹线可在所述第一层内定位成邻近于所述第一接地迹线。所述第二接地迹线可驻留在所述多层印刷电路板的第二层内。所述第二信号迹线可在所述第二层内定位成邻近于所述第二接地迹线。(A circuit interconnect for high bandwidth and high die count memory stacks is disclosed. The circuit interconnect can include a first ground trace, a first signal trace, a second ground trace, and a second signal trace. The first ground trace may reside in a first layer of a multilayer printed circuit board. The first signal trace may be positioned adjacent to the first ground trace within the first layer. The second ground trace may reside within a second layer of the multilayer printed circuit board. The second signal trace may be positioned adjacent to the second ground trace within the second layer.)

用于高带宽和高裸片计数存储器堆叠的印刷电路板补偿结构

相关申请和专利的交叉引用

本申请与2017年12月29日提交的美国专利10,468,073、2018年9月28日提交的美国专利10,637,533、2018年9月26日提交的第20200098728A1号US公开申请、美国专利10,643,676及2017年3月8日提交的美国专利10,283,200相关。

背景技术

高速通信总线引发例如反射等传输线效应。沿着传输路径的多个发送方和接收方增加信号反射的位置。例如裸片上终端电路(电阻性/有源)等终端电路减少高速信号沿着传输路径遇到的反射。

由于阻抗失配和反射(这使信号完整性降级)，多点总线上难以实现高频率和高带宽。源/传输器/驱动器、传输线和接收器的阻抗可能失配。在阻抗失配的每个点处，可能发生反射效应，从而随着信号变得有噪声而导致信号能量耗散。信号质量的此降低可能限制可实现到信号速度和带宽。

随着存储器裸片计数和存储器接口速度增加，尽管沿着传输路径添加了较多潜在反射节点，对改进信号性能的需要也可能增加。因此，需要以同时减少信令节点处的反射的方式减小沿着传输路径的阻抗。以此方式，可沿着存储装置和其它电子装置中使用的高速通信总线改进信号速度和质量。

发明内容

本公开涉及一种用于实施用于高带宽和裸片计数存储器堆叠的印刷电路板信号补偿结构的电路互连件。所述电路互连件可包括第一接地迹线、第一信号迹线、第二接地迹线和第二信号迹线。第一接地迹线可驻留在多层印刷电路板的第一层中。第一信号迹线可在第一层内定位成邻近于第一接地迹线。第二接地迹线可驻留在多层印刷电路板的第二层内。第二信号迹线可在第二层内定位成邻近于第二接地迹线。

本公开进一步涉及一种实施用于高带宽和裸片计数存储器堆叠的印刷电路板信号补偿结构的系统。所述系统可包括多层印刷电路板、信号补偿结构、存储控制器、裸片堆叠和通信总线。信号补偿结构可与多层印刷电路板集成。信号补偿结构可包括耦合到第一信号源的第一信号迹线和耦合到接地源的两个接地迹线。存储控制器可耦合到多层印刷电路板且可被配置成从一组存储器裸片读取数据和将数据写入到一组存储器裸片。裸片堆叠可耦合到多层印刷电路板且可包括通过线接合彼此连接的一组存储器裸片。通信总线可借助于信号补偿结构将所述一组存储器裸片连接到存储控制器。

最后，本公开涉及一种用于高带宽和裸片计数存储器堆叠的信号补偿结构。所述信号补偿结构可包括第一接地迹线、第一信号迹线、第二接地迹线和第二信号迹线。第一接地迹线可经由第一接地通孔耦合到多层印刷电路板的下部接地平面。多层印刷电路板可包括衬底、第一层、定位于第一层上方的第二层、下部接地平面和上部接地平面。绝缘层可使下部接地平面与第一层、第一层和第二层，以及第二层和上部接地平面分离。第一信号迹线可在第一层内定位成邻近于第一接地迹线且耦合到信号源。第二接地迹线可经由第二接地通孔耦合到上部接地平面。第二信号迹线可在第二层内定位成邻近于第二接地迹线，且可经由连接到第一信号迹线的源通孔耦合到信号源。

附图说明

为了容易地标识对任何特定元件或动作的论述，参考标号中的一个或多个最高有效数位指代首次介绍所述元件的图号。

图1示出根据一个实施例的存储系统100。

图2示出根据一个实施例的存储装置200。

图3示出安装到多层印刷电路板的存储装置300的橫向横截面图。

图4示出根据一个实施例的通信总线306的一部分。

图5示出根据一个实施例安装到多层印刷电路板的存储装置500的橫向横截面图。

图6示出根据一个实施例的裸片堆叠互连模型600。

图7示出根据一个实施例的裸片堆叠互连模型700。

图8示出根据一个实施例的裸片堆叠互连模型800。

图9示出根据一个实施例的裸片堆叠互连模型900。

图10A示出根据一个实施例的传输路径1000a的橫向横截面图。

图10B示出根据一个实施例包含传输线和信号补偿结构的传输路径1000b的橫向横截面图。

图11A示出根据一个实施例的信号补偿结构1100a的横截面图。

图11B示出根据一个实施例的信号补偿结构1100b的横截面图。

图11C示出根据一个实施例的信号补偿结构1100c的横截面图。

图11D示出根据一个实施例的信号补偿结构1100d的横截面图。

图11E示出根据一个实施例的信号补偿结构1100e的横截面图。

图11F示出根据一个实施例的信号补偿结构1100f的横截面图。

图11G示出根据一个实施例的信号补偿结构1100g的横截面图。

图12A示出根据一个实施例的信号迹线1200a的俯视图。

图12B示出根据一个实施例的接地迹线1200b的俯视图。

图13示出根据一个实施例的信号补偿结构1300的阻抗的曲线图。

图14是可并入有某些实施例的计算装置1400的示例框图。

具体实施方式

为了改进信号速度和质量，本文公开包括信号补偿结构的若干信号和接地迹线配置。“信号补偿结构”指代被配置、设计、布置、工程设计或编程以补偿传输线或传输路径中的阻抗失配、反射、特性阻抗、寄生电容等的结构。“迹线”指代被配置成在发送组件和接收组件之间输送电信号的导电结构。迹线可由多种导电材料制成。用于迹线的常用材料为铜。迹线还可在本文中可互换地称为带状线或微带。

“信号迹线”指代被配置成在发送方/传输方和接收方之间传导电子信号的结构。在一个实施例中，信号迹线为双向的且被配置成当在一个模式中操作时在发送方/传输方和接收方之间传导电子信号，且当在另一模式中操作时在从接收方到发送方的相反方向中传导电子信号。当电子信号在相反方向中传导时，发送方可变为接收方，且接收方可变为发送方。当电子信号频率的波长在传输路径的物理长度的10倍内或更小时，电信号路径可视为传输线，其中信号的波长与光速(v)除以信号频率(f)相关。传输线系统以信号终端进行管理且可具有相对于传输线本身或包含传输线的传输路径的相依性(例如，信号反射、特性阻抗、电感、定时延迟、过冲/下冲、串扰干扰、EMI辐射等)。

信号迹线可包含沿着信号迹线的长度的一个或多个结构或有源电组件或无源电组件。在某些实施例中，此些结构或有源电组件或无源电组件可以是信号迹线的一部分。在某些实施例中，信号迹线可包括控制线的一个实施方案。迹线可充当携载信号的信号迹线，或作为接地迹线而充当接地路径结构。

“接地迹线”指代被配置成将电子信号传导到接地源(也被简称为“接地”)的结构。接地迹线可包含沿着接地迹线的长度的一个或多个结构或电组件。在某些实施例中，此些结构或电组件可以是接地迹线的一部分。

信号和接地迹线可配置于多层印刷电路板内使得其在穿越板时物理上彼此平行延伸。单个信号可在一些实施例中跨多个迹线拆分以实现所要阻抗，以及当结合邻近的接地迹线和接地平面操作时的所要传输线行为。“阻抗”指代当施加电压时电路对电流呈现的对抗的度量。

在定量上，二端子电路元件的阻抗是其端子之间的正弦电压的复数表示与流过电路的电流的复数表示的比率。大体来说，阻抗取决于正弦频率的频率。(搜索Wikipedia.com2020年5月31日的“阻抗”。修改。2020年6月2日访问。)

传输线的特性阻抗(Zo)是分布电感(亨利/单位长度)与分布电容(法拉/单位长度)的比率的平方根，且传输线的阻抗为以欧姆计的SI单元中的真实阻抗。层和迹线的这些配置可形成本文中所公开的信号补偿结构，且可相比于通常引发约50欧姆的阻抗的常规印刷电路板迹线配置实现较低阻抗传输线(例如，小于40欧姆)。

图1是示出根据所公开的解决方案包含存储装置的存储系统100的一个实施例的示意性框图。存储系统100包括存储装置200、存储控制器104、存储器裸片112、至少一个主机102、用户应用程序106、存储客户端108、数据总线116、总线114和网络110。存储系统100包含至少一个存储装置200，其包括通过总线114连接的存储控制器104和一个或多个存储器裸片112。

“存储控制器”是指被配置成管理存储器介质(非易失性和/或易失性)上的数据操作的任何硬件、装置、组件、元件或电路，且可包括一个或多个处理器、可编程处理器(例如，FPGA)、ASIC、微控制器等。在一些实施例中，存储控制器被配置成在存储器介质(非易失性和/或易失性)上存储数据和/或从存储器介质读取数据，向/从非易失性存储器装置传递数据等等。

“存储器裸片”是指上面制造给定功能电路的一小块半导电材料。通常，通过例如光刻等工艺在电子级硅(EGS)或其它半导体(例如GaAs)的单个晶片上大批地生产集成电路。将晶片切割(分割)成许多片，每一片含有电路的一个副本。这些片中的每一个称为裸片。(搜索Wikipedia.com 2019年10月9日的“裸片(集成电路)”。2019年11月18日访问。)在一个实施例中，存储器裸片是包含用于作为存储器介质和/或存储器阵列操作的功能电路的裸片。存储器介质和/或存储器阵列可以包括非易失性存储器介质和易失性存储器介质中的一个或多个。

“存储器阵列”是指组织成具有行和列的阵列结构的一组存储单元(也称为存储器单元、易失性存储器单元或非易失性存储器单元)。存储器阵列可使用行标识符和列标识符来寻址。

在一些实施例中，每一存储装置200可包含两个或更多个存储器裸片112，例如快闪存储器、纳米随机存取存储器(“纳米RAM或NRAM”)、磁阻性RAM(“MRAM”)、动态RAM(“DRAM”)、相变RAM(“PRAM”)等。在另外的实施例中，数据存储装置200可包含其它类型的非易失性和/或易失性数据存储装置，例如动态RAM(“DRAM”)、静态RAM(“SRAM”)、磁性数据存储装置、光学数据存储装置和/或其它数据存储技术。

存储装置200可以是如此处所描绘的主机102内的组件，且可以使用例如外围组件互连高速(“PCI-e”)总线、串行高级技术附件(“serial ATA”)总线等数据总线116来连接。在另一实施例中，存储装置200在主机102外部且连接通用串行总线(“USB”)连接、电气电子工程师学会(“IEEE”)1394总线(“FireWire”)等。在其它实施例中，存储装置200使用例如无限频带或PCI高速高级切换(“PCIe-AS”)等外部电气或光学总线扩展或总线联网解决方案使用外围组件互连(“PCI”)高速总线连接到主机102。

在各种实施例中，存储装置200可呈双列直插式存储器模块(“DIMM”)、子卡或微模块的形式。在另一实施例中，存储装置200是机架安装式叶片内的组件。在另一实施例中，存储装置200含于直接集成到较高级组合件(例如，母板、膝上型计算机、图形处理器)上的封装内。在另一实施例中，包括存储装置200的个别组件直接集成到更高级组合件上，而无需中间封装。相对于图2更详细地描述存储装置200。

在另一实施例中，数据存储装置200可经由数据网络连接到主机102，而不是作为DAS直接连接到主机102。举例来说，数据存储装置200可包含存储区域网络(“SAN”)存储装置、网络附接存储(“NAS”)装置、网络共享等。在一个实施例中，存储系统100可包含数据网络，例如因特网、广域网(“WAN”)、城域网(“MAN”)、局域网(“LAN”)、令牌环(token ring)、无线网络、光纤通道网络、SAN、NAS、ESCON等，或网络的任何组合。数据网络还可包含来自IEEE802系列网络技术的网络，例如以太网、令牌环、Wi-Fi、Wi-Max等。数据网络可包含服务器、开关、路由器、线缆、无线电设备，以及用于促进主机102与数据存储装置200之间的联网的其它设备。

存储系统100包含连接到存储装置200的至少一个主机102。可以使用多个主机102且主机102可包括：服务器、存储区域网络(“SAN”)的存储控制器、工作站、个人计算机、膝上型计算机、手持式计算机、超级计算机、计算机集群、网络交换机、路由器或家用电器、数据库或存储设备、数据获取或数据捕获系统、诊断系统、测试系统、机器人、便携式电子装置、无线装置等。在另一实施例中，主机102可以是客户端，且存储装置200可自主地操作以服务于从主机102发送的数据请求。在此实施例中，可以使用计算机网络、系统总线、直接附接存储(DAS)或适于计算机与自主式存储装置200之间的连接的其它通信构件来连接主机102和存储装置200。

所描绘的实施例展示用户应用程序106与存储客户端108通信(作为主机102的一部分)。在一个实施例中，用户应用程序106是在存储客户端108上或结合存储客户端108操作的软件应用程序。

存储客户端108管理文件和数据，并利用存储控制器104和相关联存储器裸片112的功能和特征。存储客户端的代表性实例包含(但不限于)服务器、文件系统、操作系统、数据库管理系统(“DBMS”)、卷管理器等。存储客户端108与存储装置200内的存储控制器104通信。在一些实施例中，存储客户端108可包含在主机102上操作或以其它方式可经由网络110访问的远程存储客户端。存储客户端可包含(但不限于)操作系统、文件系统、数据库应用程序、服务器应用程序、核心程序层级进程、用户层级进程、应用程序等。

在一个实施例中，存储系统100包含经由一个或多个计算机网络110连接到一个或多个主机102的一个或多个客户端。主机102可以是服务器、SAN的存储控制器、工作站、个人计算机、膝上型计算机、手持式计算机、超级计算机、计算机集群、网络交换机、路由器或家用电器、数据库或存储设备、数据获取或数据捕获系统、诊断系统、测试系统、机器人、便携式电子装置、无线装置等。网络110可包含因特网、广域网(“WAN”)、城域网(“MAN”)、局域网(“LAN”)、令牌环、无线网络、光纤通道网络、SAN、网络附接存储(“NAS”)、ESCON等，或网络的任何组合。网络110还可包含来自IEEE 802系列网络技术的网络，例如以太网、令牌环、WiFi、WiMax等。

网络110可包含服务器、开关、路由器、线缆、无线电设备，以及用于促进使主机102或主机102和客户端联网的其它设备。在一个实施例中，存储系统100包含作为对等体经由网络110进行通信的多个主机102。在另一实施例中，存储系统100包含作为对等体经由网络110进行通信的多个存储装置200。所属领域的技术人员将认识到包括具有一个或多个客户端之间的单个或冗余连接的一个或多个计算机网络和相关设备的其它计算机网络，或具有连接到一个或多个主机的一个或多个存储装置200的其它计算机。在一个实施例中，存储系统100包含经由网络110连接到远程主机102而非直接连接到本机主机102或集成于本机主机102内的两个或更多个存储装置200。

在一个实施例中，存储客户端108经由包括输入/输出(I/O)接口的主机接口与存储控制器104通信。举例来说，存储装置200可支持由国际信息技术标准委员会(“INCITS”)维护的ATA接口标准、ATA包接口(“ATAPI”)标准、小型计算机系统接口(“SCSI”)标准和/或光纤通道标准。

在某些实施例中，存储器装置的存储介质被分成卷或分区。每一卷或分区可包含多个扇区。传统地，扇区为512字节的数据。一个或多个扇区组织成块(在本文中可互换地被称作块和数据块两者)。

在一个示例实施例中，数据块包含八个扇区，所述数据块为4KB。在例如那些与操作系统介接的某些存储系统中，数据块称为集群。在例如那些与UNIX、Linux或类似操作系统介接的其它存储系统中，数据块简称为块。块或数据块或集群表示存储介质上的由存储管理器管理的存储空间的最小物理量，所述存储管理器例如存储控制器、存储系统、存储单元、存储装置等。

在一些实施例中，存储控制器104可被配置成将数据存储在例如存储器裸片112内的固态存储存储器单元等一个或多个非对称一次写入存储介质上。可将存储器裸片112分割成可作为群组来擦除的存储器分区(例如，擦除块)，以便(尤其)考虑到存储器裸片112的不对称特性等。。因而，就地修改单个数据段可能涉及擦除包括数据的整个擦除块，并将修改后的数据连同原始不变数据一起重写到擦除块。这可能导致低效的写入放大，从而可能过度磨损存储器裸片112。

因此，在一些实施例中，存储控制器104可被配置成异地写入数据。如本文中所使用，“异地”写入数据是指将数据写入到不同介质存储位置，而不是“就地”覆写数据(例如，覆写数据的初始物理位置)。异地修改数据可避免写入放大，这是由于不必擦除和重新复制具有待修改的数据的擦除块上的现有有效数据。此外，异地写入数据可从包含存储操作在内的许多操作的时延路径中移除擦除(例如，擦除时延不再是写入操作的主路径的部分)。由存储管理器管理数据块具体包含针对读取操作、写入操作或维护操作，对特定数据块进行寻址。

块存储装置可使可用于跨存储介质的用户数据存储的n个块与从0到n编号的逻辑地址相关联。在某些块存储装置中，逻辑地址可在每卷或分区0到n个的范围内。在常规块存储装置中，逻辑地址直接映射到物理存储介质上的特定数据块。在常规块存储装置中，每一数据块映射到物理存储介质上的一组特定物理扇区。然而，某些存储装置并不直接或必定将逻辑地址与特定物理数据块相关联。这些存储装置可模拟常规块存储接口以维持与块存储客户端108的兼容性。

在一个实施例中，存储控制器104提供块I/O模拟层，其充当块装置接口或API。在此实施例中，存储客户端108经由此块装置接口与存储装置通信。在一个实施例中，块I/O模拟层根据此块装置接口从存储客户端108接收命令和逻辑地址。因此，块I/O模拟层提供存储装置与块存储客户端108的兼容性。

在一个实施例中，存储客户端108经由包括直接接口的主机接口与存储控制器104通信。在此实施例中，存储装置直接交换特定针对非易失性存储装置的信息。使用直接接口的存储装置可以使用多种组织构造在存储器裸片112中存储数据，所述组织构造包含(但不限于)块、扇区、页、逻辑块、逻辑页、擦除块、逻辑擦除块、ECC码字、逻辑ECC码字或呈有利于存储器裸片112的技术特性的任何其它格式或结构。

存储控制器104从存储客户端108接收逻辑地址和命令，并执行相对于存储器裸片112的对应操作。存储控制器104可支持块I/O模拟、直接接口或两者。

图2是示例性存储装置200的框图。存储装置200可包含存储控制器104和存储器阵列218。存储器阵列218中的每一存储器裸片112可包含裸片控制器202、呈三维阵列的形式的至少一个非易失性存储器阵列210，和读取/写入电路214。

“裸片控制器”指代被配置成管理裸片的操作的一组电路、电路系统、逻辑或组件。在一个实施例中，裸片控制器为集成电路。在另一实施例中，裸片控制器为离散组件的组合。在另一实施例中，裸片控制器为一个或多个集成电路与一个或多个离散组件的组合。

非易失性存储器阵列210可通过字线经由行解码器212以及通过位线经由列解码器216来寻址。读取/写入电路214包含多个感测块SB1、SB2、...、SBp(感测电路系统)且允许并行地读取或编程存储器单元页。在某些实施例中，跨存储器阵列的行的每一存储器单元一起形成物理页。物理页可包含沿着存储器阵列的行的针对单个平面或针对单个存储器裸片的存储器单元。在一个实施例中，存储器裸片包含由两个相等大小的平面组成的存储器阵列。在一个实施例中，存储器裸片的一个平面的物理页包含四个数据块(例如，16KB)。在一个实施例中，存储器裸片的物理页(也称为“裸片页”)包含各自具有四个数据块(例如，32KB)的两个平面。

命令和数据经由数据总线116在主机102和存储控制器104之间以及经由总线114在存储控制器104和所述一个或多个存储器裸片112之间传递。存储控制器104可包括相对于图1更详细地描述的逻辑模块。

非易失性存储器阵列210可以是二维的(2D-在单个制造平面中布置)或三维的(3D-在多个制造平面中布置)。非易失性存储器阵列210可以包括包含3D阵列的一个或多个存储器单元阵列。在一个实施例中，非易失性存储器阵列210可以包括整体式三维存储器结构(3D阵列)，其中多个存储器层级形成于例如晶片等单个衬底上方(而不形成于衬底中)，而不具有中间衬底。非易失性存储器阵列210可以包括任何类型的非易失性存储器，其整体形成于具有安置于硅衬底上方的有源区域的存储器单元阵列的一个或多个物理层级中。非易失性存储器阵列210可在具有与存储器单元的操作相关联的电路系统(无论相关联电路系统在衬底上方还是衬底内)的非易失性固态驱动器中。

字线可包括安置在衬底上方的层中的含有存储器单元的层的区段。多个字线可借助于沟槽或其它非导电隔离特征形成于单层上。

裸片控制器202与读取/写入电路214协作以对非易失性存储器阵列210的存储器单元执行存储器操作，且包含状态机204、地址解码器206和功率控件208。状态机204提供存储器操作的芯片级控制。

地址解码器206提供由主机或存储控制器104使用的地址接口与由行解码器212和列解码器216使用的硬件地址之间的地址接口。功率控件208在存储器操作期间控制供应到各种控制线的功率和电压。

功率控件208和/或读取/写入电路214可以包含用于字线、源栅选择(SGS)晶体管、漏栅选择(DGS)晶体管、位线、衬底(2D存储器结构中)、电荷泵和源极线的驱动器。在某些实施例中，功率控件208可检测突然断电并采取预防动作。功率控件208可以包含各种第一电压生成器(例如，驱动器)，以生成本文中所描述的电压。在一个方法中，感测块可包含位线驱动器和感测放大器。

在一些实施方案中，可组合组件中的一些。在各种设计中，除了非易失性存储器阵列210外，组件中的一个或多个(单独或组合)可以被视为被配置成执行本文中描述的技术的至少一个控制电路或存储控制器。举例来说，控制电路可包含以下中的任一个或组合：裸片控制器202、状态机204、地址解码器206、列解码器216、功率控件208、感测块SB1、SB2、...、SBp、读取/写入电路214、存储控制器104等。

在一个实施例中，主机102为包含一个或多个处理器、一个或多个处理器可读存储装置(RAM、ROM、快闪存储器、硬盘驱动器、固态存储器)的计算装置(例如，膝上型计算机、台式计算机、智能电话、平板电脑、数码相机)，所述处理器可读存储装置存储用于对存储控制器104进行编程以执行本文中所描述的方法的处理器可读代码(例如，软件)。主机还可包含额外系统存储器、与一个或多个处理器通信的一个或多个输入/输出接口和/或一个或多个输入/输出装置，以及所属领域中众所周知的其它组件。

相关联电路系统通常在存储器单元的操作中涉及以及用于与存储器单元通信。作为非限制性实例，存储器装置可具有用于控制和驱动存储器单元以实现例如编程和读取等功能的电路系统。此相关联电路系统可与存储器单元位于同一衬底上和/或位于单独的衬底上。举例来说，用于存储器读写操作的存储控制器可位于单独的存储控制器芯片上和/或与存储器单元位于同一衬底上。

所属领域的技术人员将认识到，所公开的技术和装置不限于所描述的二维和三维示例性结构，而是涵盖如本文中所描述且如由所属领域的技术人员所理解的技术的精神和范围内的所有相关存储器结构。

图3示出处于高层级的存储装置300。存储控制器104可附接或耦合到印刷电路板衬底302。此可使用突出穿过印刷电路板衬底302的引脚304实现。引脚304可连接到形成通信总线306第信号迹线。“引脚”指代用于将半导体组件和/或芯片的电组件连接到接合垫的导电结构。引脚可包括常常由金属制成的薄圆柱形结构。在其它实施例中，引脚可被实施为球形或半球形结构，也称为球体。

通信总线306可以是如所指示的8位总线且可借助于传输线延伸穿过印刷电路板衬底302，如图4中所指示。通信总线306的信号可连接到印刷电路板衬底302的表面上的接合垫308。“接合垫”指代用于连接迹线和线接合或引脚以实现电连接的导电结构。

线接合310将信号从印刷电路板衬底302传递到存储器裸片112，如所展示。“线接合”指代用于集成电路、通信总线和/或通信信道的互连的电线，经常由铝、合金化铝、铜、银、金或掺杂金制成。

一旦来自通信总线306的控制线312信号连接到存储器裸片112，控制线312信号就可连接到静电放电(ESD)保护电路。ESD保护电路314可保护存储器裸片112内的电路系统不受有害的静电放电影响。ESD电路可能增加大量寄生电容，寄生电容必须由终端和/或印刷电路板(PCB)补偿结构补偿。

除ESD保护电路314外，控制线还可连接到电终端电路316电路。“电终端”指代用与传输线的特性阻抗匹配的装置来结束所述线的实践。这是为了防止信号在传输线的末端处反射。在非终端传输线的末端处的反射造成失真，这会产生不明确的数字信号电平和数字系统的误操作。(搜索Wikipedia.com 2018年7月23日的“电终端”。修改。2020年6月5日访问。)

存在两个类型的电终端：无源或电阻性终端，以及有源终端。无源电终端是包含例如电阻器或并联连接的一组电阻器等无源电组件的电路。有源电终端是包含例如被配置成针对输入信号执行电终端的晶体管或一组晶体管等有源电组件的电路。

电终端电路316可提供阻抗匹配以便减少归因于信号穿越引脚304、印刷电路板衬底302、通信总线306、接合垫308、线接合310和ESD保护电路314的信号反射。电终端电路316可输送高频率干扰、原本会反射的信号和待行进到接地的反射信号分量，从而改进控制线312上的信号质量。

控制线312信号可接下来连接到通信模块318，所述通信模块可缓冲、操纵或以其它方式处理信号以供由裸片控制器202使用，如相对于图2所描述。裸片控制器202可使用控制线312信号发送命令、数据和/或指令以指导到非易失性存储器阵列210的包含例如写入和读取等存储操作的操作。

图4示出图3中引入的通信总线306。通信总线306可在一个实施例中使用如所展示的八个平行信号控制线402提供存储控制器104和存储器裸片112之间的信令。“通信总线”指代被配置成使发送方能够将数据发送到接收方的硬件、软件、固件、逻辑、控制线和一个或多个相关联通信协议。通信总线可包含数据总线和/或控制总线。通信总线可被实施为平行通信总线或串行通信总线。通信总线可使用一组控制线(例如在平行通信总线中)实施。

八个控制线402可将信号从存储控制器104携载到存储器裸片112，切可被称为被蚀刻或以其它方式形成于印刷电路板衬底302内的传输线404。当电子信号频率的波长在传输路径的物理长度的十倍内或更小时，控制线402可被称为传输线，其中信号的波长与光速(v)除以信号频率(f)相关。每一传输线404可具有特性阻抗，所述特性阻抗可基于用于形成传输线404的迹线的几何结构以及构造迹线、传输线和/或印刷电路板衬底302时使用的材料而变化。

"“控制线”指代被配置成将电流和/或电压从源输送到目的地的结构、电路、电路系统和/或相关联逻辑。在某些实施例中，经由控制线供应或排放的模拟电压、电流、偏压和/或数字信号用于控制开关、选择栅极和/或其它电组件。

基于控制线控制电路的哪些部分或控制线耦合或连接到其它电路的位置，某些控制线可具有特定名称。被命名的控制线的实例包含字线、位线、源极控制线、漏极控制线等。

“传输线”或“电传输线”指代被设计成传导交变电流或者处于射频(约20kHz-300GHz)或更高的振荡信号或电压的专用线缆或其它结构。信号的频率足够高而使得必须考虑信号的波性质。传输线的目的是例如将无线电传输器和接收器通过其天线连接(它们因而被称为馈送线或馈送器)，分布有线电视信号，在电话交换中心之间路由呼叫的中继线，计算机网络连接和高速计算机数据总线。(搜索Wikipedia.com 2020年5月28日的“传输线”和“射频”。修改。2020年6月4日访问。)

印刷电路板衬底302可由交替的绝缘电介质衬底、金属和绝缘接合材料的层压层形成。绝缘电介质材料及其厚度有助于每一信号迹线和附近迹线及接地或电源平面之间的寄生电容和电感效应。这些寄生效应还可基于信号的频率分量而变化。

“印刷电路板”或“PCB”指代以机械方式支撑电或电子组件且使用导电轨道、迹线、衬垫和其它特征电连接电或电子组件的结构，所述其它特征从层压到非导电衬底的片材层上和/或之间的一个或多个铜片材层蚀刻。组件可焊接到PCB上以将它们电连接并且以机械方式紧固到PCB。

PCB可以是单侧(一个铜层)、双侧(一个衬底层的两侧上的两个铜层)或多层(与衬底的层交替的外和内铜层)的。多层PCB允许较高组件密度，因为内层上的电路迹线释放组件之间的表面空间。多层PCB可包含两个、三个、四个或更多个铜平面(用于迹线的层)。(搜索Wikipedia.com 2020年5月22日的“印刷电路板”。修改。2020年6月4日访问。)

“层”指代例如多层印刷电路板等多层结构中的一组平面材料。

“多层印刷电路板”指代包括多个导电和非导电材料层的印刷电路板或“PCB”。多层印刷电路板的层可被配置成提供机械结构支撑件和/或导电结构(例如信号迹线)中的一个或多个。多层印刷电路板的非导电层可包括绝缘层。多层印刷电路板的导电层可包括例如铜、铝等图案化金属。导电层的图案化结构可被涂覆和/或包覆形成于导电层的顶部上的非导电层。

在某些实施例中，多层印刷电路板的最下部层可包括衬底。多层印刷电路板的层的数目和类型可根据使用案例而不同。在某些实施例中，多层印刷电路板包括4、6、8、10、12或18层。在一个实施例中，多层印刷电路板包括定位成邻近于衬底的下部接地平面层和定位于邻近于下部接地平面层的一个多个中间层上方的上部接地平面层。

传输线404上经历的电阻、电容和电感效应因此可被设计成实现可由图3中的引入的裸片上电终端电路316匹配的阻抗。减小和匹配传输线404的阻抗可通过减少沿着传输线404的反射而改进信号质量。这可允许存储控制器104和存储器裸片112之间的更大信号带宽和速度。

用于实现所要阻抗的印刷电路板衬底302内的具有传输线404的不同配置的各种结构在本文中被称作信号补偿结构。在一个实施例中，通信总线包括具有一组传输线404的平行总线，每一传输线404包含信号补偿结构。

图5示出根据一个实施例的存储装置500。存储控制器502经由通信总线306与存储器裸片堆叠506通信。“裸片堆叠”指代一组存储器裸片，其被布置成使得该组存储器裸片的每个成员定位于另一存储器裸片或衬底的正上方或正下方。

橫向横截面图示出通信总线306的单个传输线504的一部分。传输线504从存储控制器502行进穿过多层印刷电路板508到达T型分支510。“T型分支”指代多层印刷电路板内的结构，所述T型分支连接到一个或多个信号迹线以形成T形结构且被配置成向上路由信号到安装在多层印刷电路板的顶部上的裸片堆叠，且向下路由信号到安装在多层印刷电路板的底部上的裸片堆叠。

在T型分支510处，传输线504拆分以与上部接合垫512和下部接合垫514连接。以此方式耦合到多层印刷电路板508的存储控制器502可被配置成从裸片堆叠506的一个或多个存储器裸片读取和向裸片堆叠506的一个或多个存储器裸片写入。

从上部接合垫512，线接合516可将传输线504上的信号从上部裸片堆叠522中的一个存储器裸片520输送到另一存储器裸片520，如所示出。从下部接合垫514，线接合518可将传输线504信号从下部裸片堆叠524的一个存储器裸片520连接到另一存储器裸片520。传输线504信号穿越的从存储控制器502到上部裸片堆叠522和下部裸片堆叠524的最后存储器裸片520的路径在本文中被称作传输路径526，在此图5中由点线指示。

“传输路径”指代电子信号行进通过电路或电路的一部分的电信号。传输路径可以包含多种电组件且可以包含到接地源、信号源和/或电力源的一个或多个连接。在某些实施例中，传输路径可以包含传输器、接收器和一个或多个传输线。传输路径也可被称作‘主线’。

在所示出的实施例中，传输线504包含一个或多个信号补偿结构，例如信号补偿结构528。在一个实施例中，信号补偿结构528与多层印刷电路板508集成。信号补偿结构528可包含连接到第一信号源的第一信号迹线和连接到接地源的两个接地迹线。

在另一实施例中，信号补偿结构528可包含第一信号迹线和第二信号迹线，其可各自连接到T型分支510，所述T型分支连接到上部接合垫512和下部接合垫514。上部裸片堆叠522和下部裸片堆叠524可在一个实施例中各自包含四个以上存储器裸片520。第一信号迹线和第二信号迹线可耦合到由存储控制器502提供的第一信号源。

“信号源”指代被配置、编程、设计、布置或工程设计以将随时间变化的电压、电流或电磁波以模拟或数字波形供应到另一结构、电路、子电路、电子组件、逻辑、装置或设备的电路、子电路、电子组件、硬件、软件、固件、模块、逻辑、装置或设备。

“接地平面”指代通常连接到电接地的导电表面或平面。在印刷电路板中，接地平面是印刷电路板的大面积铜箔，其连接到电力供应接地端子且充当来自印刷电路板上的不同组件的电流的返回路径。

在多层PCB中，接地平面可以是覆盖整个板的单独层。这用以使电路布局更简单，从而允许设计者将任何组件接地，而不必延行额外的迹线；需要接地的组件引线直接布设穿过印刷电路板中的孔到达另一层上的接地平面。大面积的铜还传导来自许多组件的较大返回电流，而不产生显著压降，从而确保所有组件的接地连接处于相同参考电位。(搜索Wikipedia.com 2020年3月31日的“接地平面”。修改。2020年6月4日访问。)

图6示出裸片堆叠互连模型600。先前图式中引入的存储控制器可建模为可变电压源602、阻抗604和寄生电容606。图3中引入的传输路径608可建模为具有特性阻抗612以及由裸片堆叠互连引发的一系列寄生电容和电感的传输线610。

寄生电容和电感指代传输线组件(例如，通孔和连接器)中和/或随终端电路(ESD和收发器电路)存在的不可避免且通常不合需要的电容和/或电感。这些不可避免的寄生效应需要由终端和/或PCB补偿组件/电路考虑。

在所示出的裸片堆叠互连模型600中，寄生电容614和电感616表示与裸片堆叠中的第一存储器裸片的互连。寄生电容618和电感620表示堆叠中的下一存储器裸片的连接，等等。电感622和寄生电容624表示到末端存储器裸片(即，传输路径上连接的最后存储器裸片)的连接。

为了更紧密地匹配传输路径608的阻抗且减少沿着路径的信号反射，末端裸片电终端626可设置在裸片堆叠的最远离存储控制器的存储器裸片上。传输路径608阻抗可以被视为沿着传输路径608的元件的聚合，包含所展示的传输线610特性阻抗612、寄生电容和电感。末端裸片电终端626因此可被配置成终止归因于这些组件中的每一个的传输线效应。末端裸片电终端626可使用无源电阻电路和/或有源电阻电路来实施。

图7示出具有有源裸片电终端702的裸片堆叠互连模型700。除图6中引入的抵消沿着整个传输路径608的传输线效应的末端裸片电终端626外，还可提供有源裸片电终端702以抵消当特定存储器裸片正在使用中(例如，正从中被读取，正在传输线上将信号传输到存储控制器)时抵消所述存储器裸片处引发的额外效应。

有源裸片电终端702常常可配置成使得其可接通或断开。因此，有源裸片电终端702电路系统可以被接通以当有源存储器裸片在使用中时吸收所述存储器裸片处的反射和其它干扰，但当存储器裸片不在使用中时可以被切断以便省电，并且因此不引发沿着传输路径608的额外反射。所展示的有源裸片电终端702与表示裸片堆叠中的第一存储器裸片(还表征为寄生电容614和电感616)的节点相关联，以便当第一存储器裸片处于作用中时建模有源裸片电终端702。可建模具有与寄生电容618和电感620类似的关系的类似结构以便当第二存储器裸片处于作用中时建模有源裸片电终端702，等等。

图8示出根据一个实施例的裸片堆叠互连模型800。电源Vccq和接地之间的开关连接可用于建模提供到裸片堆叠互连模型800的信号源。源电阻Rs可用于建模信号源处遇到的电阻。Rt可用于建模被实施以减少沿着传输路径的反射的终端电阻。

此外，示出具有特性阻抗Zpcb的印刷电路板传输线802(其可至少部分使用信号补偿结构实施)，以及具有特性阻抗Zwb的线接合804。通常Zpcb大于Zwb。源(Rs)、印刷电路板传输线802(Zpcb)、线接合804(Zwb)和终端阻抗(Rt)之间的阻抗差可各自引起反射信号，所述反射信号可能导致既定信号弱化，其可表达为信号从传输路径的一端行进且返回所花费的时间中增加的时延。通过使阻抗匹配来减少这些反射与使传输器(例如，控制器)较接近接收器(例如，裸片堆叠)具有相同的效应，因此减少时延并改进信号速度和带宽。

反射系数γ可用于表达信号可受阻抗失配点处的反射影响的程度。反射系数是反射波的电压或电流与入射波或超过反射点并沿着传输线继续的波的电压或电流的比率。γ还可表达为特性阻抗的函数，如以下等式中所展示。

举例来说，对于其中Zpcb被配置成与Rs匹配的案例，V1将等于V2，且将不存在反射，且无信号强度的降低。在Rt被配置成与Zwb匹配的情况下，再次，将不发生反射。然而，Zpcb和Zwb之间的失配可能导致反射，其可表示为如等式1中指示。

等式1

在印刷电路板传输线802内实施信号补偿结构可减小Zpcb以与Zwb匹配，或与Zwb大体上匹配。在此情况下，反射系数Gamma_wb可减小到零，从而产生不具有反射或具有较少反射的信号。在表征为印刷电路板传输线802的多层印刷电路板上实施为具有Zpcb的此信号补偿结构可包括耦合到第一信号源的第一信号迹线和耦合到接地源的两个接地迹线。“接地源”指代充当接地或用以使电信号接地的结构或连接或组件。

此处由电源和接地之间的开关信号表征的存储控制器可耦合到多层印刷电路板，且被配置成从一组存储器裸片读取数据和将数据写入到一组存储器裸片。这些存储器裸片可包含此处建模为Rt的终端特性。裸片堆叠可耦合到多层印刷电路板，包括通过一个或多个线接合804(此处表示为具有阻抗Zwb)彼此连接的一组存储器裸片。被配置成将存储器裸片经由信号补偿结构连接到存储控制器的通信总线的信号可引发最少反射或无反射，如相对于此图所描述。

图9示出根据一个实施例的裸片堆叠互连模型900。在Vccq和接地之间变化的开关信号、源电阻Rs、具有特性阻抗Zwb的线接合804和终端电阻器Rt可类似于图8中引入的那些组件。

图8示出包含两个区段的传输线的模型。存储控制器和信号补偿结构之间的第一区段可包含信号迹线902和接地迹线。信号迹线902和接地迹线可包括常规或普通信号迹线和接地迹线。信号迹线902可连接到用于存储控制器的引脚的接合垫。信号迹线902还可从存储控制器连接到源通孔(其连接到信号驱动器)、信号源。对应于信号迹线902的接地迹线可连接到接地源或接地通孔。

“通孔”指代被配置成将多层金属堆叠的一个层级上的导体电连接到多层金属堆叠的另一层级上的另一导体的导电结构。通孔可由多种导电材料制成。常常通孔由钨制成且可被称为‘插塞’或‘接触插塞’。

“源通孔”指代被配置成电连接信号源的通孔或将信号源导通到信号迹线的结构。“接地通孔”指代被配置成电连接接地源(也被简称为‘接地’)的通孔或将电信号传导到接地源的结构。

信号迹线902(和其对应的接地迹线)可以由具有特性阻抗Z reg(与常规PCB信号迹线相当)的信号迹线902表示。

传输线的第二区段可包括信号补偿结构，其将信号迹线902连接到接合垫、T型分支、存储器裸片引脚等。信号补偿结构可以是由信号补偿结构904表示的传输路径的具有低特性阻抗Z low的部分。特性阻抗Z low可低于常规PCB信号迹线(例如信号迹线902)的特性阻抗Z reg。

信号补偿结构904可使用多种结构和/或配置连接到信号迹线902和其对应的接地迹线。信号补偿结构904如何连接到信号迹线902和其对应的接地迹线部分取决于信号补偿结构904的配置。举例来说，相应接地迹线可连接到上部接地平面、下部接地平面和多个接地通孔之一中的一个。信号迹线902可定位在多层印刷电路板的第一层内。信号迹线902可响应于信号源在处于传输路径的物理长度的约十倍内的频率的波长下振荡而具有约50欧姆的特性阻抗。举例来说，在一个实施例中，传输路径可为90毫米或约90毫米，且传输路径上的信号的频率可处于或大于333MHz。

展示在Rs被配置成与Z reg大体上匹配的情况下阻抗失配点的反射系数(γ)。所示出的特性阻抗之间的阻抗匹配可使所述接面处的反射系数为零，如以下等式所描述。等式2示出在到信号补偿结构904的过渡区处的反射系数(Gamma_low)。

等式2

等式3示出在到线接合804的过渡区处的反射系数(Gamma_wb)。

等式3

等式4示出在传输线的末端处的反射系数(Gamma_t)。

等式4

因为也许不可能跨整个传输路径使阻抗匹配，所以对促成这些反射系数的配置的调整可以允许减少反射且有效地使存储控制器电学上较接近存储器裸片所需的自由度。

图10A示出到上部裸片堆叠(为简单起见仅展示单个上部存储器裸片)和下部裸片堆叠(为简单起见仅展示单个下部存储器裸片)的传输路径1000a。存储控制器502可耦合到多层印刷电路板508。多层印刷电路板508可并入有被配置为约3.5英寸长且具有20欧姆的特性阻抗的传输线1002。传输线1002是形成通信总线的许多传输线中的一个。传输线1002可主要由可穿越多层印刷电路板508到达T型分支510的信号补偿结构1004形成，其中信号补偿结构1004拆分以向上部接合垫512行进约1mm的距离且向下部接合垫514行进约4mm的距离。接合垫可经由如图3中引入的线接合附接到存储器裸片520。在所示出的实施例中，信号补偿结构1004可横跨存储控制器和裸片堆叠之间的距离的全部或大多数。

图10B示出根据一个实施例的传输路径1000b，其包含用于传输路径1000b的一部分的常规信号迹线配置和用于传输路径1000b的剩余部分的信号补偿结构1008。常规信号迹线可包含连接于用于存储控制器502的引脚的接合垫和信号补偿结构1008之间的信号迹线1006。

传输路径1000b可包含过渡区1010或耦合件，其连接信号迹线1006和信号补偿结构1008。在一个实施例中，过渡区1010包含一个或多个通孔，其将一个或多个迹线和信号迹线1006的相关联的一个或多个接地迹线与信号补偿结构1008的合适的迹线或结构连接。通孔连接多层印刷电路板508的不同层之间的迹线或接地迹线。

举例来说，在一个实施例中，信号迹线1006中的信号迹线可在过渡区1010处经由源通孔连接到信号补偿结构1008的信号迹线。信号补偿结构1008的接地迹线可直接或借助于接地通孔连接到接地平面。信号迹线1006可定位在多层印刷电路板508的第一层内。响应于由处于传输路径的物理长度的约十倍内的信号频率的波长组成的信号分量，信号迹线1006可包括约50欧姆的特性阻抗。

信号迹线1006可穿越多层印刷电路板508约1.8英寸的距离且具有50欧姆的典型特性阻抗。信号补偿结构1008可穿越多层印刷电路板508约1.7英寸的距离，使得信号迹线1006和信号补偿结构1008一起穿越约3.5英寸。信号补偿结构1008可具有低至20欧姆的特性阻抗。

图10B的实施例，参看图9，可步降特性阻抗以缓解信号反射。

图11A示出根据一个实施例的信号补偿结构1100a的横截面图。信号补偿结构1100a形成于多层印刷电路板508的层内(图11B中展示更多细节)。信号补偿结构1100a可包含下部接地平面1102、上部接地平面1104、一对信号迹线和一对接地迹线。“上部接地平面”指代在多层印刷电路板中定位于另一接地平面上方的接地平面。在某些实施例中，上部接地平面可为最顶部接地平面。“下部接地平面”指代在多层印刷电路板中定位于另一接地平面下方的接地平面。在某些实施例中，下部接地平面可为最底部接地平面和/或邻近于用于下部接地平面的衬底的最终层。接地平面向信号迹线提供接地源和电磁屏蔽。

所述对信号迹线(各自携载相同信号SIG A的第一信号迹线1106和第二信号迹线1108)定位于下部接地平面1102和上部接地平面1104之间且相对于彼此对角地定位。所述对接地迹线(第一接地迹线1110和第二接地迹线1112)定位于下部接地平面1102和上部接地平面1104之间且相对于彼此对角地定位，且各自邻近于第一信号迹线1106和第二信号迹线1108中的一个。在此配置中，第一信号迹线1106、第二信号迹线1108、第一接地迹线1110和第二接地迹线1112彼此且与下部接地平面1102和上部接地平面1104电磁交互以减小沿着信号补偿结构的阻抗。

图11B示出在一个实施例中包含多层印刷电路板508的层的细节的信号补偿结构1100b的横截面图。信号补偿结构1100b以与图11A中示出的信号补偿结构1100a类似的方式配置。针对此实施例说明的物理特征并不希望限制使用多层印刷电路板内的层的不同材料或布置的类似配置的构造。

图11A中引入的下部接地平面1102、第一接地迹线1110、第一信号迹线1106、第二信号迹线1108、第二接地迹线1112和上部接地平面1104可实施在如所展示的多层印刷电路板的层内。多层印刷电路板可包含衬底，其包含衬底层0 1114以及多个交替绝缘层和金属层。

“衬底”指代提供在上面沉积或雕刻某物(例如，用于制造集成电路和或半导体的硅晶片)的表面的材料。(搜索lexico.com2020 Lexico.com的“衬底”。编辑。2020年4月3日访问。)衬底可以是刚性或柔性结构且可为平面形状。衬底还可在印刷电路板(PCB)中使用。通常，衬底为非导电或半导电的且可由包含硅、塑料、树脂、玻璃纤维、二氧化硅、氧化铝、蓝宝石、锗、砷化镓(GaAs)、硅和锗的合金、磷化铟(InP)等多种材料形成。

在某些实施例中，衬底可包括硅晶片，且在其它实施例中，衬底可包括集成半导体的另一层，包含(但不限于)单元膜堆叠的顶部表面等。

“绝缘层”指代被配置成提供绝缘层的任一侧上的电组件之间的电绝缘的材料的平面层。在一个实施例中，绝缘层由例如塑料、环氧树脂、硅、玻璃纤维等电介质材料制成。在某些实施例中，衬底层用以提供电绝缘。因此，绝缘层可在本文中与衬底或衬底层互换使用。

在所示出的实施例中，多层印刷电路板包含包括下部接地平面1102的金属层01116、防止与金属层1 1120的金属到金属接触的绝缘层0 1118。衬底层1 1122位于金属层11120上方。金属层2 1124位于衬底层1 1122上方。绝缘层1 1126位于金属层2 1124上方。衬底层2 1128位于绝缘层1 1126上方，且金属层3 1130位于衬底层2 1128上方。金属层31130可包含上部接地平面1104。在某些实施例中，下部接地平面1102和/或上部接地平面1104可被称为接地平面层。金属层1 1120可被称为第一层，且金属层2 1124可被称为第二层。

在其它配置中，衬底层和绝缘层可以不同次序并入，这取决于层压在一起以形成多层印刷电路板的印刷电路板的类型。在一个实施例中，分隔金属层1 1120和金属层21124的层可以是绝缘层而非衬底层1 1122。

在一个实施例中，携载SIG A的第一信号迹线1106形成于金属层1 1120内邻近于也形成于金属层1 1120内的第一接地迹线1110。在一个实施例中，第一信号迹线1106和第一接地迹线1110在多层印刷电路板的同一层中。也携载SIG A的第二信号迹线1108形成于金属层2 1124内邻近于也形成于金属层2 1124内的第二接地迹线1112。在一个实施例中，第二信号迹线1108和第二接地迹线1112在多层印刷电路板的同一层中。第一信号迹线1106、第二信号迹线1108、第一接地迹线1110和/或第二接地迹线1112可通过包含金属沉积、金属蚀刻等的常规制造技术形成。

在某些实施例中，金属层1 1120的第一信号迹线1106定位在金属层2 1124的第二接地迹线1112正下方。此外，第二信号迹线1108定位于第一接地迹线1110正上方。有利的是，此配置节省空间且可增强第一信号迹线1106、第二接地迹线1112、第一接地迹线1110和/或第二信号迹线1108之间的电磁耦合。

在一个实施例中，信号补偿结构1100b包含连接例如信号迹线和/或接地迹线等迹线的一个或多个通孔。在图11B中，信号补偿结构1100b可包含至少一个源通孔1132和/或至少一个接地通孔(例如，第一接地通孔1134、第二接地通孔1136)。在所示出的实施例中，源通孔1132可提供第一信号迹线1106和第二信号迹线1108与由存储控制器提供的源信号之间的电连接。在一个实施例中，通孔可较宽，如所展示，以便接受来自存储控制器的穿孔引脚，例如图3中示出的引脚304。源通孔1132可借助于例如成角度连接器(下文更多地描述)等连接器1138连接到第一信号迹线1106和/或第二信号迹线1108。

第一接地通孔1134和第二接地通孔1136可用于将第一接地迹线1110和第二接地迹线1112连接到下部接地平面1102和/或上部接地平面1104，以及将下部接地平面1102和上部接地平面1104彼此连接，如所示出。下部接地平面1102和/或上部接地平面1104可连接到接地源。在一个实施例中，第一接地通孔1134可将第一接地迹线1110连接到下部接地平面1102，且第二接地通孔1136可将第二接地迹线1112连接到上部接地平面1104。接地通孔可使用一个或多个连接器连接器1138连接到接地迹线。

图11C示出根据一个实施例的信号补偿结构1100c。第一接地迹线1110、第一信号迹线1106、第二信号迹线1108和第二接地迹线1112布置于如图11A、图11B和图11C中所展示的第一层1140和第二层1142上。第一接地迹线1110连接到第一接地通孔1134，第一信号迹线1106和第二信号迹线1108连接到源通孔1132，且第二接地迹线1112可连接到第二接地通孔1136。第一信号迹线1106和第二信号迹线1108两者可携载相同信号SIG A。

信号补偿结构1100c的实施例可进一步包含携载SIG B的两个迹线(第三信号迹线1144和第四信号迹线1146)，以及各自如所示出而配置和定位的一对接地迹线(第三接地迹线1148和第四接地迹线1152)。在某些实施例中，第一信号迹线1106和第二信号迹线1108针对通信总线306的第一传输线携载SIG A，且第三信号迹线1144和第四信号迹线1146针对通信总线306的第二传输线携载SIG B。在某些实施例中，信号补偿结构1100c的布局、图案和配置可针对通信总线306的每一传输线重复。

图11D示出根据另一实施例的信号补偿结构1100d。两个接地迹线中的第一接地迹线1110定位在多层印刷电路板的第一层1140内，且第一信号迹线1106在第二层1142中定位于第一接地迹线1110正上方。第二层1142邻近于第一层1140。两个接地迹线中的第二接地迹线1112在多层印刷电路板的第三层1156内定位于第一信号迹线1106正上方。第三层1156邻近于第二层1142。在此配置中，第一信号迹线1106具有下方的第一接地迹线1110和上方的第二接地迹线1112。本文中示出的信号补偿结构的实施例的横截面图展示如何针对信号补偿结构的长度配置信号补偿结构。

图11E示出根据另一实施例的信号补偿结构1100e。信号补偿结构1100e的第一信号迹线1106在多层印刷电路板的第一层1140内定位于两个接地迹线(接地迹线1160和接地迹线1162)之间。此外，第一接地迹线1110定位于第一信号迹线1106正上方且在第二层1142内。第二层1142可在第一层1140上方且邻近于第一层1140。第二接地迹线1112可定位在第一信号迹线1106正下方且在另一层1158内，所述另一层邻近于第一层1140且在第一层1140下方。

图11F示出根据一个实施例的信号补偿结构1100f。第一接地迹线1110、第一信号迹线1106、第二信号迹线1108和第二接地迹线1112可在四个层(例如，第一层1140、第二层1142、第三层1156、第四层1164)中布置在彼此上方，如图11G中所示出。

图11G示出根据一个实施例的信号补偿结构1100g。确切地说，图11G更详细地示出信号补偿结构1100f实施例。图11F中指示的迹线可布置在如所展示的物理多层印刷电路板内。

应注意，印刷电路板材料的此配置并不意图限制金属层和不同类型的绝缘层的布置，条件是每一金属层恰当地绝缘，且物理尺寸产生所要传输线特性。

两个接地迹线中的第一接地迹线1110定位在多层印刷电路板的第一层1140内。第一信号迹线1106在多层印刷电路板的第二层1142中定位于第一接地迹线1110正上方。第二层1142邻近于第一层1140。

第二信号迹线1108定位于第一信号迹线1106正上方且在第三层1156内，所述第三层在第二层1142上方且邻近于第二层1142。两个接地迹线中的第二接地迹线1112在多层印刷电路板的第四层1164内定位于第二信号迹线1108正上方。第四层1164邻近于第三层1156。

第一信号迹线1106和第二信号迹线1108连接到源通孔1132，所述源通孔连接到例如存储控制器等共同信号源。两个接地迹线可连接到连到下部接地平面的第一接地通孔1134，如所示出。接地通孔可在一些配置中还连接到上部接地平面，或可使用单独的通孔将一个迹线连接到下部接地平面且将一个迹线连接到上部接地平面。此实施例并不希望在接地通孔布置方面限制本公开。

图12A示出根据一个实施例的两个信号迹线1200a的俯视图。印刷电路板1210的第一层1206上的第一信号迹线可使用成角度连接器1202布设到到信号源1204的源通孔。第二层1208(以交叉影线展示，因为第二层可在第一层下方)上的第二信号迹线也可使用成角度连接器1202布设到到信号源1204(共同信号源)的源通孔。

“成角度连接器”指代被配置成在印刷电路板的层内水平地连接到信号迹线以便将信号迹线连接到通孔或其它结构的导电结构。

每一成角度连接器1202可被配置成在多层印刷电路板的层内水平地布设迹线以便将迹线连接到通孔。这可允许将第一层1206上的第一信号迹线和第二层1208上的第二信号迹线配置到信号补偿结构中，而不中断迹线的直线布设。

图12B示出根据一个实施例的两个接地迹线1200b的俯视图。到接地平面1212的第一接地通孔可经由如所展示的成角度连接器1202连接到印刷电路板1210的第一层1216上的第一接地迹线。第二层1218(以交叉影线展示，因为第二层可在第一层下方)上的第二接地迹线也可经由成角度连接器1202连接到到接地平面1214的第二接地通孔。当结合图12A中引入的信号迹线1200a使用时，以此方式布设的信号和接地迹线可形成具有例如图11A信号补偿结构1100a中引入的横截面的信号补偿结构。

图13示出根据一个实施例的信号补偿结构1300的阻抗的曲线图。例如常规印刷电路板迹线可特有的50欧姆的特性阻抗可产生从存储控制器到存储器裸片且返回的2.5纳秒或更长的信号往返时间。经由使用信号补偿结构减小传输线的阻抗以便沿着整个传输路径使阻抗更好地匹配可缩短如所展示的所述往返时间。举例来说，当阻抗减小到约20欧姆时，往返时间可下降到1.5纳秒，表示显著的改进。以此方式，改进的阻抗匹配可被视为有效地减小信号行进的距离。

在一个实施例中，第一信号源可在波长处于传输路径的物理长度的约十倍内的频率下振荡，且电路互连件(其可包括或包含本文中所描述的信号补偿结构的实施例)可具有约20欧姆的特性阻抗。在所要求的解决方案的一个实施例中，响应于信号源以具有在传输路径的物理长度的约十倍内的波长的频率振荡，信号补偿结构可包括小于40欧姆的特性阻抗。在另一实施例中，传输路径中使用的信号补偿结构可包括20欧姆的特性阻抗。

图14是可并入有解决方案的实施例的计算装置1400的示例框图。图14仅示出实行本文中所描述的技术过程的方面的机器系统且不限制权利要求书的范围。所属领域的一般技术人员将认识到其它变化、修改以及替代方案。在某些实施例中，计算装置1400包含数据处理系统1402、通信网络1418、通信网络接口1414、输入装置1410、输出装置1408等。

如图14中所描绘，数据处理系统1402可包含一个或多个处理器1406和存储子系统1404。处理器的实例可包含(但不限于)中央处理单元、通用处理器、专用处理器、图形处理单元(GPU)、现场可编程门阵列(FPGA)专用集成电路(ASIC)、芯片上系统(SoC)、虚拟处理器、处理器核心等。

处理器1406经由总线子系统1422与若干外围装置通信。这些外围装置可包含输入装置1410、输出装置1408、通信网络接口1414和存储子系统1404。在一个实施例中，存储子系统1404包括一个或多个存储装置和/或一个或多个存储器装置。

在一个实施例中，存储子系统1404包含易失性存储器1412和非易失性存储器1416。易失性存储器1412和/或非易失性存储器1416可存储单独或一起形成逻辑1420的计算机可执行指令，所述逻辑1420在施加到处理器1406且由处理器1406执行时实施本文中所公开的过程的实施例。

输入装置1410包含用于将信息输入到数据处理系统1402的装置和机构。这些可包含键盘、小键盘、并入到图形用户接口中的触摸屏、例如语音辨识系统、麦克风等音频输入装置，以及其它类型的输入装置。在各个实施例中，输入装置1410可以被体现为计算机鼠标、轨迹球、轨迹板、操纵杆、无线遥控器、绘图板、语音命令系统、眼睛跟踪系统等。输入装置1410通常允许用户经由例如点击按钮或类似物等命令选择出现在图形用户接口上的对象、图标、控制区域、文本以及类似物。

输出装置1408包含用于从数据处理系统1402输出信息的装置和机构。这些可包含同样在此项技术中了解的图形用户接口、扬声器、打印机、红外LED等等。在某些实施例中，图形用户接口借助于有线连接直接耦合到总线子系统1422。在其它实施例中，图形用户接口借助于通信网络接口1414耦合到数据处理系统1402。举例来说，图形用户接口可包括单独的计算装置1400(例如台式计算机、服务器或移动装置)上的命令行接口。

通信网络接口1414提供到通信网络(例如，通信网络1418)和数据处理系统1402外部的装置的接口。通信网络接口1414可以充当用于从其它系统接收数据且将数据传输到其它系统的接口。通信网络接口1414的实施例可以包含以太网接口、调制解调器(电话、卫星、线缆、ISDN)、(异步)数字订户线(DSL)、FireWire、USB、例如蓝牙或WiFi等无线通信接口、近场通信无线接口、蜂窝接口等。

通信网络接口1414可经由天线、线缆等耦合到通信网络1418。在一些实施例中，通信网络接口1414可物理地集成在数据处理系统1402的电路板上，或在一些情况下可在软件或固件(例如“软调制解调器”或类似物)中实施。

计算装置1400可包含允许使用例如HTTP、TCP/IP、RTP/RTSP、IPX、UDP等协议在网络上通信的逻辑。

易失性存储器1412和非易失性存储器1416是被配置成存储计算机可读数据和指令以实施本文中所描述的过程的各种实施例的有形介质的实例。其它类型的有形介质包含可移动存储器(例如，可插拔USB存储器装置、移动装置SIM卡)、光学存储介质、例如快闪存储器等半导体存储器、非暂时性只读存储器(ROM)、电池支持的易失性存储器、联网存储装置等。易失性存储器1412和非易失性存储器1416可被配置成存储提供所公开过程和其落在本公开的范围内的其它实施例的功能性的基本编程和数据结构。

可将实施解决方案的实施例的一个或多个部分的逻辑1420存储在易失性存储器1412和/或非易失性存储器1416中。逻辑1420可从易失性存储器1412和/或非易失性存储器1416读取且由处理器1406执行。易失性存储器1412和非易失性存储器1416也可提供用于存储由逻辑1420使用的数据的存储库。

易失性存储器1412和非易失性存储器1416可包含若干存储器，包含用于在程序执行期间存储指令和数据的主随机存取存储器(RAM)以及其中存储只读非暂时性指令的只读存储器(ROM)。易失性存储器1412和非易失性存储器1416可包含为程序和数据文件提供永久(非易失性)存储的文件存储子系统。易失性存储器1412和非易失性存储器1416可包含可移除存储系统，例如可移除快闪存储器。

总线子系统1422提供用于使数据处理系统1402的各种组件和子系统能够根据需要彼此通信的机构。虽然将通信网络接口1414示意性地描绘为单个总线，但总线子系统1422的一些实施例可利用多个相异的总线。

所属领域的一般技术人员将容易了解，计算装置1400可以是装置，例如智能电话、台式计算机、膝上型计算机、机架安装式计算机系统、计算机服务器或平板计算机装置。如此项技术中通常已知，计算装置1400可以被实施为一系列多个联网计算装置。另外，计算装置1400将通常包含操作系统逻辑(未示出)，其类型和性质是此项技术中众所周知的。

本文使用的术语应符合相关领域的普通含义，或与其在上下文中使用所指示的含义一致，但是如果提供明确的定义，则以所述含义为准。

在本公开内，可将不同实体(其可不同地称为“单元”、“电路”、其它组件等)描述或要求为被“配置”成执行一个或多个任务或操作。被配置成[执行一个或多个任务]的[实体]的这一表述在本文中用来指结构(即，例如电子电路等实际物体)。更具体来说，此表述用于指示此结构被布置成在操作期间执行一个或多个任务。即使结构当前未被操作，也可将所述结构称为“被配置成”执行某一任务。“被配置成将信用分配到多个处理器核心的信用分配电路”意图涵盖例如具有在操作期间执行此功能的电路系统的集成电路，即使所论述的集成电路当前未被使用(例如，未连接到电源)也如此。因此，描述或叙述为“被配置成”执行某一任务的实体是指实际物体，例如装置、电路、存储可执行以实施任务的程序指令的存储器等。这一短语在本文中并不用来指无形物体。

术语“被配置成”并不意指“可配置成”。举例来说，尽管未编程的FPGA在编程之后“可配置成”执行某一具体功能，但所述未编程的FPGA将不会被视为“被配置成”执行所述功能。

如本文中所使用，术语“基于”用于描述影响确定的一个或多个因素。这一术语并不排除额外因素可能影响确定的可能性。也就是说，确定可仅仅基于指定因素或基于指定因素以及其它未指定的因素。考虑短语“基于B来确定A”。此短语指定B为用于确定A或影响A的确定的因素。此短语不排除A的确定还可基于某一其它因素，例如C。此短语还既定涵盖其中仅仅基于B来确定A的实施例。如本文中所使用，短语“基于”与短语“至少部分地基于”同义。

如本文中所使用，短语“响应于”描述触发效果的一个或多个因素。这一短语并不排除额外因素可能影响或以其它方式触发效果的可能性。也就是说，效果可能仅仅响应于那些因素，或可能响应于指定因素以及其它未指定的因素。考虑短语“响应于B而执行A”。此短语指定B为触发A的执行的因素。此短语不排除还可响应于例如C等某一其它因素来执行A。此短语还既定涵盖其中仅仅响应于B来执行A的实施例。

如本文中所使用，除非另外陈述，否则术语“第一”、“第二”等用作其后的名词的标签，且并不暗示任何类型的排序(例如，空间、时间、逻辑等)。例如，在具有八个寄存器的寄存器组中，术语“第一寄存器”和“第二寄存器”可用来指代八个寄存器中的任两个，而不是例如仅指代逻辑寄存器0和1。

当在权利要求书中使用时，术语“或”用作包含性的或，而非排他性的或。例如，短语“x、y或z中的至少一个”意指x、y和z中的任一个，以及其任何组合。