具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

实施例

图1为本发明实施例提供的一种延迟电路的结构示意图，该延迟电路可适用于对时序信号进行延迟输出的情况，该时序电路可以集成在芯片上，以用于对时序信号进行延迟输出，如将时序电路集成在时序控制芯片上。

如图1所示，本发明实施例提供的一种延迟电路，包括：

延迟装置11和控制装置12；

控制装置12的第一控制输入端与延迟装置11的信号检测端相连，第二控制输入端与延迟装置11的输入端相连后接收输入信号，控制输出端与延迟装置11的信号控制端相连；

控制装置12，用于当第一控制输入端检测的第一电压信号到达控制装置12的第一翻转电压时，根据输入信号调整向信号控制端输出的控制信号，其中，第一翻转电压大于延迟装置11输出端的第二翻转电压；

延迟装置11，用于基于控制信号和输入信号调整第一电压信号，并基于调整后的第一电压信号和第二翻转电压延迟输出输入信号。

在本实施例中，该延迟电路的工作原理是：延迟装置11根据输入端接收的输入信号，调整信号检测端的第一电压信号，该第一电压信号可以控制输出端延迟输出输入信号。控制装置12的第一控制输入端与信号检测端相连，以监测延迟装置11的信号检测端的第一电压信号。当第一电压信号到达控制装置12的第一翻转电压时，通过控制输出端向延迟装置11的信号控制端输出控制信号。延迟装置11信号检测端的第一电压信号的电压值能够由输入信号和控制信号进行调整。延迟装置11能够基于调整后的第一电压信号和第二翻转电压延迟输出输入信号。从而延迟第一电压信号到达第二翻转电压的时间，进而延迟了输出信号的输出时间。第一翻转电压大于第二翻转电压保证了先通过控制装置12调整延迟装置11的第一电压信号，再基于第一电压信号控制输入信号的输出。

在本实施例中，延迟装置11可以理解为将输入信号进行延迟输出端的装置。其中，延迟装置11包括输入输入信号的输入端、接收控制信号以调整延迟装置11第一电压信号的信号控制端、供控制模块进行信号检测的信号检测端和基于第一电压信号进行信号输出的输出端。

控制装置12可以理解为控制延迟装置11将输入信号进行延迟输出的装置。控制装置12包括第一控制输入端和第二控制输入端，第一控制输入端用于接收延迟装置11的信号检测端的第一电压信号，第二控制输入端用于接收输入信号，控制装置12能够根据输入信号和第一电压信号调整向信号控制端输出的控制信号。具体的，当控制装置12的第一控制输入端检测到的第一电压信号到达第一翻转电压时，根据输入信号调整向信号控制端输出的控制信号。

第一翻转电压可以理解为用于确定控制装置12是否进行电压信号翻转的阈值。翻转后的电压信号结合输入信号的数值确定是否翻转控制信号。第二翻转电压可以理解为用于确定延迟装置11是否进行电压信号翻转的阈值。

本实施例中的输入信号为脉冲信号，通过本实施例中的延迟装置11可以将该脉冲信号进行延迟输出。控制装置12的第一控制输入端实时检测第一电压信号的数值，当第一电压信号的数值达到控制装置12的第一翻转电压时，根据输入信号调整信号控制端输出的控制信号，如可以在到达第一翻转电压时，向信号控制端输出高电压位信号，该高电位信号的数值不作限定，本领域技术人员可以根据需要的延迟时间确定高电位信号的数值。

延迟装置11基于该控制信号和输入信号调整第一电压信号的数值，以基于调整后的第一电压信号控制输出端进行输入信号的输出。如，延迟装置11在接收到高电位信号时结合输入信号抬高第一电压信号的数值，以基于调整后的第一电压信号控制输出端输出输入信号的时间。因为第一电压信号被抬高，故延迟装置11翻转电压的到达时间被延迟，故实现了输入信号的延迟输出。

此外，控制装置在输入信号为下降沿时，还可以根据输入信号调整控制信号，以使延迟装置基于调整后的控制信号对输入信号的下降沿进行延迟输出。

本发明实施例提供了一种延迟电路，该延迟电路包括延迟装置和控制装置，通过将控制装置的第一控制输入端与延迟装置的信号检测端相连，以监测延迟装置信号检测端的第一电压信号。当第一电压信号到达控制装置的第一翻转电压时，根据所述输入信号调整向所述信号控制端输出的控制信号。延迟装置信号检测端的第一电压信号的电压值能够由输入信号和控制信号进行调整。延迟装置能够基于调整后的第一电压信号和第二翻转电压延迟输出输入信号。该技术方案通过控制装置在其第一翻转电压到达时，根据所述输入信号调整向所述信号控制端输出的控制信号，以调整延迟装置中用于控制输出信号的第一电压信号的电压值，其中输出信号可以认为是延迟输出的输入信号，从而延迟第一电压信号到达第二翻转电压的时间，进而延迟了输入信号的输出时间，避免了增加电阻的阻值和/或电容的容值引起的芯片版图面积较大的问题。第一翻转电压大于第二翻转电压保证了先通过控制装置调整延迟装置的第一电压信号，再基于第一电压信号控制输入信号的输出。

可选的，本实施例将控制装置12，优化包括：

由与非门构成的第一RS触发器；

所述第一RS触发器的复位输入端与所述信号检测端相连，置位输入端接收所述输入信号，Q非输出端与所述信号控制端相连或Q输出端经过第一反相器与信号控制端相连。

具体的，图2为本发明实施例提供的一种延迟电路的连接示意图，由图2可见，控制装置12包括了：由与非门构成的第一RS触发器I1；

第一RS触发器I1的复位输入端与信号检测端相连，置位输入端接收输入信号IN，Q非输出端与信号控制端相连。控制装置12通过复位输入端接收第一电压信号VM，通过置位输入端接收输入信号IN，然后在复位输入端检测到第一电压信号VM到达由与非门构成的第一RS触发器I1的第一翻转电压时，根据输入信号IN调整向信号控制端输出的控制信号VC，以使信号控制端基于该控制信号VC调整第一电压信号VM的电压值。

图3为本发明实施例提供的又一种延迟电路的连接示意图，图3中示出的连接关系与图2中示出的连接关系不同之处在于，控制装置12通过Q输出端Q经过第一反相器I2与信号控制端相连。

可选的，控制装置12，还包括：

第二反相器和第三反相器；

第二反相器的输入端与信号检测端相连，第二反相器的输出端与第三反相器的输入端相连，第三反相器的输出端与复位输入端相连。

本实施例通过在控制装置12中增加第二反相器和第三反相器能够更加便捷的调节控制装置12的翻转电压。当控制装置12中不包括第二反相器和第三反相器时，控制装置12的第一翻转电压由第一RS触发器I1决定。当控制装置12中增加第二反相器和第三反相器时，控制装置12的第一翻转电压由第二反相器决定。本实施例中，只要保证第二反相器的第一翻转电压大于延迟装置11输出端的第二翻转电压即可。

图4为本发明实施例提供的再一种延迟电路的连接示意图。图4在图3的基础上增设第二反相器I3和第三反相器I4。第二反相器I3的输入端与信号检测端相连，第二反相器I3的输出端与第三反相器I4的输入端相连，第三反相器I4的输出端与复位输入端相连。其中，第二反相器I3的输入端用于接收第一电压信号VM，并在第一电压信号到达第二反相器I3的第一翻转电压时，根据输入信号IN向所述信号控制端输出控制信号VC。

为了便于理解，以下对图4示出的延迟电路的连接示意图的工作原理进行说明：

图5示出了图4中延迟电路的连接示意图对应的工作时序图。参见图4和图5。控制装置12包括了第一RS触发器I1、第一反相器I2、第二反相器I3和第三反相器I4。第二反相器I3的翻转电压为第一翻转电压，该第一翻转电压高于延迟装置的第二翻转电压。

当输入信号IN处于低电平的时候，第一场效应管P0导通，VM处于高电平，由于第一RS触发器I1复位输入端为高电平，置位输入端为低电平，故控制信号VC处于低电平。

当输入信号IN由低电平向高电平跳变的时候，由于第一RS触发器I1的输入都为1，控制信号VC保持低电平，电容C的上极板上的第一电压信号VM由电阻R1和第二场效应管N0开始放电。当第一电压信号VM到达第二反相器I3的翻转点的时候，第二反相器I3翻转，控制信号VC电压由低变为高，使得第一电压信号VM被couple推高到Vcp1的电压，第一电压信号VM又重新从Vcp1开始下降，当第一电压信号VM到达输出级反相器的翻转点(第二翻转电压)Vtg2的时候，输出OUT变为高电平。从这个过程可以知道，利用了两次翻转点的检测，即，检测第一电压信号VM是否到达第二反相器I3的第一翻转电压和检测第一电压信号VM是否到达输出级反相器的第二翻转电压。输入信号IN的上升沿到输出OUT的上升沿的延迟时间Tdr相比于没有控制装置12输出控制信号VC调节第一电压信号VM而言增大了，增大的时间可以通过改变第一翻转电压Vtg1和第一电压信号VM被推高到的电压Vcp1来调节，即所述延迟电路上升沿的延迟时间通过改变所述第一翻转电压和所述第一电压信号被推高到的电压来调节。

对输入信号IN的下降沿的延迟如下：当输入信号IN从高电平变为低电平时，控制信号VC会跟随输入信号IN变为低，同时couple拉低第一电压信号VM从VSS到一个负电压-Vcp2，同时电源经过第一场效应管P0和电阻R1给电容C充电。当第一电压信号VM的电压值到达Vtg2的时候，输出级反相器翻转，输出OUT为低。可以看见，由于VM的初始值变成了-Vcp2，相比于不通过控制装置12直接将第一电压信号VM从0V上升到Vtg2而言，由于本方案中将第一电压信号VM由-Vcp2上升到Vtg2，故充电时间也会增加，从而增大下降沿的延迟。即所述延迟电路下降沿的延迟时间为所述第一电压信号由负电压(-Vcp2)上升到所述第二翻转电压的时间。

可见，本实施例中通过反相器和第一RS触发器I1使得延迟电路在输入信号的上升沿和下降沿均进行了延迟。在输入信号的下降沿到来时，控制装置12基于输入信号调整控制信号VC，从而拉低第一电压信号VM，延迟了延迟装置11翻转的时间。本实施例中在对输入信号进行延迟输出时，无需增加延迟装置11中电阻R1的阻值和/或电容C的容值。需要注意的是，本发明中的门逻辑，如反相器和第一RS触发器I1的增加相比于增加电阻R1的阻值和电容C的容值而言，门逻辑在芯片版图上占得面积要小的多，因此本发明可以节约芯片版图面积，减小电路的成本。

本实施例中的延迟电路利用两档阈值电压的检测，即控制装置的第一翻转电压的检测和延迟装置的第二翻转电压的检测，增大了等效电容，提高了电容的利用率，能够用更小的版图面积实现同等的延迟时间。即延迟电路的等效电容根据第一翻转电压和第二翻转电压确定。

通过第一RS触发器I1控制电容C极板电压，如下极板电压，进行突变，以调整第一电压信号。

需要注意的是，图2中的连接方式可以不考虑对输入信号下降沿的延时，仅考虑对输入信号上升沿的延迟即可。

图6为现有技术的延迟电路的连接示意图。图7为图6示出的延迟电路对应的时序图。参见图6和图7，第一场效应管P00和第二场效应管N00构成了输入级的反相器。第三场效应管P11和第四场效应管N11构成了输出级的反相器。

当输入信号IN由低电平变高电平时，电容C的电压由VDD经电阻R1和第二场效应管(NMOS管)N00放电。当达到输出级反相器的翻转点(翻转电压)Vtg的时候，输出OUT变为高电平，其延迟时间由电阻和电容的值以及输出级反相器的翻转点决定。如果要实现大的延迟，需要将电阻的阻值增大和/或将电容的容值增大，也就意味着需要增大芯片版图面积。

从以上分析可以看出，不管是上升沿和下降沿，本发明的延迟时间都比图6示出的延迟电路的延迟时间长。

本实施例中当输入信号IN下降沿到来时，由于将延迟装置11中的电容C的电压couple到负电压，衬底可能通过正向PN结给第一电压信号VM充电，增大的延迟时间有限。但是上升沿的延迟时间精确可控，因此为了提高延迟时间的可控性，本实施例可以将该延迟电路应用于单边沿延迟。

可选的，控制装置12，包括：

由或非门构成的第二RS触发器、第四反相器和第五反相器；

第四反相器的输入端与信号检测端相连，第四反相器的输出端与第二RS触发器的复位输入端相连，第五反相器的输入端接收输入信号，第五反相器的输出端连接第二RS触发器的置位输入端，第二RS触发器的输出端与信号控制端相连。

可以理解的是，本实施例中可以基于控制装置12所包括的RS触发器的构成，调整控制装置12具体的连接方式。

其中，RS触发器可以由两个与非门或两个或非门的输入端和输出端交叉连接形成。

图8为本发明实施例提供的另一种延迟电路的连接示意图。如图8所示，当控制装置12包括由或非门构成的第二RS触发器I5时，本实施例可设置第四反相器I6的第一翻转电压大于延迟装置11的第二翻转电压。从而在第一电压信号到达第一翻转电压时，根据输入信号IN调整向信号控制端输出的控制信号VC，以使延迟装置11根据调整后的第一电压信号VM和第二翻转电压延迟输出输入信号IN。

第一RS触发器I1和第二RS触发器I5的区别在于各自复位输入端和置位输入端的触发电平相反，Q输出端和输出端的位置相反。基于本领域技术人员可以根据现有连接方式进行改进以得到相应的技术效果。

本实施例不受限于RS触发器的具体类型(可以通过NOR门或者NAND门或者其他形式来实现)，也不受限于检测单元(检测第一阈值电压的单元，如，第二反相器I3)的类型，以及第一翻转电压和第二翻转电压的大小。

可选的，延迟装置11为RC延迟装置。

本实施例中可以将延迟装置11优化为RC延迟装置，相应的，控制装置12可以通过利用电容不能突变的原理，通过向RC延迟装置中电容输出控制信号，以进一步调节第一电压信号，从而保证延迟电路延迟输出输入信号。

可选的，RC延迟装置包括：输入反相器、输出反相器、电阻和电容；

输入反相器的输入端与第二控制输入端相连，输入反相器的输出端与电阻的一端相连，电阻的另一端分别与电容的一端、第一控制输入端和输出反相器的输入端相连，电容的另一端与控制输出端相连；

输入反相器，用于根据输入信号调整电阻的一端的第二电压信号；

电阻和电容基于第二电压信号和控制信号，调整第一电压信号，以使输出反相器基于第一电压信号和第二翻转电压延迟输出输入信号。

参见图8，输入反相器包括第一场效应管P0和第二场效应管N0，输出反相器包括第三场效应管P1和第四场效应管N1。

第一场效应管P0在输入信号IN为低电平时导通，为电容C充电。第二场效应管N0在输入信号IN为高电平时导通，为电容C放电。第三场效应管P1在低电平时导通，以输出高电平VDD。第四场效应管N1在高电容时导通，以输出低电平VSS。延迟装置11通过电容电压不能突变的原理，调节第一电压信号的电压值，从而延迟输出反相器的翻转时间，进而延迟输出了输入信号。

此外，本发明实施例还提供了一种芯片，包括：如本发明实施例提供的延迟电路。

本实施例中的芯片通过集成本发明实施例提供的延迟电路具有与延迟电路相同的技术效果。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。