阅读说明：本技术 串扰消除电路、发送装置及收发系统 (Crosstalk eliminating circuit, transmitting device and transmitting-receiving system ) 是由 藤田悠介 三浦贤 饭塚哲也 高桥奈悟 中里德彦 于 2020-08-19 设计创作，主要内容包括：本发明提供串扰消除电路、发送装置及收发系统。XTC电路(10)具有延迟电路(12ab、12cb)、微分信号生成电路(13ab、13cb)和振幅调整相加电路(14b)。由延迟电路(12ab)对作为一个入侵信号的信号(Da)施加延迟后输入到微分信号生成电路(13ab),由微分信号生成电路(13ab)生成具有信号(Da)的微分波形的微分信号。在振幅调整相加电路(14b)中,对由微分信号生成电路(13ab)生成的微分信号的振幅进行调整而作为电流信号,将该振幅调整后的微分信号与信号(Db)进行电流相加。(The invention provides a crosstalk canceling circuit, a transmitting apparatus, and a transmitting/receiving system. The XTC circuit (10) has delay circuits (12ab, 12cb), differential signal generation circuits (13ab, 13cb), and an amplitude adjustment addition circuit (14 b). A signal (Da) as one intrusion signal is delayed by a delay circuit (12ab) and input to a differential signal generation circuit (13ab), and a differential signal having a differential waveform of the signal (Da) is generated by the differential signal generation circuit (13 ab). In an amplitude adjustment addition circuit (14b), the amplitude of the differential signal generated by the differential signal generation circuit (13ab) is adjusted to be a current signal, and the amplitude-adjusted differential signal is current-added to the signal (Db).)

串扰消除电路、发送装置及收发系统

技术领域

本发明涉及串扰消除电路、发送装置以及收发系统。

背景技术

在具有发送装置和接收装置的收发系统中，有时在发送装置和接收装置之间并行地设置有多条信号线。例如，FFC(Flexible Flat Cable，柔性扁平电缆)是多条信号线以一定间隔并列地配置而成的，经常在诸如电视接收机等设备内使用。当多条信号线被并列地配置时，由于在相邻的信号线之间发生的串扰，在由各条信号线发送的信号上叠加由相邻信号线发送的信号引起的噪声。在到达接收装置的时间点的远端串扰(FEXT：far-endcrosstalk)的大小(噪声幅度)取决于信号线的长度和并列布置的间隔。信号线越长，FEXT的噪声振幅越大。另外，信号线的并行配置的间隔越窄，FEXT的噪声振幅越大。

将通过相邻的信号线发送的信号中的、受到串扰的影响而叠加了噪声的信号称为受害(victim)信号，将对受害信号施加该串扰的影响的信号称为入侵(aggressor)信号。另外，由于在通过相邻的信号线发送的信号之间双向地产生串扰，所以各信号有可能成为受害信号以及入侵信号中的任意一方。

入侵信号和由于来自该入侵信号的串扰而引起的叠加在受害信号上的噪声以相同速度并行，同时到达接收装置。因此，叠加在受害信号上的噪声的振幅随着在信号线中前进而增大。但是，噪声宽度与入侵信号的上升时间或下降时间大致相同，在信号线中前进的期间噪声宽度实质上没有变化。叠加在受害信号上的噪声的波形可以利用对入侵信号的微分波形调整了振幅和延迟而得到的波形来近似。

伴随着收发系统中的信号传输的高速化，串扰的问题变得越严重。例如，在电视接收机内，在控制器和显示器的驱动器之间传送串行信号，通过4K或8K等的高分辨率化，电视接收机内的信号传送高速化。在电视接收机内经常使用的FFC具有越是高速则信号的衰减越大的特性，接收端的信号电压和FEXT的噪声电压成为大致相同程度的大小。由此，信号传输的余量减少，成本增加。这样，随着信号传输的高速化，消除串扰变得重要。

作为消除串扰(XTC：crosstalk cancellation)的技术，已知文献1“CosimoAprile，et al，AnEight-Lane 7-Gb/s/pin Source Synchronous Single-Ended RX WithEqualization andFar-End Crosstalk Cancellation for Backplane Channels，”JSSC，vol.53，No.3，Mar 2018.”、文献2“美国专利第9166650号说明书”。

发明内容

研究能够进行适当的串扰消除(XTC)的串扰消除电路(XTC电路)。

首先，作为如文献1那样的XTC的第1技术，考虑在接收装置中去除叠加在受害信号上的噪声的技术。在第1技术中，利用高通滤波器生成具有到达接收装置的入侵信号的微分波形的微分信号，通过调整该微分信号的振幅，模拟地生成叠加在到达接收装置的入侵信号上的噪声。然后，使用该模拟生成的噪声，抵消叠加在受害信号上的噪声。通过在接收装置中设置这样的XTC电路，使XTC电路后的受害信号的位错误率测量值最小，从而可以根据串扰的大小(信号线的长度和间隔)使XTC的设定(振幅调整)最佳化。

在该第1技术中，为了更高精度地进行XTC，需要使叠加在受害信号上的噪声与根据入侵信号而模拟地生成的噪声之间相位一致。但是，难以实现用于调整作为模拟信号的噪声的相位的延迟电路。可以考虑使用增益均衡器来调整噪声的相位的方法，但由于功耗大，所以不优选。

接着，作为如文献2那样的XTC的第2技术，考虑在发送装置中预先对受害信号施加在到达接收装置的时刻叠加在受害信号上的噪声的技术。在第2技术中，在发送装置中，通过延迟电路对入侵信号赋予延迟后，通过高通滤波器生成具有入侵信号的微分波形的微分信号，通过调整该微分信号的振幅，生成模拟噪声。然后，将该模拟噪声施加到受害信号上，从发送装置发送其后的受害信号。容易实现用于对作为数字信号的入侵信号赋予延迟的延迟电路。

在该第2技术中，需要掌握在到达接收装置的时刻叠加在受害信号上的噪声的波形，决定在发送装置中根据入侵信号模拟地生成噪声时的延迟量和振幅调整量。如果是电视接收机等封闭系统，则可以在设计该系统时决定延迟量和振幅调整量。当在闭合的设备中执行高速信号传输时，第2技术是有效的。

在XTC电路中，使用在驱动器的输出端串联地设置有电容元件的电容耦合驱动器，将入侵信号输入到驱动器。也可以考虑驱动器的输出阻抗和与其串联连接的电容元件成为高通滤波器，生成具有入侵信号的微分波形的微分信号的方法。另外，通过使电容元件的电容值可变，可以进行微分信号的振幅调整。而且，可以通过电容耦合将振幅调整后的模拟噪声施加到受害信号上。

与在接收装置侧进行XTC的第1技术相比，在发送装置侧进行XTC的第2技术在能够容易地进行模拟噪声的相位调整这一点上是优选的。但是，在发送装置的输出端设置T线圈的情况下，在第2技术中，如下所述要求T线圈。

设置在发送装置的输出端的T线圈能够消除附加在其输出端的负载电容(例如ESD保护用二极管等电容)，改善发送装置的输出的回波损耗、插入损耗(Insertion loss)，能够改善发送装置的输出信号频带。在超过约10Gbps的高速信号传输中，如果在发送装置中设置XTC电路，则输出信号频带恶化，所以为了防止该情况，需要设置T线圈。上述第2技术的XTC电路在输出端具有大的负载电容，所以为了进行高速信号传输而设置T线圈。

根据要消除的负载电容的大小而将T线圈的电感设计为最佳值。但是，在上述第2技术的XTC电路中，如果为了振幅调整而变更电容元件的电容值，则T线圈的电感变得不是最佳，有时不能充分改善T线圈的通常信号特性。这样，T线圈的通常信号特性的改善和XTC特性的改善难以同时实现。

本公开示出了一种串扰消除电路(XTC电路)，即使在T线圈被设置在输出端的情况下，该串扰消除电路也能够执行适当的串扰消除(XTC)。另外，本公开示出了具有XTC电路的发送装置、以及具备这样的发送装置和接收装置的收发系统。

该串扰消除电路(XTC电路)是一种设置在经由多条信号线向接收装置发送多个信号的发送装置中的XTC电路，其中，具有：(1)延迟电路，其调整多个信号中的第1信号(入侵信号)的相位；(2)微分信号生成电路，其生成微分信号，该微分信号具有由所述延迟电路进行了相位调整后的第1信号的微分波形；以及(3)振幅调整相加电路，其调整由微分信号生成电路生成的微分信号的幅度，将振幅调整后的微分信号作为电流信号，将振幅调整后的微分信号与多个信号中的第2信号(受害信号)进行电流相加，并且输出相加后的第二信号。另外，多个信号分别可以是单端信号，也可以是差动信号。

优选振幅调整相加电路包括多个放大器，该多个放大器分别具有：输入电压信号的输入端；和在导通设定时输出与电压信号对应的电流信号、而在截止设定时不输出电流信号的输出端，将由微分信号生成电路生成的微分信号输入到多个放大器各自的输入端，将从多个放大器各自的输出端输出的电流信号的总和与第2信号进行电流相加，通过多个放大器各自的导通/截止的设定，设定微分信号的振幅调整量。

可以多个放大器分别具有：设置在第1电位端和输出端之间的电流源；设置在第2电位端和输出端之间的MOS晶体管；以及设置在MOS晶体管的栅极和输入端之间的电容元件。或者，多个放大器分别具有：多个放大器分别具有：设置在电源电位端和输出端之间的PMOS晶体管；设置在接地电位端和输出端之间的NMOS晶体管；设置在PMOS晶体管的栅极和输入端之间的第1电容元件；以及设置在NMOS晶体管的栅极和输入端之间的第2电容元件。另外，第1电位端和第2电位端中的一方是电源电位端，另一方是接地电位端。另外，在输入输出信号是差动信号的情况下，将该电路结构成对地设置即可。

在被输入的电压信号是由第1电压信号以及第2电压信号构成的差动信号，输出的电流信号是由第1电流信号以及第2电流信号构成的差动信号的情况下，多个放大器分别可以是如下的电路结构。多个放大器分别包括：设置在第1电位端和输出第1电流信号的第1输出端之间的第1电流源；设置在第1电位端和输出第2电流信号的第2输出端之间的第2电流源；与第2电位端连接的第3电流源；第1MOS晶体管，其具有与被输入第1电压信号的第1输入端连接的栅极，且设置在第3电流源和第1输出端之间；以及第2MOS晶体管，其具有与被输入第2电压信号的第2输入端连接的栅极，且设置在第3电流源和第2输出端之间。另外，第1电位端以及第2电位端中的一个是电源电位端，另一个是接地电位端。

或者，多个放大器分别在被输入的电压信号是由第1电压信号及第2电压信号构成的差动信号，输出的电流信号是由第1电流信号及第2电流信号构成的差动信号的情况下，也可以是如下的电路结构。多个放大器分别具有：与电源电位端连接的第1电流源；与接地电位端连接的第2电流源；第1PMOS晶体管，其具有被输入第1电压信号的第1输入端连接的栅极，且设置在第1电流源和输出第1电流信号的第1输出端之间；第2PMOS晶体管，其具有与被输入第2电压信号的第2输入端连接的栅极，且设置在第1电流源和输出第2电流信号的第2输出端之间；第1NMOS晶体管，其具有与第1输入端连接的栅极，且设置在第2电流源和第1输出端之间；以及第2NMOS晶体管，其具有与第2输入端连接的栅极，且设置在第2电流源和第2输出端之间。

本公开的发送装置具有上述的本发明的串扰消除电路。本公开的收发系统具有上述的发送设备和从发送设备接收多个信号的接收设备。

根据本发明，即使在输出端设置T线圈的情况下也能够进行适当的串扰消除。

附图说明

图1示出了收发系统1的结构。

图2是表示XTC电路10的结构的图。

图3是表示延迟电路12和微分信号生成电路13的电路结构的一例的图。

图4是表示振幅调整相加电路14的结构的图。

图5是表示增益可变放大器21的结构的图。

图6是表示放大器31以及导通截止设定电路41的电路结构的一例的图。

图7是表示对增益可变放大器21中的振幅调整量和信号传输速度之间的关系进行模拟而得到的结果的曲线图。

图8A、图8B、图8C分别是示出对XTC电路10的动作进行模拟而得到的结果的图，图8A示出没有串扰的情况，图8B示出有串扰但不进行XTC的情况，图8C示出有串扰且进行XTC的情况。

图9是表示XTC电路10A的结构的图。

图10是表示放大器的其他电路结构例的图。

图11是表示放大器的其他电路结构例的图。

图12是表示放大器的其他电路结构例的图。

图13是表示放大器的其他电路结构例的图。

图14是表示放大器的其他电路结构例的图。

具体实施方式

以下，参照附图详细说明用于实施本发明的方式。另外，在附图的说明中，对相同的要素标注相同的编号，省略重复的说明。本发明并不限定于这些例示，由权利要求书表示，意在于包括与权利要求书同等的意思及范围内的所有变更。

图1示出了收发系统1的结构。收发系统1包括发送装置2和接收装置3。在发送装置2和接收装置3之间并列设置有多条信号线4。收发系统1通过多个信号线4从发送装置2向接收装置3发送多个信号。多条信号线4以一定间隔并列配置，例如是FFC(Flexible FlatCable)。

这样的收发系统例如存在于电视接收机等设备内。在该例子中，在控制器(发送装置)中将并行信号(影像信号)变换为串行信号，该串行信号从控制器经由信号线向显示器的驱动器(接收装置)传送。然后，在驱动器中从串行信号变换为并行信号，根据该并行信号在显示器中显示影像。

发送器2具备XTC电路(串扰消除电路)10。XTC电路10消除由多条信号线4发送的多个信号(特别是由相邻信号线发送的信号)之间的串扰。XTC电路10根据入侵信号生成在到达接收装置3的时刻叠加在受害信号上的噪声，并将该生成的噪声预先施加到受害信号中。

受害信号是受到串扰的影响而叠加了噪声的信号。入侵信号是将该串扰的影响施加给受害信号的信号。各个信号可以是受害信号和入侵信号中的任意一方。

图2是表示XTC电路10的结构的图。在该图中，示出在3个信号Da、Db、Dc之间进行XTC的情况。假设依次排列发送3个信号Da、Db、Dc的3条信号线，消除相邻信号线之间的串扰。

在将通过3条信号线中的中央的信号线传送的信号Db设为受害信号时，由相邻的2条信号线发送的信号Da、Dc成为入侵信号。此时，作为一方的入侵信号的信号Da在通过延迟电路12ab被赋予了延迟(相位调整)后被输入到微分信号生成电路13ab，通过微分信号生成电路13ab生成具有信号Da的微分波形的微分信号。作为另一方的入侵信号的信号Dc通过延迟电路12cb被赋予延迟(相位调整)后，被输入到微分信号生成电路13cb，通过微分信号生成电路13cb生成具有信号Dc的微分波形的微分信号。

作为受害信号的信号Db经过缓冲器11b后输入到振幅调整相加电路14b。在振幅调整相加电路14b中，调整由微分信号生成电路13ab生成的微分信号的振幅而成为电流信号，并且调整由微分信号生成电路13cb生成的微分信号的振幅而作为电流信号，将这两个振幅调整后的微分信号与信号Db进行电流相加。

将信号Da作为受害信号时，信号Db成为入侵信号。作为入侵信号的信号Db被延迟电路12ba施加了延迟(相位调整)后，被输入到微分信号生成电路13ba，由微分信号生成电路13ba生成具有信号Db的微分波形的微分信号。作为受害信号的信号Da在经过缓冲器11a后输入到振幅调整相加电路14a。在振幅调整相加电路14a中，调整由微分信号生成电路13ba生成的微分信号的幅度后将其作为电流信号，并且将振幅调整后的微分信号与信号Da进行电流相加。

在将信号Dc作为受害信号时，信号Db成为入侵信号。由延迟电路12bc对作为入侵信号的信号Db施加延迟(相位调整)后将其输入到微分信号生成电路13bc，由微分信号生成电路13bc生成具有信号Db的微分波形的微分信号。作为受害信号的信号Dc经过缓冲器11c后输入到振幅调整相加电路14c。在振幅调整相加电路14c中，对由微分信号生成电路13bc生成的微分信号的振幅进行调整后将其作为电流信号，并且将振幅调整之后的微分信号与信号Dc进行电流相加。

缓冲器11a、11b、11c可以具有共同的结构。延迟电路12ab、12ba、12bc、12cb可以具有共同的结构，以下称为延迟电路12。微分信号生成电路13ab、13ba、13bc、13cb可以具有共同的结构，以下称为微分信号生成电路13。振幅调整相加电路14a和14c可以具有共同的结构。共同的结构是指基本上相同的结构。振幅调整相加电路14b与振幅调整相加电路14a、14c相比，虽然进行电流相加的微分信号的数量不同，但可以采用同样的结构，以下将其称为振幅调整相加电路14。下面将描述延迟电路12、微分信号生成电路13和振幅调整相加电路14的具体的电路结构例。

图3是表示延迟电路12和微分信号生成电路13(微分电路)的电路结构的一例的图。延迟电路12包括6个反相器Inv1～Inv6和4个开关Sw1～Sw4。6个反相器Inv1～Inv6串联连接。开关Sw1设置在延迟电路12的输入端和延迟电路12的输出端之间。开关Sw2设置在第2级反相器Inv2的输出端和延迟电路12的输出端之间。开关Sw3设置在第4级反相器Inv4的输出端和延迟电路12的输出端之间。开关Sw4设置在最后一级的反相器Inv6的输出端和延迟电路12的输出端之间。在开关Sw1～Sw4中的任意一个开关为导通状态时，其他开关成为截止状态。根据使开关Sw1～Sw4中的哪个开关成为导通状态，能够使从延迟电路12的输入端到输出端为止所通过的反相器的个数不同，能够使对入侵信号施加的延迟可变。

微分信号生成电路13包括电容元件C和电阻器R。电容元件C设置在微分信号生成电路13的输入端和输出端之间。电阻器R设置在微分信号生成电路13的输出端与接地电位端之间。这样构成的微分信号生成电路13作为高通滤波器进行工作，能够生成具有对输入的信号的微分波形进行近似而得到的波形的信号(微分信号)。作为一例，电容元件C的电容值为37fF，电阻器R的电阻值为300Ω。

图4是表示振幅调整相加电路14的结构的图。振幅调整相加电路14包括增益可变放大器21a、21c和加法器22。增益可变放大器21a调整由微分信号生成电路13ab生成的微分信号的振幅，将振幅调整后的微分信号作为电流信号输出。增益可变放大器21c调整由微分信号生成电路13cb生成的微分信号的振幅，将振幅调整后的微分信号作为电流信号输出。增益可变放大器21a、21c中的振幅调整量(增益)是可变的，不仅有比1大的情况，还有1以下的情况，也有负值的情况。加法器22将分别从增益可变放大器21a、21c进行振幅调整后输出的微分信号(电流信号)与受害信号进行电流相加，输出该相加后的受害信号。

在该图中还示出了ESD保护用二极管23、24以及电感器25、26。ESD保护用二极管23设置在加法器22的输出端与电源电位端之间。ESD保护用二极管24设置在加法器22的输出端与接地电位端之间。电感器25设置在输入到加法器22的受害信号的路径上。电感器26设置在从加法器22输出的受害信号的路径上。电感器25、26构成T线圈，能够消除附加在加法器22的输出端(即XTC电路10的输出端)上的负载电容(ESD保护用二极管23、24等的电容)，改善输出的回波损耗、插入损耗，改善输出信号频带。

增益可变放大器21a、21c可以具有共同的结构，以下设为增益可变放大器21。图5是表示增益可变放大器21的结构的图。增益可变放大器21包括8个放大器31～38和8个导通截止设定电路41～48。8个放大器31～38可以具有共同的结构，8个导通截止设定电路41～48也可以具有共同的结构。8个导通截止设定电路41～48也可以共用一部分的部分电路。

放大器31～38各自的输入端与增益可变放大器21的输入端连接，输入微分信号(电压信号V)。放大器31～38各自的输出端与增益可变放大器21的输出端连接。放大器31～38分别能够通过导通截止设定电路41～48中的对应的导通截止设定电路进行导通/截止的设定。放大器31～38分别在导通设定时从输出端输出与输入电压信号V对应的电流信号I，在截止设定时不从输出端输出电流信号。若将放大器31～38中被设定为导通的放大器的个数设为n，则从增益可变放大器21的输出端输出的电流信号成为nI。增益可变放大器21通过放大器31～38各自的导通/截止的设定，能够设定微分信号的振幅调整量。

图6是表示放大器31以及导通截止设定电路41的电路结构的一例的图。另外，在此，设入侵信号和受害信号为差动信号，由这些信号生成的各信号也为差动信号。

放大器31包括电流源I1和I2、NMOS晶体管MN 11和MN 12、电容元件C1和C2以及电阻器R1和R2。电流源I1设置在电源电位端和NMOS晶体管MN 11的漏极之间。电流源I2设置在电源电位端和NMOS晶体管MN 12的漏极之间。电流源I1、I2可分别包含PMOS晶体管来实现。NMOS晶体管MN 11、MN 12各自的源极与接地电位端连接。

由从导通截止设定电路41提供的偏置电压来控制电流源I1、I2流过的电流的大小。从导通截止设定电路41经由电阻器R1对NMOS晶体管MN 11的栅极施加偏置电压。从导通截止设定电路41经由电阻器R2对NMOS晶体管MN 12的栅极施加偏置电压。

电容元件C1设置在输入差动信号中的一个信号(+V)的输入端与NMOS晶体管MN 11的栅极之间。电容元件C2设置在输入输入差动信号的另一个信号(-V)的输入端与NMOS晶体管MN 12的栅极之间。NMOS晶体管MN 11的漏极连接至输出输出差动信号的一个信号(+I)的输出端。NMOS晶体管MN 12的漏极连接至输出输出差动信号的另一个信号(-I)的输出端。

导通截止设定电路41包括反相器Inv、电流源I 20、PMOS晶体管MP 20、MP 21、MP22、NMOS晶体管MN 21、MN 22以及开关Sw 11、Sw 12、Sw 21、Sw 22、Sw 31、Sw 32。其中，电流源I 20和PMOS晶体管MP 20可以被8个导通截止设定电路41～48共用。

PMOS晶体管MP 20、MP 21、MP 22各自的源极与电源电位端连接。NMOS晶体管MN21、MN 22各自的源极与接地电位端连接。

PMOS晶体管MP 20的漏极与PMOS晶体管MP 20、MP 21、MP 22各自的栅极连接，并与开关Sw 31连接。开关Sw 32设置在开关Sw 31与电源电位端之间。电流源I 20设置在PMOS晶体管MP 20的漏极和接地电位端之间。

NMOS晶体管MN 21的漏极与PMOS晶体管MP 21的漏极、NMOS晶体管MN 21的栅极和开关Sw 11连接。开关Sw 12设置在开关Sw 11与地电位端子之间。

NMOS晶体管MN 22的漏极与PMOS晶体管MP 22的漏极、NMOS晶体管MN 22的栅极和开关Sw 21连接。开关Sw 22设置在开关Sw 21与接地电位端之间。

电流源I 20、PMOS晶体管MP 20和MP 21以及NMOS晶体管MN 21形成电流镜电路。电流源I 20、PMOS晶体管MP 20和MP 22以及NMOS晶体管MN 22形成电流镜电路。

反相器Inv生成使导通截止设定信号EN逻辑反转后的信号。开关Sw 11、Sw 12、Sw21、Sw 22、Sw 31、Sw 32分别根据导通截止设定信号EN的电平而成为导通/截止中的任一状态。在导通截止设定信号EN处于高电平时，开关Sw 11、Sw 21和Sw 31变为导通状态。在导通截止设定信号EN为低电平时(即，从反相器Inv提供的信号为高电平时)，开关Sw 11、Sw 21和Sw 31成为导通状态。

放大器31与导通截止设定电路41之间的关系如下。开关Sw 11和Sw 12之间的连接点经由放大器31的电阻器R1而连接到NMOS晶体管MN 11的栅极。开关Sw 21和Sw 22之间的连接点经由放大器31的电阻器R2而连接到NMOS晶体管MN 12的栅极。开关Sw 31和Sw 32之间的连接点与放大器31的电流源I1和I2连接。

在导通截止设定信号EN是低电平时，开关Sw 11、Sw 21、Sw 31成为截止状态，开关Sw 12、Sw 22、Sw 32成为导通状态。此时，在放大器31中，向NMOS晶体管MN 11、MN 12各自的栅极提供接地电位。此外，向构成电流源I1、I2的各PMOS晶体管的栅极提供电源电位。因此，放大器31被设定为截止状态，即使对输入端输入信号(±V)，从输出端输出的信号的电平ΔI也为0。

在导通截止设定信号EN是高电平时，开关Sw 11、Sw 21、Sw 31成为导通状态，开关Sw 12、Sw 22、Sw 32成为截止状态。此时，在放大器31中，对NMOS晶体管MN 11和MN 12各自的栅极提供与NMOS晶体管MN 21和MN 22各自的栅极电位相同的电位作为偏置。将与PMOS晶体管MP 20、MP 21和MP 22各自的栅极电位相同的电位提供给构成电流源I1和I2的各个PMOS晶体管的栅极。因此，当放大器31被设定为导通状态、对输入端输入了信号(±V)时，从输出端输出与该输入信号相应的信号(±I)。

如果设向8个导通截止设定电路41～48中的n个导通截止设定电路输入的导通截止设定信号EN设高电平、设向其他导通截止设定电路输入的导通截止设定信号EN为低电平，则从增益可变放大器21的输出端输出的电流信号成为从被导通设定的放大器分别输出的电流信号的总和nI。因此，通过变更n的值，能够设定增益可变放大器21中的微分信号的振幅调整量。

图7是表示对增益可变放大器21中的振幅调整量和信号传输速度之间的关系进行模拟而得到的结果的曲线图。增益可变放大器21具有图5和图6所示的电路结构，设导通截止设定电路的电流源I 20流过的电流的大小为100μA，设导通设定时放大器的电流源I1、I2分别流过的电流的大小为0.5mA。通过后级的输出缓冲器内的终端电阻将输出的电流信号作为电压信号进行观测，将该观测到的电压信号与输入电压信号之比作为振幅调整量(增益)。该图将横轴设为信号传输速度，将纵轴设为振幅调整量，针对n＝1～8的各值示出了振幅调整量与信号传输速度的关系。如该曲线图所示，被设定为导通的放大器的个数n越多，则振幅调整量越大。例如，在信号传输速度为8Gbps的情况下，n＝1时振幅调整量为0.078倍，而n＝8时振幅调整量为0.53倍。

图8A、图8B、图8C分别是示出对XTC电路10的动作进行模拟而得到的结果的图。图8A示出了在不存在串扰的情况下在接收装置中增益均衡之后的信号的眼图(eyepattern)。图8B和图8C示出了当在并列配置的三条信号线之间存在串扰时接收装置中的中央的信号线的信号的眼图。图8B表示未进行XTC时的眼图。图8C表示进行了本实施方式的XTC的情况下的眼图。与图8B的眼图相比，图8C的眼图消除了FEXT，眼打开，余量恢复。

本实施方式的XTC电路10即使在输出端设有T线圈(电感器25、26)的情况下，也能进行适当的XTC。即，在增益可变放大器21中，即使为了适当地设定入侵信号的微分信号的振幅调整量，而变更增益可变放大器21中所包含的多个放大器31～38中的被设定为导通的放大器的个数n，附在输出端的负载电容也不会变化。因此，能够兼顾T线圈的通常信号特性的改善和XTC特性的改善。该XTC电路10可适当地设置在发送装置2中。具有发送装置2和接收装置3的收发系统1可以适当地设置在诸如TV接收机等的设备内。

本发明不限于上述实施方式，可以进行各种变形。以下，对本实施方式的变形例进行说明。

图9是表示XTC电路10A的结构的图。与图2所示的XTC电路10的结构相比，图9所示的XTC电路10A的不同点在于，还具有把分别从微分信号生成电路13ab和微分信号生成电路13cb输出的微分信号相加的相加电路15。相加电路15可以通过电容耦合将两个微分信号相加。在振幅调整相加电路14b中，调整由该相加电路15相加并输出的微分信号的振幅而作为电流信号，将该振幅调整后的微分信号与信号Db进行电流相加。振幅调整相加电路14b可以具有与振幅调整相加电路14a和14c相同的结构。图2所示的XTC电路10A的振幅调整相加电路14b具有2个增益可变放大器21，而图9所示的XTC电路10A的振幅调整相加电路14b仅具有1个增益可变放大器21即可，但需要更宽的输入输出动态范围。

图10～图14是表示放大器31～38的其他电路结构例的图。另外，图10所示的放大器的电路结构例相当于相对于图6中所示的放大器的电路结构例使导电型反过来。另外，图13所示的放大器的电路结构例相当于相对于图12所示的放大器的电路结构例使导电型反过来。

图10所示的电路结构例的放大器包括电流源I3、I4、PMOS晶体管MP 11、MP 12、电容元件C3、C4以及电阻器R3、R4。电流源I3设置在接地电位端子和PMOS晶体管MP 11的漏极之间。电流源I4设置在接地电位端与PMOS晶体管MP 12的漏极之间。电流源I3、I4可分别包含NMOS晶体管来实现。PMOS晶体管MP 11、MP 12各自的源极与电源电位端连接。

电流源I3、I4流过的电流的大小由从导通截止设定电路提供的偏置电压来控制。从导通截止设定电路经由电阻器R3对PMOS晶体管MP 11的栅极施加偏置电压。从导通截止设定电路经由电阻器R4对PMOS晶体管MP 12的栅极施加偏置电压。

电容元件C3设置在输入输入差动信号中的一个信号(+V)的输入端与PMOS晶体管MP 11的栅极之间。电容元件C4设置在输入输入差动信号中的另一个信号(-V)的输入端和PMOS晶体管MP 12的栅极之间。PMOS晶体管MP 11的漏极连接至输出输出差动信号中的一个信号(+I)的输出端。PMOS晶体管MP 12的漏极连接至输出输出差动信号中的另一个信号(-I)的输出端。

图11所示的电路结构例的放大器包括NMOS晶体管MN 11、MN 12、PMOS晶体管MP11、MP 12、电容元件C1～C4以及电阻器R1～R4。PMOS晶体管MP 11和NMOS晶体管MN 11串联地设置在电源电位端和接地电位端之间，PMOS晶体管MP 12和NMOS晶体管MN 12串联地设置。

从导通截止设定电路经由电阻器R1对NMOS晶体管MN 11的栅极施加偏置电压。从导通截止设定电路经由电阻器R2对NMOS晶体管MN 12的栅极施加偏置电压。从导通截止设定电路经由电阻器R3对PMOS晶体管MP 11的栅极施加偏置电压。从导通截止设定电路经由电阻器R4对PMOS晶体管MP 12的栅极施加偏置电压。

电容元件C1设置在输入输入差动信号中的一个信号(+V)的输入端子与NMOS晶体管MN 11的栅极之间。电容元件C2设置在输入输入差动信号中的另一个信号(-V)的输入端与NMOS晶体管MN 12的栅极之间。电容元件C3设置在输入输入差动信号中的一个信号(+V)的输入端子与PMOS晶体管MP 11的栅极之间。电容元件C4设置在输入输入差动信号中的另一个信号(-V)的输入端和PMOS晶体管MP 12的栅极之间。

NMOS晶体管MN 11和PMOS晶体管MP 11各自的漏极与输出输出差动信号中的一个信号(+I)的输出端连接。NMOS晶体管MN12和PMOS晶体管MP12各自的漏极与输出输出差动信号的另一个信号(-I)的输出端连接。

图12所示的电路结构例的放大器包括电流源I1、I2、I5以及NMOS晶体管MN 11、MN12。电流源I1设置在电源电位端和NMOS晶体管MN 11的漏极之间。电流源I2设置在电源电位端和NMOS晶体管MN 12的漏极之间。电流源I5设置在接地电位端和NMOS晶体管MN 11和MN12各自的源极之间。NMOS晶体管MN11的栅极与输入输入差动信号中的一个信号(+V)的输入端连接。NMOS晶体管MN12的栅极与输入输入差动信号中的另一个信号(-V)的输入端连接NMOS晶体管MN11的漏极与输出输出差动信号中的一个信号(+I)的输出端连接。NMOS晶体管MN12的漏极与输出输出差动信号中的另一个信号(-I)的输出端连接。通过电流源I1、I2、I5的导通截止设定来进行该放大器的导通截止设定。

图13所示的电路结构例的放大器包括电流源I3、I4、I6以及PMOS晶体管MP 11、MP12。电流源I3设置在接地电位端和PMOS晶体管MP 11的漏极之间。电流源I4设置在接地电位端与PMOS晶体管MP 12的漏极之间。电流源I6设置在PMOS晶体管MP 11、MP 12各自的源极和电源电位端之间。PMOS晶体管MP11的栅极与输入输入差动信号中的一个信号(+V)的输入端连接。PMOS晶体管MP 12的栅极与输入输入差动信号中的另一个信号(-V)的输入端连接。PMOS晶体管MP11的漏极与输出输出差动信号中的一个信号(+I)的输出端连接。PMOS晶体管MP12的漏极与输出输出差动信号中的另一个信号(-I)的输出端连接。该放大器的导通截止设定通过电流源I3、I4、I6的导通截止设定来进行。

图14中所示的电路结构例的放大器包括电流源I5和I6、NMOS晶体管MN 11和MN12、以及PMOS晶体管MP 11和MP 12。电流源I5设置在接地电位端和NMOS晶体管MN 11和MN12各自的源极之间。电流源I6设置在电源电位端和PMOS晶体管MP 11、MP 12各自的源极之间。PMOS晶体管MP 11和NMOS晶体管MN 11各自的栅极与输入输入差动信号中的一个信号(+V)的输入端连接。PMOS晶体管MP 12和NMOS晶体管MN 12各自的栅极与输入输入差动信号中的另一个信号(-V)的输入端连接。PMOS晶体管MP 11和NMOS晶体管MN 11各自的漏极相互连接，并与输出输出差动信号中的一个信号(+I)的输出端连接。PMOS晶体管MP 12和NMOS晶体管MN 12各自的漏极相互连接，并与输出输出差动信号中的另一个信号(-I)的输出端连接。该放大器的导通截止设定通过电流源I5、I6的导通截止设定来进行。

在图12～图14所示的放大器的电路结构例中，由于电流源包括MOS晶体管，所以在电源电位端和接地电位端之间串联设置3个或4个MOS晶体管。考虑各个MOS晶体管中的源极和漏极之间的电压，在受害信号的振幅小的情况下，有时难以使构成输入差动对的MOS晶体管在饱和区域工作。若MOS晶体管不在饱和区域工作，则输出阻抗变小，输出差动信号(电流信号)在上下不一致，或者增益降低。另一方面，在图6、图10、图11所示的放大器的电路结构例中，在电源电位端和接地电位端之间串联设置2个MOS晶体管。因此，即使在受害信号的振幅小的情况下，也容易使输入差动对在饱和区域工作，所以是优选的。

上述收发系统1具有：发送装置2、接收装置3、信号线4、串扰消除电路(XTC电路)10、10A、缓冲器11a、11b、11c、延迟电路12、12ab、12ba、12bc、12cb、微分信号生成电路13、13ab、13ba、13bc、13cb、振幅调整相加电路14、14a、14b、14c、相加电路15、增益可变放大器21、21a、21c、加法器22、ESD保护用二极管23、24、电感器25、26、放大器31～38、导通截止设定电路41～48。

另外，上述各要素的连接是电连接，各要素的输入侧的端子是输入端子，输出侧的端子是输出端子。如上，上述串扰消除电路包括：第1信号线(例如：信号Db的传输线)；与该第1信号线相邻配置的第2信号线(例如：信号Dc的传输线)；和第2信号线(例如：信号Dc的传输线)电连接的延迟电路(例如：12cb)；与延迟电路12cb的输出端子电连接的微分电路(例如：13cb)；与微分电路13cb的输出端子电连接的增益可变放大器(例如：21c)；以及加法器22，该加法器包括与第1信号线(信号Db的传输线)电连接的第1输入端子、以及与增益可变放大器(21c)的输出端子电连接的第2输入端子。

另外，上述串扰消除电路还具备与加法器22的第1输入端子串联连接的第1线圈25、与加法器22的输出端子串联连接的第2线圈26。

另外，上述串扰消除电路还具备在加法器22的输出端子与电源电位之间电连接的第1二极管23、和在加法器22的输出端子与接地电位之间电连接的第22极管24。第1二极管23的阴极与电源电位连接，第1二极管23的阳极与加法器22的输出端子连接。第2二极管24的阳极与接地电位连接，第2二极管24的阴极与加法器22的输出端子连接。第1二极管23以及第2二极管24被连接成电流向同一方向流动。