一种半导体封装结构及其制造方法
阅读说明：本技术 一种半导体封装结构及其制造方法 (Semiconductor packaging structure and manufacturing method thereof ) 是由 王国军 曹立强 严阳阳 于 2020-12-31 设计创作，主要内容包括：本发明提供一种半导体封装结构,包括：第一互联结构层；第一芯片层,第一芯片层位于第一互联结构层一侧表面,第一芯片层包括多个第一芯片,第一芯片层中的第一芯片均正面朝向第一互联结构层且与第一互联结构层电性连接；第二芯片层,第二芯片层位于第一互联结构层背向第一芯片层一侧表面,第二芯片层包括多个第二芯片,第二芯片层中的第二芯片均正面朝向第一互联结构层且与第一互联结构层电性连接。第一芯片层和第二芯片层中的第二芯片均正面朝向第一互联结构层,通过第一互联结构层实现对面焊接。需要对接的芯片对面直接焊接,可有效减少线路传输损耗,相比于锡球焊接,芯片之间的第一互联结构层的厚度相对较薄,可以有效降低封装结构的整体厚度。(The invention provides a semiconductor packaging structure, comprising: a first interconnect structure layer; the first chip layer is positioned on one side surface of the first interconnection structure layer and comprises a plurality of first chips, and the front surfaces of the first chips in the first chip layer face the first interconnection structure layer and are electrically connected with the first interconnection structure layer; the second chip layer is arranged on one side surface, back to the first chip layer, of the first interconnection structure layer and comprises a plurality of second chips, and the second chips in the second chip layer face the first interconnection structure layer and are electrically connected with the first interconnection structure layer. And the second chips in the first chip layer and the second chip layer face to the first interconnection structure layer, and the opposite welding is realized through the first interconnection structure layer. The opposite surfaces of the chips needing butt joint are directly welded, so that the transmission loss of a circuit can be effectively reduced, and compared with tin ball welding, the thickness of the first interconnection structure layer between the chips is relatively thin, so that the whole thickness of the packaging structure can be effectively reduced.)
技术领域
本发明涉及半导体芯片互联技术领域，具体涉及半导体封装结构及其制造方法。
背景技术
半导体封装结构中，相对的芯片的正面对接通常采用锡球对接。锡球对接的封装结构，锡球由于工艺的原因，通常本身的体积较大，因而对接的芯片之间的部分尺寸较厚，影响封装结构整体的薄型化。并且由于锡球体积较大，导致对接的芯片之间的线路较长，线路损耗也较大。
发明内容
基于上述问题本发明提供一种半导体封装结构及其制造方法以解决正面对接的芯片的半导体封装结构尺寸较厚，对接芯片的线路损耗较大的问题。
本发明提供一种半导体封装结构，包括：第一互联结构层；第一芯片层，所述第一芯片层位于所述第一互联结构层一侧表面，所述第一芯片层包括多个第一芯片，所述第一芯片层中的第一芯片均正面朝向所述第一互联结构层且与所述第一互联结构层电性连接；第二芯片层，所述第二芯片层位于所述第一互联结构层背向所述第一芯片层一侧表面，所述第二芯片层包括多个第二芯片，所述第二芯片层中的第二芯片均正面朝向所述第一互联结构层且与所述第一互联结构层电性连接。
可选的，所述第一芯片层中的两个或更多第一芯片通过所述第一互联结构层电性连接。
可选的，所述第二芯片层中的两个或更多第二芯片通过所述第一互联结构层电性连接。
可选的，所述第一芯片层中的多个第一芯片的数量与所述第二芯片层中的多个第二芯片的数量相同，所述第一芯片层中的各第一芯片与所述第二芯片层中的各第二芯片关于所述第一互联结构层镜像设置。
可选的，所述第一芯片层还包括位于第一互联结构层一侧表面的塑封层，所述塑封层包覆所述第一芯片层中的各第一芯片，所述塑封层背离所述第一互联结构层一侧的表面与所述第一芯片层中的各第一芯片的背面平齐。
可选的，所述第二芯片层还包括位于第一互联结构层背向所述第一芯片层一侧表面的第二绝缘介质层，所述第二绝缘介质层包覆所述第二芯片层中的各第二芯片，所述第二绝缘介质层背离所述第一互联结构层一侧的表面与所述第二芯片层中的各第二芯片的背面平齐。
可选的，所述第二绝缘介质层为硅介质层。
可选的，所述第一芯片层还包括：贯通所述塑封层的多个导电柱，每一导电柱一端与所述第一互联结构层电性连接，另一端的表面与所述塑封层背离所述第一互联结构层一侧的表面平齐；所述半导体封装结构还包括第二第一互联结构层，所述第二第一互联结构层位于所述第一芯片层背离所述第一互联结构层一侧的表面，所述第二第一互联结构层与所述多个导电柱电性连接；
可选的，所述第二芯片层还包括：贯通所述第二绝缘介质层的多个导电柱，每一导电柱一端与所述第一互联结构层电性连接，另一端的表面与所述第二绝缘介质层背离所述第一互联结构层一侧的表面平齐；所述半导体封装结构还包括第二第一互联结构层，所述第二第一互联结构层位于所述第二芯片层背离所述第一互联结构层一侧的表面，所述第二第一互联结构层与所述多个导电柱电性连接。
本发明还提供一种半导体封装结构的制造方法，包括以下步骤：形成第一互联结构层；形成第一芯片层的步骤包括：将多个第一芯片贴装于第一互联结构层一侧表面；形成塑封层，所述塑封层形成于贴装有第一芯片的一侧表面，所述第一芯片层包括多个第一芯片，所述第一芯片层中的第一芯片均正面朝向所述第一互联结构层且与所述第一互联结构层电性连接；形成第二芯片层，所述第二芯片层形成于所述第一互联结构层背向所述第一芯片层一侧表面，所述第二芯片层包括多个第二芯片，所述第二芯片层中的第二芯片均正面朝向所述第一互联结构层且与所述第一互联结构层电性连接。
可选的，所述形成第一芯片层的步骤包括：形成塑封层，所述塑封层形成于所述第一互联结构层一侧表面，所述塑封层包覆所述第一芯片层中的各第一芯片；减薄所述塑封层，至所述塑封层背离所述第一互联结构层一侧的表面与所述第一芯片层中的各第一芯片的背面平齐；所述形成第二芯片层的步骤包括：形成第二绝缘介质层，所述第二绝缘介质层位于第一互联结构层背向所述第一芯片层一侧表面；将多个第二芯片埋入所述第二绝缘介质层中，并填平所述多个第二芯片与所述第二绝缘介质层之间的间隙；减薄所述第二绝缘介质层，直至所述第二绝缘介质层背离所述第一互联结构层一侧的表面与所述第二芯片层中的各第二芯片的背面平齐；半导体封装结构制造方法还包括：形成多个导电柱，所述多个导电柱形成于所述第一芯片层且贯通所述塑封层，所述多个导电柱与所述第一互联结构层电性连接；形成第二第一互联结构层，所述第二第一互联结构层形成于所述第一芯片层背离所述第一互联结构层一侧的表面，所述第二第一互联结构层与所述多个导电柱电性连接。或者，所述多个导电柱形成于所述第二芯片层且贯通所述第二绝缘介质层，所述多个导电柱与所述第一互联结构层电性连接；形成第二第一互联结构层，所述第二第一互联结构层形成于所述第一芯片层背离所述第一互联结构层一侧的表面，所述第二第一互联结构层与所述多个导电柱电性连接。
可选的，所述形成多个导电柱的步骤在所述形成塑封层的步骤之前进行；
可选的，所述形成第二绝缘介质层的步骤为：提供一硅载片；且所述形成第一互联结构层的步骤在所述硅载片上进行。
本发明技术方案，具有如下优点：
1.本发明的半导体封装结构，包括第一芯片层内的多个第一芯片和第二芯片层内的多个第二芯片，第一芯片层和第二芯片层中的芯片均正面朝向第一互联结构层，可通过第一互联结构层实现对面焊接。需要对接的芯片对面直接焊接，可有效减少线路传输损耗，并且，相比于锡球焊接，通过第一互联结构层焊接，芯片之间的第一互联结构层的厚度相对较薄，可以有效降低封装结构的整体厚度。同时由于第一互联结构层厚度较薄，芯片间距离更近，走线更短，线路损耗更低。并且，第一芯片层和第二芯片层之间的第一互联结构层，可以通过在埋入或贴装芯片之前先行制作，通过第一互联结构层，可实现线宽线距达到200nm/200nm。并且，芯片正面对接通过锡球对接的方式，正面对接的芯片之间的间距通常为200μm左右。本实施例的半导体封装结构中，第一互联结构层通过后段工艺先行制作，可以使第一芯片层中的第一芯片和第二芯片层中的第二芯片之间的间距降低到40μm～80μm，上下芯片更近，整体封装产品厚度更薄。
2.本发明的半导体封装结构，由于第一芯片层和第二芯片层之间的连接结构为第一互联结构层，因此第一芯片层中的第一芯片可以先通过第一互联结构层进行互联，再与第一互联结构层对侧的芯片连接；第二芯片层中的第二芯片同样先通过第一互联结构层进行互联，在于第一互联结构层对侧的芯片连接；此外，还可以是第一芯片层和第二芯片层中芯片数量相同的情况下，芯片各自与对侧的芯片互联；使得第一芯片层和第二芯片层中的第二芯片互联形式具有多种选择。
3.本发明的半导体封装结构，第一芯片层中的第一芯片和第二芯片层中的第二芯片可以通过多个导电柱电性连接至第二第一互联结构层，由第二第一互联结构层与外部器件焊接。多个导电柱可以设置在第一芯片层的塑封层中或者第二芯片层的第二绝缘介质层中。设置在塑封层时，可以通过大马士革工艺在塑封层形成前先行形成，最高可以实现200/200nm线宽线距，相比先形成塑封层再形成导电柱，I/O布线密度更高。
4.本发明的半导体封装结构，第二芯片层中的第二绝缘介质层例如可以为硅载片，第二芯片埋入硅载片形成第二芯片层。通过在硅载片上进行制作流程，可有效降低产品的翘曲程度和翘曲风险。
5.本发明的半导体封装结构的制造方法制造的封装结构，包括第一芯片层内的多个第一芯片和第二芯片层内的多个第二芯片，第一芯片层和第二芯片层中的芯片均正面朝向第一互联结构层，可通过第一互联结构层实现对面焊接。需要对接的芯片对面直接焊接，可有效减少线路传输损耗，并且，相比于锡球焊接，通过第一互联结构层焊接，芯片之间的第一互联结构层的厚度相对较薄，可以有效降低封装结构的整体厚度。同时由于第一互联结构层厚度较薄，芯片间距离更近，走线更短，线路损耗更低。并且，第一芯片层和第二芯片层之间的第一互联结构层，可以通过在埋入或贴装芯片之前先行制作，通过第一互联结构层，可实现线宽线距达到200nm/200nm。并且，芯片正面对接通过锡球对接的方式，正面对接的芯片之间的间距通常为200μm左右。本实施例的半导体封装结构中，第一互联结构层通过后段工艺先行制作，可以使第一芯片层中的第一芯片和第二芯片层中的第二芯片之间的间距降低到40μm～80μm，上下芯片更近，整体封装产品厚度更薄。
6.本发明的半导体封装结构的制造方法，导电柱可以通过大马士革工艺在塑封层形成前先行形成，最高可以实现200/200nm线宽线距，相比先形成塑封层再形成导电柱，I/O布线密度更高。
7.本发明的半导体封装结构的制造方法，可以在例如是硅载片上进行制作，并将硅载片作为第二芯片层的第二绝缘层，埋入第二芯片形成第二芯片层。可有效降低产品的翘曲程度和翘曲风险。
附图说明
为了更清楚地说明本发明
具体实施方式
或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1-图10为本发明一实施例中的半导体封装结构在制造过程中各个状态的示意图；
图10为本发明一实施例的半导体封装结构的示意图；
图11为本发明另一实施例的半导体封装结构的示意图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1
参见图1-图10，本实施例提供一种半导体封装结构，包括：
第一互联结构层300。
第一芯片层，第一芯片层位于第一互联结构层300一侧表面，第一芯片层包括多个第一芯片100，第一芯片层中的第一芯片100均正面朝向第一互联结构层300且与第一互联结构层300电性连接；
第二芯片层，第二芯片层位于第一互联结构层300背向第一芯片层一侧表面，第二芯片层包括多个第二芯片200，第二芯片层中的第二芯片200均正面朝向第一互联结构层300且与第一互联结构层300电性连接。
本实施例的半导体封装结构，可通过第一互联结构层300实现第一芯片层中的第一芯片100和第二芯片层中的第二芯片200对面焊接。需要对接的芯片正面直接对接焊接，可有效减少线路传输损耗，并且，相比于锡球焊接，通过第一互联结构层300焊接，芯片之间的第一互联结构层300的厚度相对锡球较薄，可以有效降低封装结构的整体厚度。同时由于第一互联结构层300厚度较薄，芯片间距离更近，走线更短，线路损耗更低。并且，第一芯片层和第二芯片层之间的第一互联结构层300，可以通过在埋入或贴装芯片之前先行制作，通过第一互联结构层，可实现线宽线距达到200nm/200nm。并且，芯片正面对接通过锡球对接的方式，正面对接的芯片之间的间距通常为200μm左右。本实施例的半导体封装结构中，第一互联结构层300可通过后段工艺先行制作，可以使第一芯片层中的第一芯片和第二芯片层中的第二芯片之间的间距降低到40μm～80μm，上下芯片更近，整体封装产品厚度更薄。
在本实施例中，第一芯片层中的两个或更多第一芯片100可通过第一互联结构层300电性连接。
在本实施例中，第二芯片层中的两个或更多第二芯片200可通过第一互联结构层300电性连接。
在本实施例中，第一芯片层中的多个第一芯片100的数量可以与第二芯片层中的多个第二芯片200的数量相同，当两者相同时，第一芯片层中的各第一芯片100与第二芯片层中的各第二芯片200关于第一互联结构层镜像设置。
本实施例的半导体封装结构，由于第一芯片层和第二芯片层之间的连接结构为第一互联结构层300，因此第一芯片层中的第一芯片100可以先通过第一互联结构层300进行互联，再与第一互联结构层300对侧的第二芯片200连接；第二芯片层中的第二芯片200同样先通过第一互联结构层300进行互联，再与第一互联结构层300对侧的第一芯片100连接；此外，还可以是第一芯片层和第二芯片层中芯片数量相同的情况下，芯片各自与对侧的芯片互联；使得第一芯片层和第二芯片层中的芯片互联形式具有多种选择。
在本实施例中，第一芯片层还包括位于第一互联结构层300一侧表面的塑封层110，塑封层110包覆第一芯片层中的各第一芯片100，塑封层110背离第一互联结构层300一侧的表面与第一芯片层中的各第一芯片100的背面平齐。
第二芯片层还包括位于第一互联结构层300背向第一芯片层一侧表面的第二绝缘介质层210，第二绝缘介质层210包覆第二芯片层中的各第二芯片200，第二绝缘介质层210背离第一互联结构层300一侧的表面与第二芯片层中的各第二芯片200的背面平齐。具体的，第二绝缘介质层210可以为硅介质层，可以由硅载片形成。
第一芯片层还包括：贯通塑封层110的多个导电柱400，每一导电柱400一端与第一互联结构层300电性连接，另一端的表面与塑封层110背离第一互联结构层300一侧的表面平齐。
半导体封装结构还包括第二互联结构层500，第二互联结构层500位于第一芯片层背离第一互联结构层300一侧的表面，第二互联结构层与多个导电柱400电性连接。
需特别提出的是，各互联结构层中的金属层走线具体形式本领域技术人员可自行选择，仅仅是出于简化图示的目的而并未明确显示，本领域技术人员可以根据实际需要选择走线的形式。
第一芯片层中的第一芯片100和第二芯片层中的第二芯片200可以通过多个导电柱400电性连接至第二互联结构层。导电柱400设置在塑封层时110，可以通过大马士革工艺在塑封层110形成前先行形成，最高可以实现200/200nm线宽线距，相比先形成塑封层110再形成导电柱，I/O布线密度更高。
本实施例的半导体封装结构，还包括填充封装层600，填充封装层600位于第一互联结构层300背向第一芯片层一侧，填充第二芯片200和第二绝缘介质层210之间的空隙，并覆盖第二芯片200的背面和第二绝缘介质层210背向第一互联结构层300一侧的表面。
实施例2
参考图11，本实施例提供另一种半导体封装结构。与上述实施例1的区别在于：
第二芯片层还包括：贯通第二绝缘介质层210的多个导电柱400’，每一导电柱400’一端与第一互联结构层300电性连接，另一端的表面与第二绝缘介质层210背离第一互联结构层300一侧的表面平齐。
半导体封装结构还包括第二互联结构层500’，第二互联结构层500’位于第二芯片层背离第一互联结构层300一侧的表面，第二互联结构层500’与多个导电柱400’电性连接；
本实施例的半导体封装结构，第二芯片层中的第二绝缘介质层210例如可以为硅介质层，可以由硅载片形成，第二芯片200埋入硅载片形成第二芯片层。通过在硅载片上进行制作流程，可有效降低产品的翘曲程度和翘曲风险。
需特别提出的是，各互联结构层中金属层的走线具体形式本领域技术人员可自行选择，仅仅是出于简化图示的目的而并未显示，本领域技术人员可以根据实际需要选择走线的形式。
实施例3
参考图1-图10，本实施例提供一种半导体封装结构的制造方法，包括以下步骤：
形成第一互联结构层300。
形成第一芯片层，第一芯片层形成于第一互联结构层300一侧表面，第一芯片层包括多个第一芯片100，第一芯片层中的第一芯片100均正面朝向第一互联结构层300且与第一互联结构层300电性连接。
形成第二芯片层，第二芯片层形成于第一互联结构层300背向第一芯片层一侧表面，第二芯片层包括多个第二芯片200，第二芯片层中的第二芯片200均正面朝向第一互联结构层300且与第一互联结构层300电性连接。
本实施例的半导体封装结构的制造方法制造的封装结构，包括第一芯片层内的多个第一芯片100和第二芯片层内的多个第二芯片200，第一芯片层和第二芯片层中的芯片均正面朝向第一互联结构层300，可通过第一互联结构层300实现对面焊接。需要对接的芯片对面直接焊接，可有效减少线路传输损耗，并且，相比于锡球焊接，通过第一互联结构层300焊接，芯片之间的第一互联结构层300的厚度相对较薄，可以有效降低封装结构的整体厚度。同时由于第一互联结构层300厚度较薄，芯片间距离更近，走线更短，线路损耗更低。并且，第一芯片层和第二芯片层之间的第一互联结构层300，可以通过在埋入或贴装芯片之前先行制作，可实现线宽线距达到200nm/200nm。并且，芯片正面对接通过锡球对接的方式，正面对接的芯片之间的间距通常为200μm左右。而本实施例的半导体封装结构中，第一互联结构层300通过后段工艺先行制作，可以使第一芯片层中的第一芯片100和第二芯片层中的第二芯片200之间的间距降低到40μm～80μm，上下芯片更近，整体封装产品厚度更薄。
进一步的，本实施例的半导体封装结构制造方法中，
形成第一芯片层的步骤包括：
参考图3，将多个第一芯片100贴装于第一互联结构层300一侧表面；
参考图4，形成塑封层110，塑封层110形成于第一互联结构层300贴装有第一芯片100的一侧表面，塑封层110包覆第一芯片层中的各第一芯片；减薄塑封层110，至塑封层背离第一互联结构层300一侧的表面与第一芯片层中的各第一芯片100的背面平齐。
形成第二芯片层的步骤包括：
形成第二绝缘介质层210，第二绝缘介质层210位于第一互联结构层300背向第一芯片层一侧表面；将多个第二芯片200埋入第二绝缘介质层210中；减薄第二绝缘介质层210，直至第二绝缘介质层210背离第一互联结构层300一侧的表面与第二芯片层中的各第二芯片200的背面平齐。
具体的，参考图1、图6、图7、图8，形成第二绝缘介质层210的步骤可以为：提供一硅载片001；且形成第一互联结构层300的步骤在硅载片001上进行。在硅载片001上进行制作流程，并将硅载片011作为第二芯片层的第二绝缘层210，埋入第二芯片200形成第二芯片层。可有效降低产品的翘曲程度和翘曲风险。
本实施例的半导体封装结构制造方法还包括：通过注膜形成填充封装层600，填充封装层600形成于第一互联结构层300背向第一芯片层一侧，填充第二芯片200和第二绝缘介质层210之间的空隙，并覆盖第二芯片200的背面和第二绝缘介质层210背向第一互联结构层300一侧的表面。
本实施例的半导体封装结构制造方法还包括：
参考图1、图2及图10，形成多个导电柱400，多个导电柱400形成于第一芯片层且贯通塑封层110，多个导电柱400与第一互联结构层300电性连接。
形成第二互联结构层500，第二互联结构层500形成于第一芯片层背离第一互联结构层300一侧的表面，第二互联结构层500与多个导电柱400电性连接。
具体的，参考图2-图4，形成多个导电柱400的步骤可以在形成塑封层110的步骤之前进行。导电柱400可通过大马士革工艺在塑封层形成前先行形成，最高可以实现200/200nm线宽线距，相比先形成塑封层110再形成导电柱400，I/O布线密度更高。
或者，参考图11，在其他一些实施例中，半导体封装结构制造方法还包括：形成多个导电柱400’，多个导电柱400’形成于第二芯片层且贯通第二绝缘介质层210，多个导电柱210与第一互联结构层300电性连接。
形成第二互联结构层500’，第二互联结构层500’形成于第一芯片层背离第一互联结构层300一侧的表面，第二互联结构层500’与多个导电柱400’电性连接。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。