具体实施方式

本文所使用的所有词汇具有其通常的含义。上述的词汇在普遍常用的字典中的定义，在本公开的内容中包含任一于此讨论的词汇的使用例子仅为示例，不应限制到本公开的范围与含义。同样地，本公开亦不仅以于此说明书所示出的各种实施例为限。

关于本文中所使用的“耦接”或“连接”，均可指两个或更多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，亦可指两个或更多个元件相互操作或动作。

如本文所用，用语“电路系统(circuitry)”可为由至少一电路(circuit)所形成的单一系统，且用语“电路(circuit)”可为由至少一个晶体管与/或至少一个主被动元件按一定方式连接以处理信号的装置。如本文所用，用语“与/或”包含了列出的关联项目中的一个或多个的任何组合。

图1为根据本公开一些实施例示出一种接收器装置100的示意图。于一些实施例中，接收器装置100可用于无线通信应用。

接收器装置100包含天线101、阻抗匹配电路103、低噪声放大器(low noiseamplifier,LNA)电路110、隔离电路120、隔离电路125、混频电路140、混频电路145、数字基频电路150以及数字基频电路155。天线101接收输入信号S_IN，并经由阻抗匹配电路103传输输入信号S_IN给LNA电路110。

LNA电路110用以根据输入信号S_IN产生偏压信号S_B。LNA电路110根据偏压信号S_B与控制信号S_C1产生输出信号S_O1，并根据偏压信号S_B与控制信号S_C2产生输出信号S_O2。于一些实施例中，LNA电路110包含输入级电路111、输出级电路112以及输出级电路113。输入级电路111根据输入信号S_IN产生偏压信号S_B。输出级电路112对应于第一无线通信，且输出级电路113对应于第二无线通信。例如，第一无线通信可为(但不限于)无线局域网络(wirelesslocal area network,WLAN)，且输出级电路112用以放大经由WLAN传输的数据信号。第二无线通信可为(但不限于)蓝牙(Bluetooth)，且输出级电路113用以放大经由蓝牙传输的数据信号。

输出级电路112用以根据偏压信号S_B以及控制信号S_C1被偏压，以产生输出信号S_O1-，其中控制信号S_C1用以设定输出级电路112的放大增益。若输出级电路112的放大增益越大，输出信号S_O1-的功率越高。类似地，输出级电路113用以根据偏压信号S_B以及控制信号S_C2被偏压，以产生输出信号S_O2。控制信号S_C2用以设定输出级电路113的放大增益。若输出级电路113的放大增益越大，输出信号S_O2-的功率越高。关于此处的操作将于后述参照图2与图3说明。

于一些实施例中，隔离电路120与隔离电路125每一者中的电感(例如为电感L1与电感L2)可由线圈(coil)电路或绕组(winding)实施。隔离电路120耦接至LNA电路110以接收输出信号S_O1，并产生差分的信号S₁₊与信号S_1-至混频电路140。隔离电路125耦接至LNA电路110以接收输出信号S_O2，并产生差分的信号S₂₊与信号S_2-至混频电路145。混频电路140调制信号S₁₊与信号S_1-以产生多个信号S_I1+、S_I1-、S_Q1+以及S_Q1-。混频电路145调制信号S₂₊与信号S_2-以产生多个信号S_I2+、S_I2-、S_Q2+以及S_Q2-。数字基频电路150可根据多个信号S_I1+、S_I1-、S_Q1+以及S_Q1-分析输入信号S_IN的功率以产生控制信号S_C1。数字基频电路155可根据多个信号S_I2+、S_I2-、S_Q2+以及S_Q2-分析输入信号S_IN的功率以产生控制信号S_C2。

例如，若输入信号S_IN包含对应于第一无线通信的数据信号，数字基频电路150可根据多个信号S_I1+、S_I1-、S_Q1+以及S_Q1-获取此数据信号。根据此数据信号的多个位元，数字基频电路150可确认此数据信号的功率是否需要调整。例如，若此数据信号的多个位元全为逻辑值1的时间超出一预定时间时，数字基频电路150可判定此数据信号的功率过高，并输出控制信号S_C1来降低输出级电路112的放大增益。基于类似的操作，数字基频电路155亦可输出控制信号S_C2来调整输出级电路113的放大增益。上述关于数字基频电路150与155的设置方式仅为示例，且本公开并不以为限。

于一些实施例中，接收器装置100可还包含LNA电路130以及LNA电路135。LNA电路130耦接于隔离电路120以及混频电路140之间，并用以提供额外增益来放大信号S₁₊与信号S_1-。LNA电路135耦接于隔离电路125以及混频电路145之间，并用以提供额外增益来放大信号S₂₊与信号S_2-。依据不同实际需求，LNA电路130以及LNA电路135可选择性地被设置。

在一些相关技术中，LNA电路被设定以同时放大多个无线信号。当LNA电路处理具有较高功率的无线信号时，LNA电路的放大增益会被降低以避免造成后续电路过饱和。如此一来，具有较低功率的其他无线信号无法被充分地放大，并会受到较多的噪声影响。相较于上述技术，于本公开的一些实施例中，当收到不同功率的多个无线信号时，LNA电路110可提供多个不同的放大增益来处理这些无线信号，以改善上述问题。

图2为根据本公开一些实施例所示出的图1中的LNA电路110的电路示意图。于此例中，输入级电路111、输出级电路112以及输出级电路113操作为电流镜电路。

输入级电路111包含晶体管N1与晶体管P1。晶体管P1的第一端(例如为源极)耦接至电压源以接收电压VDD，且晶体管P1的第二端(例如为漏极)耦接至晶体管N1的第一端(例如为漏极)以及晶体管P1的控制端(例如为栅极)以产生偏压信号S_B。晶体管N1的第二端(例如为源极)耦接至地，且晶体管N1的控制端(例如为栅极)接收输入信号S_IN。晶体管N1用以根据输入信号S_IN被导通。晶体管P1用以操作为二极管形式(diode-connected，二极管连接)的晶体管，以产生偏压信号S_B。

输出级电路112包含至少一电流路径(例如为M个电流路径，且M为大于或等于1的正整数)，此至少一电流路径根据控制信号S_C1导通以产生输出信号S_O1。例如，如图2所示，输出级电路112包含电流路径A0以及电流路径A1。电流路径A0以及电流路径A1彼此并联耦接，并具有相同电路结构。以电流路径A0为例，电流路径A0包含晶体管P2以及晶体管P3。晶体管P2的第一端接收电压VDD，晶体管P2的第二端耦接至晶体管P3的第一端，且晶体管P2的控制端用以接收偏压信号S_B。晶体管P3的第二端用以传输输出信号S_O1至隔离电路120(例如为图1中的电感L1)，且晶体管P3的控制端用以接收控制信号S_C1的一位元(标示为S_C1[i])。晶体管P2被偏压信号S_B偏压以产生输出信号S_O1。晶体管P3用以根据位元S_C1[i]导通，以将输出信号S_O1输出至隔离电路120。

如先前所述，电流路径A0以及电流路径A1彼此并联，故输出信号S_O1为流经两个电流路径A0与A1的电流信号的总和。电流路径A0设定为根据控制信号S_C1的一位元S_C1[i]导通，且电流路径A1设定为根据控制信号S_C1的另一位元(例如可为S_C1[i+1])导通。当电流路径A0以及电流路径A1皆为导通时，输出信号S_O1会具有较高的电流值。反之，若电流路径A0导通且电流路径A1不导通，输出信号S_O1会具有较低的电流值。换言之，若输出级电路112的放大增益越高，至少一电流路径中被控制信号S_C1导通的路径数量越多。

输出级电路113包含至少一电流路径(例如为N个电流路径，且N为大于或等于1的正整数，且N可相同于或不同于M)，此至少一电流路径根据控制信号S_C2导通以产生输出信号S_O2。例如，如图2所示，输出级电路113包含电流路径B0以及电流路径B1。电流路径B0以及电流路径B1彼此并联耦接，并具有相同电路结构。以电流路径B0为例，电流路径B0包含晶体管P4以及晶体管P5。晶体管P4的第一端接收电压VDD，晶体管P4的第二端耦接至晶体管P5的第一端，且晶体管P4的控制端用以接收偏压信号S_B。晶体管P5的第二端用以传输输出信号S_O2至隔离电路125(例如为图1中的电感L2)，且晶体管P5的控制端用以接收控制信号S_C2-的一位元(标示为S_C2[i])。晶体管P4被偏压信号S_B偏压以产生输出信号S_O2。晶体管P5用以根据控制信号S_C2的位元导通，以将输出信号S_O2输出至隔离电路125。

类似地，输出信号S_O2为流经两个电流路径B0与B1的电流信号的总和。电流路径B0设定为根据控制信号S_C2的一位元导通，且电流路径B1设定为根据控制信号S_C2的另一位元(例如可为S_C2[i+1])导通。当电流路径B0以及电流路径B1皆为导通时，输出信号S_O2会具有较高的电流值。反之，若电流路径B0导通且电流路径B1不导通，输出信号S_O2会具有较低的电流值。换言之，若输出级电路113的放大增益越高，至少一电流路径中被控制信号S_C2导通的路径数量越多。

在图2中示出的电流路径的数量仅用于示例，且本公开并不以此为限。依据不同需求，电流路径的数量可被相应调整。因此，各种数量的电流路径皆为本公开所涵盖的范围。

图3为根据本公开一些实施例所示出的图1中LNA电路110的电路示意图。于此例中，输入级电路111、输出级电路112以及输出级电路113操作为电流导向式(currentsteering)电路。

输入级电路111包含晶体管N2。晶体管N2的第一端耦接至节点ND，晶体管N2的第二端耦接至地，且晶体管N2的控制端接收输入信号S_IN。晶体管N2用以根据输入信号S_IN而自节点ND产生(汲取)偏压信号S_B。

输出级电路112耦接至节点ND，以接收偏压信号S_B。输出级电路112包含放大电路112A以及电流调整电路112B。放大电路112A用以根据偏压信号S_B以及控制信号S_C1产生输出信号S_O1。于此例中，图1的电感L1耦接于提供电压VDD的电压源以及输出级电路112之间。电流调整电路112B用以根据控制信号S_C1调整流经放大电路112A的电流(相当于输出信号S_O1)，以设定输出级电路112的放大增益。

例如，放大电路112A包含至少一电流路径(例如可为M个电流路径)，其用以根据控制信号S_C1的至少一位元(标记为S_C1[i])导通以产生输出信号S_O1。电流调整电路112B包含至少一电流路径(例如可为M个电流路径)，其用以根据控制信号S_C1的至少一位元导通(标记为S_C1[j])以输出电流I_C1。输出信号S_O1为流经放大电路112A中被导通的电流路径的电流总和，且电流I_C1为流经电流调整电路112B中被导通的电流路径的电流总和。

在一些实施例中，同一放大电路112A中的不同电流路径可由控制信号S_C1的不同位元导通。举例来说，电流路径A2根据位元S_C1[i]导通，电流路径A3根据位元S_C1[i+1]导通。在一些实施例中，同一电流调整电路112B中的不同电流路径可由控制信号S_C1的不同位元导通。举例来说，电流路径A4根据位元S_C1[j]导通，电流路径A5根据位元S_C1[j+1]导通。

电流I_C1与输出信号S_O1的总和保持为偏压信号S_B的一预定倍数。于此例中，偏压信号S_B为2I，且电流I_C1与输出信号S_O1的总和设定为I(即预定倍数为0.5)。当放大电路112A的至少一电流路径中被导通的路径数量越多，电流调整电路112B的至少一电流路径中被导通的路径数量就越少。于此条件下，输出信号S_O1较大且电流I_C1较小。反之，当放大电路112A的至少一电流路径中被导通的路径数量越少，电流调整电路112B的至少一电流路径中被导通的路径数量就越多。于此条件下，输出信号S_O1较小且电流I_C1较大。于一些实施例中，至少一位元S_C1[i]互补于至少一位元S_C1[j]。通过上述方式，输出级电路112的放大增益可根据控制信号S_C1设定。

举例而言，如图3所示，放大电路112A包含并联的电流路径A2与电流路径A3，且电流调整电路112B包含并联的电流路径A4与电流路径A5。当电流路径A2与电流路径A3皆导通时，电流路径A4与电流路径A5关断。于此条件下，输出信号S_O1具有较大的电流值。等效而言，输出级电路112具有较高的放大增益。当电流路径A2导通且电流路径A3关断时，电流路径A4导通且电流路径A5关断。于此条件下，输出信号S_O1具有较低的电流值。等效而言，输出级电路112具有较低的放大增益。

电流路径A2与电流路径A3互相并联耦接，并耦接于电感L1与节点ND之间，且具有相同电路结构。以电流路径A2为例，电流路径A2包含晶体管N3。晶体管N3的第一端耦接至电感L1，晶体管N3的第二端耦接至节点ND，且晶体管N3的控制端用以接收控制信号S_C1的至少一位元(即S_C1[i])。当晶体管N3响应于位元S_C1[i]导通时，电流路径A2产生输出信号S_O1。

类似地，电流路径A4与电流路径A5互相并联耦接，并耦接于提供电压VDD的电压源与节点ND之间，且具有相同电路结构。以电流路径A4为例，电流路径A4包含晶体管N4。晶体管N4的第一端接收电压VDD，晶体管N4的第二端耦接至节点ND，且晶体管N4的控制端用以接收控制信号S_C1的至少一位元(即S_C1[j])。当晶体管N4响应于位元S_C1[j]导通时，电流路径A4产生电流I_C1。

输出级电路113耦接至节点ND，以接收偏压信号S_B。输出级电路113包含放大电路113A以及电流调整电路113B。放大电路113A用以根据偏压信号S_B以及控制信号S_C2产生输出信号S_O2。于此例中，图1的电感L2耦接于提供电压VDD的电压源以及输出级电路113之间。电流调整电路113B用以根据控制信号S_C2调整流经放大电路113A的电流(相当于输出信号S_O2)，以设定输出级电路113的放大增益。

例如，放大电路113A包含至少一个电流路径(例如可为N个电流路径)，其用以根据控制信号S_C2的至少一位元(标记为S_C2[i])导通以产生输出信号S_O2。电流调整电路113B包含至少一个电流路径(例如可为N个电流路径)，其用以根据控制信号S_C2的至少一位元导通(标记为S_C2[j])以输出电流I_C2。输出信号S_O2为流经放大电路113A中被导通的电流路径的电流总和，且电流I_C2为流经电流调整电路113B中被导通的电流路径的电流总和。

在一些实施例中，同一放大电路113A中的不同电流路径可由控制信号S_C2的不同位元导通。举例来说，电流路径B2根据位元S_C2[i]导通，电流路径B3根据位元S_C2[i+1]导通。在一些实施例中，同一电流调整电路113B中的不同电流路径可由控制信号S_C2的不同位元导通。举例来说，电流路径B4根据位元S_C2[j]导通，电流路径B5根据位元S_C2[j+1]导通。

电流I_C2与输出信号S_O2的总和保持为偏压信号S_B的一预定倍数。于此例中，偏压信号S_B为2I，且电流I_C2与输出信号S_O2的总和设定为I(即预定倍数为0.5)。当放大电路113A的至少一电流路径中被导通的路径数量越多，电流调整电路113B的至少一电流路径中被导通的路径数量就越少。于此条件下，输出信号S_O2较大且电流I_C2较小。反之，当放大电路113A的至少一电流路径中被导通的路径数量越少，电流调整电路113B的至少一电流路径中被导通的路径数量就越多。于此条件下，输出信号S_O2较小且电流I_C2较大。于一些实施例中，至少一位元S_C2[i]互补于至少一位元S_C2[j]。通过上述方式，输出级电路113的放大增益可根据控制信号S_C2设定。

举例而言，如图3所示，放大电路113A包含并联的电流路径B2与电流路径B3，且电流调整电路113B包含并联的电流路径B4与电流路径B5。当电流路径B2与电流路径B3皆导通时，电流路径B4与电流路径B5关断。于此条件下，输出信号S_O2具有较高的电流值。等效而言，输出级电路113具有较高的放大增益。当电流路径B2导通且电流路径B3关断时，电流路径B4导通且电流路径B5关断。于此条件下，输出信号S_O2具有较低的电流值。等效而言，输出级电路113具有较低的放大增益。

电流路径B2与电流路径B3互相并联耦接，并耦接于电感L2与节点ND之间，且具有相同电路结构。以电流路径B2为例，电流路径B2包含晶体管N5。晶体管N5的第一端耦接至电感L2，晶体管N5的第二端耦接至节点ND，且晶体管N5的控制端用以接收控制信号S_C2的至少一位元(即S_C2[i])。当晶体管N5响应于位元S_C2[i]导通时，电流路径B2产生输出信号S_O2。

类似地，电流路径B4与电流路径B5互相并联耦接，并耦接于提供电压VDD的电压源与节点ND之间，且具有相同电路结构。以电流路径B4为例，电流路径B4包含晶体管N6。晶体管N6的第一端耦接至该电压源，晶体管N6的第二端耦接至节点ND，且晶体管N6的控制端用以接收控制信号S_C2的至少一位元(即S_C2[j])。当晶体管N6响应于位元S_C2[j]导通时，电流路径B4产生电流I_C2。

在图3中示出的电流路径的数量仅用于示例，且本公开并不以此为限。依据不同需求，电流路径的数量可被相应调整。因此，各种数量的电流路径皆为本公开所涵盖的范围。

上述电路设置方式用于示例，且本公开并不以此为限。于一些实施例中，输入级电路111可包含多个晶体管，其根据输入信号S_IN导通以分别提供多个偏压信号至输出级电路112以及输出级电路113。

在图2与图3中示出的晶体管形式(P型或N型)以及晶体管元件(例如为MOSFET)仅用以示例，且本公开并不以此些例子为限。可实施相同功能的LNA电路110的各种晶体管形式或元件皆为本公开所涵盖的范围。

综上所述，本公开一些实施例所提供的接收器装置中所使用的低噪声放大器可同时提供多种增益来处理具有不同功率的多种无线信号。如此，当同时接收多种无线信号时，可确保所述无线信号可被有效地放大以降低噪声的影响。

虽然本公开的实施例如上所述，然而所述实施例并非用来限定本公开，本技术领域技术人员可依据本公开的明示或隐含的内容对本公开的技术特征施以变化，凡此种种变化均可能属于本公开所寻求的专利保护范围，换言之，本公开的专利保护范围须视本说明书的权利要求所界定者为准。