具体实施方式

以下公开内容提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件和布置的具体实例。当然，这些组件和布置只是实例且并不意欲为限制性的。在本公开中，在以下描述中，对第一特征形成于第二特征上方或第二特征上的提及可包含第一特征与第二特征直接接触形成的实施例，并且还可包含额外特征可形成于第一特征与第二特征之间从而使得第一特征与第二特征可不直接接触的实施例。另外，本公开可在各种实例中重复参考标号和/或字母。这种重复是出于简单和清晰的目的，且本身并不规定所论述的各种实施例和/或配置之间的关系。

下文详细论述本公开的实施例。然而，应了解，本公开提供可在各种各样的具体情境中实施的许多适用概念。所论述的具体实施例仅为说明性的且并不限制本公开的范围。

图1是根据本公开的一些实施例的半导体设备封装1的横截面视图。半导体设备封装1包含衬底10a和10b，多个电子组件11a、11b、11c、11d和11e以及多个插入件16a、16b、16c和16d。

电子组件11a、11b、11c、11d和11e中的每一个和在图1中展示但未指示的其它电子组件可包含一或多个无源电子组件，例如电容器、电阻器或电感器；和/或一或多个有源电子组件，例如处理器组件、开关组件或集成电路(IC)芯片。每一电子组件可电连接到一或多个另一电子组件中且电连接到衬底10a或10b，且可例如通过倒装芯片(flip-chip)或其它技术的方式实现电连接。

参看图1，一或多个电子组件(例如11b、11c和11d)安置于衬底10b的顶表面上。一或多个电子组件(例如11a)安置于衬底10a的底表面上，且一或多个电子组件(例如11e)安置于衬底10a的顶表面上。

插入件16a和16b可安置于衬底10a与衬底10b之间，以分隔开两个衬底10a和10b并界定一空间，以容纳安置于衬底10b的顶表面上的电子组件(例如11b、11c和11d)和安置于衬底10a的底表面上的电子组件(例如11a)。插入件16a和16b中的每一个具有布置在其顶表面处的多个衬垫和布置在其底表面处的多个衬垫，并可在两个衬底10a与10b之间提供电连接。在一些实施例中，额外的插入件(即，16c和16d)可安置于衬底10a的顶表面以将衬底10a与另一衬底或其它设备电连接。

包封层12覆盖或包封电子组件11a、11b、11c、11d和11e，插入件16a、16b、16c和16d以及衬底10a和10b。包封层12可包含其中包含填充剂的环氧树脂、模制原料(例如环氧模制原料或其它模制原料)、聚酰亚胺、酚化合物或材料、包含分散于其中的硅酮的材料，或其组合。

在一些比较性实施例中，插入件16a、16b、16c和16d的附接通过使用焊膏(例如层14)来实现，且因此，需要若干回焊工艺。然而，焊膏层14的尺寸(例如高度)可能在每次回焊工艺之后减小。因此，难以控制每一焊膏层的高度，这导致间距偏差(stand-offdeviation)，尤其在同一层级使用独立的多个插入件的情况下。由于间距偏差，衬底10a倾斜且难以将形成在衬底10a的顶表面上的插入件16c和16d维持于同一高度。一些最顶部I/O衬垫(例如插入件16c的衬垫16c1)因此可在施加包封层12之后被埋住，这不利地影响半导体设备封装1的可靠性和性能。

图2是根据本公开的一些实施例的另一半导体设备封装2的横截面视图。半导体设备封装2为一种堆叠结构，所述堆叠结构可包含衬底，例如20a和20b；电子组件，例如21a、21b、21c、21d、21e、21f和21g；以及插入件，例如26a、26b、26c和26d。衬底可包含用于电连接的迹线、衬垫或互连件(未展示)。

如图2中所示，一或多个电子组件(例如21a、21b和21c)可安置于衬底20a的底表面上。一或多个电子组件(例如21d)可安置于衬底20a的顶表面上。一或多个电子组件(例如21e、21f和21g)可安置于衬底20b的顶表面上。

电子组件21a、21b、21c、21d、21e、21f和21g中的每一个可包含如上文所论述的一或多个无源电子组件和/或一或多个有源电子组件。

在一些实施例中，半导体设备封装2包含第一衬底20b和第一插入件26a或26b。第一插入件26a或26b安置于第一衬底20b的顶表面上。插入件26a或26b的底表面通过第一导电粘性层24c或24d附接到衬底20b的顶表面，且第一导电粘性层24c或24d包含间隔件。在一些实施例中，间隔件与第一衬底20b和对应的第一插入件26a或26b直接接触。第一插入件26a或26b具有布置在其底表面处的多个衬垫以提供到衬底20b的电连接。半导体设备封装2可包含至少一个第一插入件，或彼此分隔开的至少两个第一插入件、至少三个第一插入件或更多个第一插入件。

在一些实施例中，半导体设备封装2进一步包含第二衬底20b。插入件26a或26b的顶表面通过第二导电粘性层24a或24b附接到第二衬底20b的底表面。在一些实施例中，第二导电粘性层24a或24b包含间隔件。在一些实施例中，间隔件与第二衬底20a和对应的第一插入件26a或26b直接接触。第一插入件26a或26b具有布置在其顶表面处的多个衬垫以提供到第二衬底20a的电连接。

在一些实施例中，半导体设备封装2进一步包含第二插入件26c或26d。第二插入件26c或26d通过第三导电粘性层24e或24f附接到第二衬底20a的顶表面。在一些实施例中，第三导电粘性层24e或24f包含间隔件。在一些实施例中，间隔件与第二衬底20a和对应的第二插入件26c或26d直接接触。第二插入件26a或26b具有布置在其底表面处的多个衬垫以提供到衬底20a的电连接。半导体设备封装2可包含至少一个第二插入件，或彼此分隔开的至少两个第二插入件、至少三个第二插入件或更多个第二插入件。

在一些实施例中，半导体设备封装2进一步包含包封层22。包封层22覆盖或包封电子组件21a、21b、21c、21d、21e、21f和21g，插入件26a、26b、26c和26d，导电粘性层24a、24b、24c、24d、24e和21f，衬底20a和衬底20b。包封层22可包含其中包含填充剂的环氧树脂、模制原料(例如环氧模制原料或其它模制原料)、聚酰亚胺、酚化合物或材料、包含分散于其中的硅酮的材料，或其组合。

插入件26a、26b、26c和26d是彼此独立的。半导体设备封装可在同一层级包含一个、两个、三个或更多个彼此分隔开的插入件(例如插入件26a和26b和插入件26c和26d)。插入件的形状不受特别限制。在一些实施例中，插入件可具有条带形状或条带状形状。在一些实施例中，为增加用于安置电子组件的衬底的可用表面积以及维持待堆叠于其上的衬底的平衡，可使用至少两个具有条带形状的插入件。

导电粘性层24a、24b、24c、24d、24e和24f彼此独立且可由相同或不同材料制成。导电粘性层可由焊接性导电材料制成。在一些实施例中，焊接性导电材料可包含热固性树脂。在一些实施例中，焊接性导电材料可包含热固性树脂和导电材料。热固性树脂可以是环氧树脂、丙烯酸酯、聚酰亚胺、硅树脂等。导电材料可以是金属粉末，例如金、银或铜。热固性树脂可以是B阶(B-stage)树脂。

导电粘性层可包含间隔件或可原位形成为间隔件。待添加到导电粘性层的间隔件可为导电或非导电的，其例如可为金属、塑料或玻璃间隔件。间隔件可包含铜芯凸块或球、塑料芯凸块或球，或玻璃球。可设计间隔件的大小以控制插入件与衬底之间的间隙。在一些实施例中，间隔件可具有60μm或更大、80μm或更大、90μm或更大、100μm或更大、110μm或更大、120μm或更大、130μm或更大、150μm或更大、180μm或更大、200μm或更大、220μm或更大、250μm或更大或300μm或更大的平均直径。

在一些实施例中，焊接性导电材料可为金属浆料(例如铜浆料)，包含作为导电材料的金属粉末(例如铜粉末)和作为粘结剂的热固性树脂(例如环氧树脂)。间隔件的总体积大于金属浆料的体积的约2％(例如金属浆料的体积的约3％或更大、金属浆料的体积的约4％或更大，或浆料的体积的约5％或更大)，且金属粉末和热固性树脂的总体积小于金属浆料的体积的约98％(例如金属浆料的体积的约97％或更小、金属浆料的体积的约96％或更小，或金属浆料的体积的约95％或更小)。

在以下段落中，通过参考插入件26b来进一步说明插入件的结构。然而，应注意，其它插入件可具有相同或类似结构。

图3A是根据本公开的一些实施例的如图2中所示的区域CS的放大视图。第一插入件26b包含插入件26b的底表面处的衬垫26b1。衬垫26b1布置在插入件26b的底表面处或嵌入于所述底表面内。衬底20b包含衬底20b的顶表面处的衬垫20b1。衬垫20b1布置在衬底20b的顶表面处或嵌入于所述顶表面内。间隙D1在衬垫26b1的暴露表面与衬垫20b1的暴露表面之间产生。

如图3A中所描绘，插入件26具有在插入件26的底表面处的凹部，且插入件26的衬垫26b1从所述凹部暴露。衬垫26b1包含中心区P1和包围中心区P1的外围区P2。第一插入件26b包含安置于第一插入件26b的底表面处且覆盖衬垫26b1的外围区P2的绝缘层28(图3A中未指示)。衬垫26b1的中心区P1从绝缘层28暴露且具有暴露表面26S。绝缘层28和衬垫26b1的暴露表面26S界定凹部。类似地，衬底20b可具有凹部以暴露衬底20b的衬垫20b1的中心区。

插入件26b的凹部容纳导电粘性层24d，或在一些实施例中，第一插入件26b的凹部与衬底20b的凹部一起容纳导电粘性层24d。导电粘性层24d可包含通过热固性树脂24d2覆盖或包围的间隔件24d1，或在一些实施例中，导电粘性层24d构成间隔件。间隔件可与衬垫26b1的暴露表面26S直接接触。间隔件可与衬底20b(例如衬垫20b1的暴露表面)直接接触。在一些实施例中，插入件的衬垫的暴露表面26S和衬底的衬垫的暴露表面大体上等于或大于间隔件的平均直径。

图3B是根据本公开的一些实施例的如图2中所示的区域CS的放大视图。图3B的放大视图CS类似于图3A的放大视图，不同之处在于在图3B中，导电粘性层24d包含两个间隔件。

图4A、图4B、图4C和图4D说明根据本公开的一些实施例的插入件中的衬垫的布置。下文论述的多个衬垫的布置可进一步改进堆叠结构的倾斜问题。

图4A是根据本公开的一些实施例的插入件的俯视图。如图4A中所示，插入件具有条带结构或条带状结构，所述条带结构或条带状结构具有长度S1和宽度S2。插入件包含多个衬垫，例如RG1、RG2、RG3、RG4、RG5和RG6。衬垫RG1、RG2、RG3、RG4、RG5和RG6彼此分隔开且可有规律地或不规律地布置。绝缘层18安置在插入件的顶表面处且覆盖衬垫的外围区。衬垫的中心区从绝缘层28暴露且具有暴露表面26S。

在图4A中，衬垫RG1、RG2、RG3、RG4、RG5和RG6以交错方式或交错状方式布置。在一些实施例中，衬垫RG1到RG6布置于两条线(例如L1和L2)、三条线、四条线或更多条线上，所述线大体上彼此平行且沿长度方向S1延伸。

图4B是根据本公开的一些实施例的插入件的另一俯视图。图4B的俯视图类似于图4A，不同之处在于在图4B中，衬垫布置于两条或更多条线(例如L1和L2)上，所述两条或更多条线大体上彼此平行但不呈交错方式。衬垫的中心定位于所述线中的其中一条线上。

图4C是根据本公开的一些实施例的插入件的另一俯视图。图4C的俯视图类似于图4B，不同之处在于在图4C中，两个衬垫(RG1和RG2)布置于线L1上，随后依次为：两个衬垫(RG3和RG4)布置于线L2上、两个衬垫(RG5和RG6)布置于线L1上、两个衬垫(RG7和RG8)布置于线L2上等。

图4D是根据本公开的一些实施例的插入件的另一俯视图。在图4D中，一部分的衬垫RG2、RG4、RG6和RG8布置于中心线L3上，且另一部分的衬垫RG1、RG3、RG5、RG7和RG9布置在中心线L3的旁边。衬垫RG1、RG3、RG5、RG7和RG9可有规律地或不规律地布置。

通过在衬底之间安置插入件且使用间隔件来确保衬底与插入件之间的期望距离，可良好控制安置于同一层级处的插入件，且上部衬底的底表面与下部衬底的顶表面之间的距离(不论是从中心处到外围处)可大体上相同。因此，可解决因间距偏差导致的堆叠结构的倾斜问题，且因此可改进半导体设备封装的可靠性或性能。

在一些实施例中，一种用于制造根据本公开的半导体设备封装的方法包含：提供第一衬底；提供插入件；以及形成与第一衬底和插入件接触的间隔件。

形成与第一衬底和插入件接触的间隔件的阶段包含：将固持器(或一组固持器)放置在插入件与第一衬底之间以界定用于导电粘性层的容纳空间；以及加热导电粘性层以形成间隔件。在这一阶段中，将焊接性导电材料填充到容纳空间中且随后将其加热以形成间隔件。间隔件的高度可经预定且由固持器控制。在加热之后，将焊接性导电材料固化成具有预定高度的间隔件且随后移除固持器。通过形成具有预定高度的间隔件，可确保插入件与第一衬底之间的期望距离。在一些实施例中，插入件与第一衬底之间的距离从插入件的中心到插入件的外围大体上相同。

图5A、图5B、图5C和5D说明根据本公开的一些实施例用于制造半导体设备封装的方法的各个阶段。

参看图5A，提供具有第一表面SF1和与第一表面SF1相对的第二表面SF2的第一衬底20a，且第一插入件和第二插入件分别安置于第一表面SF1和第二表面SF2上以形成单元设备。第一插入件26a和26b分别通过导电粘性层24a和24b安装到第一表面SF1。第二插入件26c和26d分别通过导电粘性层24e和24f安装到第二表面SF2。在一些实施例中，导电粘性层可例如通过在衬底的表面上印刷焊接性导电材料而在衬底的表面上形成。焊接性导电材料可包含间隔件。在一些实施例中，衬底的表面可包含凹部且导电粘性层填充衬底的对应凹部。插入件26a、26b、26c和26d可分别安置于导电粘性层24a、24b、24e和24f上，从而导电粘性层填充对应插入件的凹部且凹部中的每一个容纳一或多个间隔件。随后，例如通过加热或以回焊工艺固化导电粘性层24a、24b、24e和24f。因此，衬底20a与插入件26a、26b、26c和26d中的每一个之间的间隙可由间隔件的高度控制。电子组件(例如21a、21b和21c)形成或设置于第一表面SF1上，且电子组件(例如21d)形成或设置于第二表面SF2上。

参看图5B，提供具有表面SF3的第二衬底20b。导电粘性层24c和24d可例如通过在表面SF3上印刷焊接性导电材料而在第二衬底20b的表面SF3上形成。焊接性导电材料可包含间隔件。在一些实施例中，第二衬底20b的表面SF3可包含凹部且导电粘性层填充第二衬底20b的对应凹部。电子组件(例如21e、21f和21g)形成或设置于第二衬底20b的表面SF3上。

参看图5C，在图5A中所说明的阶段中制备的单元设备通过导电粘性层24c和24d附接到第二衬底20b。安装在单元设备上的插入件26a和26b可分别安置于导电粘性层24c和24d上。插入件26a和26b中的每一个可在其与导电粘性层24c和24d接触的表面上包含凹部。导电粘性层填充插入件的凹部，且凹部中的每一个容纳一或多个间隔件。随后，例如通过加热或以回焊工艺固化导电粘性层24c和24d。因此，第二衬底20b与插入件26a和26b中的每一个之间的间隙可由间隔件的高度控制。

参看图5D，包封层22覆盖或包封电子组件21a、21b、21c、21d、21e、21f和21g，插入件26a、26b、26c和26d，导电粘性层24a、24b、24c、24d、24e和24f，衬底20a和表面20b。

与使用常规焊膏相比较，通过使用导电粘性层24a、24b、24c、24d、24e和24f，本公开可使下部衬底20b与插入件26a或26b之间的间隙和插入件26a或26b与上部衬底20a之间的间隙保持均一，且因此可减小间距偏差并可避免上部衬底倾斜。另外，导电粘性层由例如铜浆料的焊接性导电材料制成，所述材料可易于施加到表面上且随后通过加热固化。因此，可减小回焊工艺的数目且可避免在回焊工艺期间焊膏的高度不稳定。

如本文中所使用，为易于描述，本文中可使用空间相对术语，例如“在...下方”、“在...以下”、“下部”、“在...以上”、“上部”、“下部”、“左侧”、“右侧”等来描述如图中所说明的一个元件或特征与另一元件或特征的关系。除了图中所描绘的定向之外，空间相对术语意图涵盖设备在使用或操作中的不同定向。装置可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相对描述词同样可相应地进行解释。应理解，当元件称为“连接到”或“耦合到”另一元件时，其可直接连接或耦合到另一元件，或可存在介入元件。

如本文中所使用，术语“近似”、“大体上”、“大体”和“约”用于描述和考虑较小变化。当与事件或情况结合使用时，所述术语可指事件或情况精确地发生的情形以及事件或情况极近似地发生的情形。如在本文中相对于给定值或范围所使用，术语“约”通常意指在给定值或范围的±10％、±5％、±1％或±0.5％内。范围可在本文中表达为自一个端点至另一端点或在两个端点之间。除非另外规定，否则本文中所公开的所有范围包含端点。术语“大体上共面”可指在数微米(μm)内沿同一平面定位的两个表面，例如在10μm内、5μm内、1μm内或0.5μm内沿同一平面定位。当参考“大体上”相同的数值或特性时，术语可指处于所述值的平均值的±10％、±5％、±1％或±0.5％内的值。

前文概述本公开的若干实施例和细节方面的特征。本公开中描述的实施例可容易地用作用于设计或修改用于执行本文中所引入的实施例的相同或相似目的和/或获得相同或相似优点的其它工艺和结构的基础。这些等效构造不脱离本公开的精神和范围，且可在不脱离本公开的精神和范围的情况下作出各种变化、替代和改变。