阅读说明：本技术 提高常关型GaN HEMT阈值电压一致性的方法及器件结构 (Method and device structure for improving threshold voltage consistency of normally-off GaN HEMT ) 是由 赵伟 魏敬和 刘国柱 聂晓飞 魏应强 于宗光 于 2020-12-24 设计创作，主要内容包括：本发明公开一种提高常关型GaN HEMT阈值电压一致性的方法及器件结构,属于半导体器件及制造领域。提供Si衬底,在Si衬底的表面依次形成Al-xGa-(1-x)N缓冲层、GaN沟道层、Al-yGa-(1-y)N势垒层、Al-zGa-(1-z)N中和层；刻蚀Al-zGa-(1-z)N中和层,形成用于制作栅极的凹槽；在Al-zGa-(1-z)N中和层的表面分别形成源极、栅极和漏极。Al-zGa-(1-z)N中和层产生的极化电荷可以中和Al-xGa-(1-x)N缓冲层产生的极化电荷,使常关型GaN HEMT器件的阈值电压对栅极下方区域的AlGaN厚度变化不敏感,从而提高常关型GaN HEMT器件阈值电压的一致性,降低了工艺流程中对于凹槽刻蚀深度控制的要求。(The invention discloses a method and a device structure for improving the threshold voltage consistency of a normally-off GaN HEMT, and belongs to the field of semiconductor devices and manufacturing. Providing a Si substrate, and sequentially forming Al on the surface of the Si substrate x Ga 1‑x N buffer layer, GaN channel layer, and Al y Ga 1‑y N barrier layer and Al z Ga 1‑z N neutralizing layer; etching of Al z Ga 1‑z N neutralizing layer, forming groove for making grid; in Al z Ga 1‑z And forming a source electrode, a grid electrode and a drain electrode on the surface of the N neutralization layer respectively. Al (Al) z Ga 1‑z The polarization charges generated by the N neutralizing layer can neutralize Al x Ga 1‑x The polarization charges generated by the N buffer layer make the threshold voltage of the normally-off GaN HEMT device insensitive to the AlGaN thickness variation in the region below the gridTherefore, the consistency of the threshold voltage of the normally-off GaN HEMT device is improved, and the requirement on groove etching depth control in the process flow is lowered.)

提高常关型GaN HEMT阈值电压一致性的方法及器件结构

技术领域

本发明涉及半导体器件及制造技术领域，特别涉及一种提高常关型GaN HEMT阈值电压一致性的方法及器件结构。

背景技术

GaN具有优异的物理特性，作为第三代半导体的典型代表之一，适用于高温、高频、高压等应用领域。GaN HEMT功率器件在手机快充、车载电子、数据中心、5G基站等领域有着广阔的应用前景。

传统的基于AlGaN/GaN异质结的GaN HEMT是常开型器件，在应用时，需要设计负极性栅极驱动，以实现对器件的开关控制，这增加了器件的应用成本。此外，常开型GaN HEMT器件在安全能力方面存在缺陷。因此，常关型GaN HEMT是更为适合的商业解决方案。

凹槽栅GaN HEMT是一种常见的常关型GaN HEMT的器件结构。在器件制作时，将栅极下方区域的AlGaN势垒层刻蚀掉一部分，使得栅极区域下方的二维电子气被耗尽，从而实现GaNHEMT器件的零栅压关断。在进行凹槽栅刻蚀时，刻蚀深度难以精确控制。这使得凹槽栅常关型GaN HEMT器件的阈值电压一致性难以得到有效控制。

发明内容

本发明的目的在于提供一种提高常关型GaN HEMT阈值电压一致性的方法及器件结构，以解决目前常关型GaN HEMT器件的阈值电压一致性难以得到有效控制的问题。

为解决上述技术问题，本发明提供了一种提高常关型GaN HEMT阈值电压一致性的方法，包括：

提供Si衬底，在所述Si衬底的表面依次形成Al_xGa_1-xN缓冲层、GaN 沟道层、Al_yGa_{1- y}N势垒层、Al_zGa_1-zN中和层；

刻蚀所述Al_zGa_1-zN中和层，形成用于制作栅极的凹槽；

在所述Al_zGa_1-zN中和层的表面分别形成源极、栅极和漏极。

可选的，所述Al_xGa_1-xN缓冲层、所述GaN沟道层、所述Al_yGa_1-yN势垒层和所述Al_zGa_1-zN中和层均通过MOCVD工艺生长形成。

可选的，所述Al_xGa_1-xN缓冲层和所述Al_zGa_1-zN中和层中Al的组分比例为|x-z|<0.02，其中x的取值范围为0.05～0.12。

可选的，所述Al_yGa_1-yN势垒层中Al组分比例y的范围为0.15～0.35。

可选的，所述Al_yGa_1-yN势垒层的厚度为10nm～50nm。

可选的，所述凹槽通过ICP刻蚀的方法在所述Al_zGa_1-zN中和层的表面形成。

可选的，采用金属磁控溅射的方式在所述Al_xGa_1-xN中和层的表面形成源极、栅极和漏极。

可选的，所述栅极覆盖所述凹槽。

本发明还提供了一种常关型GaNHEMT器件结构，包括Si衬底、Al_xGa_1-xN 缓冲层、GaN沟道层、Al_yGa_1-yN势垒层、Al_zGa_1-zN中和层、源极、栅极和漏极；

所述Al_xGa_1-xN缓冲层、所述GaN沟道层、所述Al_yGa_1-yN势垒层和Al_zGa_1-zN 中和层依次沉积在所述Si衬底的表面；

所述源极、所述栅极和所述漏极位于所述Al_zGa_1-zN中和层的表面。

可选的，所述Al_zGa_1-zN中和层的表面刻蚀有凹槽，所述栅极覆盖所述凹槽。

可选的，所述源极和所述漏极分别位于所述栅极的两边。

在本发明提供的提高常关型GaNHEMT阈值电压一致性的方法及器件结构中，Al_zGa_1-zN中和层产生的极化电荷可以中和Al_xGa_1-xN缓冲层产生的极化电荷，使常关型GaNHEMT器件的阈值电压对栅极下方区域的AlGaN厚度变化不敏感，从而提高常关型GaN HEMT器件阈值电压的一致性，降低了工艺流程中对于凹槽刻蚀深度控制的要求。

附图说明

图1是提供的Si衬底的示意图；

图2是在Si衬底表面形成Al_xGa_1-xN缓冲层的示意图；

图3是在Al_xGa_1-xN缓冲层表面形成GaN沟道层的示意图；

图4是在GaN沟道层表面形成Al_yGa_1-yN势垒层的示意图；

图5是在Al_yGa_1-yN势垒层表面形成Al_zGa_1-zN中和层的示意图；

图6是刻蚀Al_zGa_1-zN中和层形成凹槽的示意图；

图7是在Al_zGa_1-zN中和层表面形成源极、栅极和漏极的示意图。

具体实施方式

以下结合附图和具体实施例对本发明提出的一种提高常关型GaN HEMT 阈值电压一致性的方法及器件结构作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

实施例一

本发明提供了一种提高常关型GaN HEMT阈值电压一致性的方法，包括如下步骤：

如图1所示，提供Si衬底01；

如图2所示，通过MOCVD工艺生长，在Si衬底01表面形成Al_xGa_1-xN 缓冲层02；

如图3所示，通过MOCVD工艺生长，在Al_xGa_1-xN缓冲层02表面形成 GaN沟道层03；

如图4所示，通过MOCVD工艺生长，在GaN沟道层03表面形成Al_yGa_1-yN 势垒层04，Al_yGa_1-yN势垒层的厚度范围为10nm～50nm；

如图5所示，通过MOCVD工艺生长，在Al_yGa_1-yN势垒层04表面形成 Al_zGa_1-zN中和层05；

如图6所示，刻蚀Al_zGa_1-zN中和层05，形成凹槽，用于栅极制作；

如图7所示，采用金属磁控溅射的方式在Al_zGa_1-zN中和层05表面形成源极06、栅极07和漏极08；所述栅极07覆盖所述凹槽，所述源极06和所述漏极08位于所述栅极07两边。

所述Al_xGa_1-xN缓冲层02和所述Al_zGa_1-zN中和层05中Al的组分比例为 |x-z|<0.02，x＝z时最佳；此时，Al_zGa_1-zN中和层产生的极化电荷可以完全中和Al_xGa_1-xN缓冲层产生的极化电荷(假定Al_zGa_1-zN中和层与Al_xGa_1-xN缓冲层生长质量完全相同)，使常关型GaNHEMT器件的阈值电压对栅极下方区域的AlGaN厚度变化不敏感，从而提高常关型GaN HEMT器件阈值电压的一致性，降低了工艺流程中对于Al_zGa_1-zN凹槽刻蚀深度控制的要求。其中 x的取值范围为0.05～0.12。所述Al_yGa_1-yN势垒层04中Al组分比例y的范围为0.15～0.35。

所述Al_zGa_1-zN中和层05产生的极化电荷可以中和所述Al_xGa_1-xN缓冲层 02产生的极化电荷，使常关型GaN HEMT器件的阈值电压对栅极下方区域的AlGaN厚度变化不敏感，从而提高常关型GaNHEMT器件阈值电压的一致性，降低了工艺流程中对于凹槽刻蚀深度控制的要求。

实施例二

本发明还提供了一种常关型GaN HEMT器件结构，其结构如图7所示，包括Si衬底01、Al_xGa_1-xN缓冲层02、GaN沟道层03、Al_yGa_1-yN势垒层04、 Al_zGa_1-zN中和层05、源极06、栅极07和漏极08；所述Al_xGa_1-xN缓冲层02、所述GaN沟道层03、所述Al_yGa_1-yN势垒层04和Al_zGa_1-zN中和层05依次沉积在所述Si衬底01的表面；所述源极06、所述栅极07和所述漏极08位于所述Al_zGa_1-zN中和层05的表面。所述Al_zGa_1-zN中和层05的表面刻蚀有凹槽，所述栅极07覆盖所述凹槽；所述源极06和所述漏极08分别位于所述栅极07的两边。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。