具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下通过实施例，并结合附图，对本申请的脉冲电路和电子枪进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。

本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。在本申请的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

在本申请中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

请参见图1，本申请实施例提供一种脉冲电路10。所述脉冲电路10包括栅极电压电路100、脉冲调理电路200和削波电路300。所述栅极电压电路100用于提供栅极脉冲所需的高压。所述脉冲调理电路200与所述栅极电压电路100的输出端连接。所述脉冲调理电路200用于产生所需的栅极脉冲高压。所述削波电路300与所述脉冲调理电路200的输出端连接。所述削波电路300用于将所述脉冲电压的波形削平。

所述栅极电压电路100可以产生所述栅极脉冲所需的高压。栅极高压可以为可调的高压直流输出，可调范围可为40V-600V。所述脉冲调理电路200可以将所述栅极电压调制为所述脉冲信号并给输送给负载。即通过削波电路300可以将经过所述脉冲调理电路200处理生成的脉冲电压削平，从而可以保证波形的平坦度。进一步地，所述削波电路300还可以吸收波形的过冲，因此可以提高脉冲电压波形的平坦度。通过提高所述脉冲电压波形的平坦度，可以提高所述电子枪的电子束稳定性；另外一方面通过脉冲调理电路200及放电电路400，缩短了栅极电压脉冲的上升及下降沿时间，可以提高上述电子枪的电子束利用率；最后通过这两面的提升，从而提高治疗效果。

在一个实施例中，所述负载可以为电子枪。阴极脉冲电压的大小反映了电子枪的电子激发能力。所述阴极脉冲电压是由所述脉冲电路10控制产生，所述阴极脉冲电压的大小反应了所述电子枪的电子激发能力。阴极脉冲电压的波形平坦度越高和上升及下降沿时间越短，表面电子枪的电子束稳定性及利用率越好。因此通过所述脉冲电路10可以提高所述电子束的质量。

在一个实施例中，所述栅极电压电路100包括栅极电压输出电路和储能电容C1。所述储能电容C1与所述栅极电压输出电路的输出端连接。所述栅极电压输出电路可以输出可调的高压直流输出。所述储能电容C1可以在脉冲期间提供足够的驱动电流且保证高压不会有较大的跌落。因此可以从所述栅极电压电路100输出稳定的栅极高压电流。可以理解，所述储能电容C1的参数选择取决于脉宽期间的输出电流及脉宽时间。

在一个实施例中，所述脉冲调理电路200包括开关电路210和开关控制电路220。所述开关电路210与所述栅极电压电路100的输出端连接。所述开关电路210用于控制所述栅极电压电路100的输出端的通断。所述开关控制电路220与所述开关电路210连接。所述开关控制电路220用于控制所述开关电路210的开启和关断。可以理解，当所述开关电路210开启时，所述栅极电压电路100的输出端可以给所述负载提供所述栅极高压。当所述开关电路210关闭时，所述栅极电压电路100的输出端无法输出所述栅极高压。

所述开关控制电路220可以控制所述开关电路210的开启和关闭。通过控制所述开关控制电路220控制所述开关电路210的开启和关闭时序，既可以控制所述脉冲电压的脉宽，既可以控制所述脉冲电压的占空比。即可以根据需要通过所述开关控制电路220控制所述开关电路210按照设定的时序开启和关闭。

在一个实施例中，所述开关电路210包括第一场效应晶体管Q1。所述第一场效应晶体管Q1的输入端与所述栅极电压电路100的输出端连接。所述第一场效应晶体管Q1的输出端与所述削波电路300连接

可以理解，所述第一场效应晶体管Q1可以为金属氧化物半导体场效应晶体管，也可以为碳化硅氧化物半导体场效应晶体管等性能更高的器件。

所述第一场效应晶体管Q1可以为PMOS管。因此，所述第一场效应晶体管Q1的输入端为源极、所述第一场效应晶体管Q1的输出端为漏极。当所述第一场效应晶体管Q1为NMOS管时，所述第一场效应晶体管Q1的输入端为漏极。所述第一场效应晶体管Q1的输出端为源极。所述第一场效应晶体管Q1的控制端即为所述第一场效应晶体管Q1的栅极。

所述开关控制电路220包括第二场效应晶体管Q2和脉冲产生电路230。所述第二场效应晶体管Q2的输出端与所述第一场效应晶体管Q1的控制端连接。所述脉冲产生电路230与所述第二场效应晶体管Q2的控制端连接。所述第二场效应晶体管Q2的输入端用于接地。所述脉冲产生电路230用于产生脉冲控制信号。所述第二场效应晶体管Q2也可以为NMOS管或PMOS之一。其源极和漏极的区分与所述第一场效应晶体管Q1相同。这里不再赘述。所述第二场效应晶体管Q2可以为金属氧化物半导体场效应晶体管，也可以为碳化硅氧化物半导体场效应晶体管等性能更高的器件。

可以理解，所述脉冲产生电路230产生的脉冲控制信号可以为高电平信号或者低电平信号。所述高电平信号或者低电平信号的占空比可以根据需要设置。可以设定所述第二场效应晶体管Q2在高电平信号或者低电平信号下开启。当所述脉冲控制信号控制所述第二场效应晶体管Q2开启时，所述第一场效应晶体管Q1的栅极和源极之间产生压差。所述第一场效应晶体管Q1开启。当所述第二场效应晶体管Q2关断时，所述第一场效应晶体管Q1的栅极和源极之间没有压差。所述第一场效应晶体管Q1关闭。

在一个实施例中，所述开关电路210还包括第一电阻R1和稳压管Z1。所述第一电阻R1的两端分别与所述第一场效应晶体管Q1的输入端和所述第一场效应晶体管Q1的控制端连接。所述稳压管Z1的阴极与所述第一场效应晶体管Q1的输入端连接。所述稳压管Z1的阳极和所述第一场效应晶体管Q1的控制端连接。可以理解，当所述第二场效应晶体管Q2开启时，所述第一电阻R1和所述稳压管Z1并联，可以起到分压的作用。所述第二场效应晶体管Q2的源漏之间的电阻可以为毫欧级别，可以忽略不计。所述稳压管Z1可以用于不同的栅极电压输入。因此当所述第一场效应晶体管Q1导通时，所述第一场效应晶体管Q1容易开启，且不易损坏。

可以理解，所述稳压管Z1的电压可以根据所述第一场效应晶体管Q1的源栅极电压参数进行选择。在一个实施例中，所述稳压管Z1可以为9V-12V。所述第一场效应晶体管Q1的寄生电容可以很小。所述第一场效应晶体管Q1的寄生电容可以在100nC以内。因此可以保证所述第一场效应晶体管Q1以极快的速度打开。通过上述电路可保证脉冲电压上升时间够快，从而可以提高所述电子束的利用率。

在一个实施例中，所述第一场效应晶体管Q1的控制端和所述第二场效应晶体管Q2的输出端之间可以连接第三电阻R3。所述第三电阻R3可以对并联的所述第一电阻R1和所述稳压管Z1产生分压的作用。当所述第一电阻R1和所述第二电阻R2的阻值很小时，可以在极短的时间内提供大的驱动电流给所述第一场效应晶体管Q1的栅极进行充电，打开所述第一场效应晶体管Q1。

在一个实施例中，所述第二场效应晶体管Q2在满足源漏电压要求的前提下，可以选择寄生电容更小的SIC或者GaN材料，也可选择性能优异的NMOS管。

在一个实施例中，所述开关控制电路220包括第二电阻R2和第一电容C2。所述第二电阻R2和所述第一电容C2串联于所述第二场效应晶体管Q2的输入端和输出端。由于所述第二场效应晶体管Q2和所述第三场效应晶体管Q3内部有寄生电感等参数的影响，在高速切换时会产生谐振，故会产生一定的尖峰毛刺。所述第二电阻R2和第一电容C2吸收这些尖峰信号，可以保证电路的可靠性及波形的质量。

在一个实施例中，所述削波电路300的输出端用于连接负载。所述脉冲电路10还包括放电电路400。所述放电电路400与所述脉冲调理电路200的输出端连接，所述放电电路400用于使所述负载放电。所述放电电路400可以为所述负载提供放电路径。当所述第二场效应晶体管Q2断开时，可以导通所述放电电路400对所述负载放电。通过所述放电电路400可以保证所述脉冲电压下降沿的时间够快，从而可以提高所述电子束的利用率。

在一个实施例中，所述放电电路400包括第三场效应晶体管Q3。所述第三场效应晶体管Q3的输出端与所述脉冲调理电路200的输出端连接。所述第三场效应晶体管Q3的输入端用于接地。所述脉冲产生电路230包括第一脉冲输出端231和第二脉冲输出端232。所述第一脉冲输出端231与所述第二场效应晶体管Q2的控制端连接。所述第二脉冲输出端232与所述第三场效应晶体管Q3的控制端连接。因此通过所述第二脉冲输出端232输出脉冲控制信号可以控制所述第三场效应晶体管Q3的开启或者关闭。可以理解，当所述第二场效应晶体管Q2断开时，可以通过所述第二脉冲输出端232输出的脉冲控制信号控制所述第三场效应晶体管Q3开启。从而为所述负载提供放电的路径。所述第三场效应晶体管Q3可以为金属氧化物半导体场效应晶体管，也可以为碳化硅氧化物半导体场效应晶体管等性能更高的器件。

在一个实施例中，所述放电电路400还包括第六电阻R6。所述第六电阻R6的两端分别与所述第三场效应晶体管Q3的输出端和所述第一场效应晶体管Q1的输出端连接。所述第六电阻R6为100R级别或者更小的电阻，从而可以保证所述负载更快的放电速度。

在一个实施例中，所述第一脉冲输出端231输出的脉冲控制信号和所述第二脉冲输出端232输出的脉冲控制信号可以为互为反向的脉冲。即所述第一脉冲输出端231输出的脉冲控制信号为高电平时，所述第二脉冲输出端232输出的脉冲控制信号为低电平。当所述述第二脉冲输出端232输出的脉冲控制信号为高电平时，所述第一脉冲输出端231输出的脉冲控制信号为低电平。当所述第一脉冲输出端231输出的脉冲控制信号控制所述第二场效应晶体管Q2关闭时，所述第二脉冲输出端232输出的脉冲控制信号控制所述第三场效应晶体管Q3开启，从而使负载放电。

请参见图3，在一个实施例中，控制所述第三场效应晶体管Q3的脉冲控制信号的下降沿出现会早于控制所述第二场效应晶体管Q2的脉冲控制信号的上升沿。控制所述第三场效应晶体管Q3的脉冲控制信号的上升沿会晚于口控制所述第二场效应晶体管Q2的脉冲控制信号的下降沿。即控制所述第三场效应晶体管Q3的脉冲控制信号的整体宽度会大于所述控制所述第二场效应晶体管Q2的脉冲控制信号的宽度，而多出的脉冲宽度基本控制在10纳秒到几十纳秒之间。因此可以保证当所述第三场效应晶体管Q3关闭后所述第二场效应晶体管Q2打开。当所述第二场效应晶体管Q2关闭后所述第三场效应晶体管Q3打开。因此可以降低整个电路的功耗。

在一个实施例中，所述处理器可以配置为具有同步反向功能的两个接口。两个所述接口分别与两个所述低压驱动器连接。

在一个实施例中，所述放电电路400还包括第三电容C3和第四电阻R4，所述第三电容C3和第四电阻R4串联于所述第三场效应晶体管Q3的输出端和输入端。由于所述第二场效应晶体管Q2和所述第三场效应晶体管Q3内部有寄生电感等参数的影响，在高速切换时会产生谐振，故会产生一定的尖峰毛刺。所述第三电容C3和第四电阻R4吸收这些尖峰信号，可以保证电路的可靠性及波形的质量。其中，脉冲的上升沿和下降沿的时间可以满足在5纳秒到50纳秒，即上升沿和下降沿的时间足够短，从而可以保证波形的有效利用率。

在一个实施例中，所述削波电路300包括削波电压输出电路310、第五电阻R5、二极管D1和第四电容C4。所述第五电容的两端分别与所述削波电压输出电路310的输出端和所述二极管D1的阴极连接。所述二极管D1的阳极与所述脉冲调理电路200的输出端连接。所述第四电容C4的一端连接于所述二极管D1的阴极，所述第四电容C4的另一端用于接地。所述削波电压输出电路310用于输出电压。所述削波电压输出电路310产生的电压接近于栅极电压，但略小于所述栅极电压。所述二极管D1和所述吸收电容可以将波形削出平台型。因此，可以吸收波形的过冲。并且，所述储能电容C1在脉冲期间由于驱动电流相对较大，因此从所述第一场效应晶体管Q1打开到关闭这段时间，会产生较小的电压跌落。由于削波电压小于栅极电压。因此削波后整个波形被削平，保证了波形的平坦度。所述脉冲波形的平坦度小于100mV。

在一个实施例中，所述脉冲产生电路230包括处理器(CPU)和两个低压驱动器。所述处理器分别通过两个所述低压驱动器与所述第一脉冲输出端231和所述第二脉冲输出端232连接。其中，在一个所述低压驱动器和所述处理器之间连接一个反相器，通过所述反相器，可以使得所述第一脉冲输出端231输出的脉冲控制信号和所述第二脉冲输出端232输出的脉冲控制信号可以为互为反向的脉冲。

本申请实施例还提供一种电子枪。所述电子枪包括上述实施例所述的脉冲电路10。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为本专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。