具体实施方式

以下将结合附图所示的各实施方式对本发明进行详细描述。但该等实施方式并不限制本发明，本领域的普通技术人员根据该等实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。

本发明公开了一种低压锁存电路，包括：

低压锁存单元，包括若干MOS管、分压单元及比较器，分压单元用于获取第一电压V_B及控制电压V_CON，且V_CON＜V_B，比较器用于将第一电压V_B与参考电压V_REF进行比较并输出锁存电压信号V_OUT；

低压比较单元，用于产生与第一电压V_B进行比较的第二电压V_A，包括串联于电源电压V_DD与基准电位之间的第一电阻R1、第二MOS管M2、第二电阻R2及第三MOS管M3，第一电阻R1和第二MOS管M2连接处的电压为第二电压V_A，低压比较单元还包括与第二电压V_A相连的第四MOS管M4，所述第二MOS管M2的栅极电压为控制电压V_CON；

当参考电压V_REF大于或等于第二电压V_A时，比较器比较第一电压V_B与参考电压V_REF并输出锁存电压信号V_OUT，当参考电压V_REF小于第二电压V_A时，比较器比较第二电压V_A与参考电压V_REF并输出锁存电压信号V_OUT。

以下结合具体实施例对本发明作进一步说明。

参图2所示为本发明一具体实施例中低压锁存电路的电路原理图，该低压锁存电路包括：

一种低压锁存电路，低压锁存电路包括：

低压锁存单元10，包括若干MOS管、分压单元及比较器，分压单元用于获取第一电压V_B及控制电压V_CON，且V_CON＜V_B，比较器用于将第一电压V_B与参考电压V_REF进行比较并输出锁存电压信号V_OUT；

低压比较单元20，用于产生与第一电压V_B进行比较的第二电压V_A，包括串联于电源电压V_DD与基准电位之间的第一电阻R1、第二MOS管M2、第二电阻R2及第三MOS管M3，第一电阻R1和第二MOS管M2连接处的电压为第二电压V_A，低压比较单元还包括与第二电压V_A相连的第四MOS管M4，第二MOS管M2的栅极电压为控制电压V_CON。

本实施例中的基准电位以地电位(GND)为例进行说明。

具体地，本实施例中的低压锁存单元10包括第五MOS管M5和第六MOS管M6、分压单元、电流源I1、比较器及电容C1，其中，第五MOS管M5和第六MOS管M6均为NMOS管。其中：

第五MOS管M5的漏极和第六MOS管M6的漏极构成比较器的输入级，第五MOS管M5的源极和第六MOS管M6的源极分别与电流源I1相连后接基准电位，第五MOS管M5的栅极电压为参考电压V_REF，第六MOS管M6的栅极电压为第一电压V_B；

分压单元包括串联于电源电压V_DD与基准电位之间的第一分压单元和第二分压单元，第一分压单元和第二分压单元连接处的电压为第一电压V_B，第二分压单元两端并联设有电容C1；

本实施例中的第一分压单元包括串联设置的第三电阻R3和第四电阻R4，第二分压单元包括串联设置的第五电阻R5和第六电阻R6，第五电阻R5和第六电阻R6连接处的电压为控制电压V_CON。

具体地，本实施例中的低压比较单元20包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4及第一电阻R1和第二电阻R2，其中，第一MOS管M1为PMOS管，第二MOS管M2、第三MOS管M3和第四MOS管M4为NMOS管。其中：

一实施例中，第四MOS管M4的漏极与第五MOS管M5的漏极相连，第四MOS管M4的源极与第五MOS管M5的源极相连，第四MOS管M4的栅极接第一电阻R1与电源电压V_DD相连；

第三MOS管M3的源极接基准电位，栅极与漏极接第二电阻R2后与第二MOS管M2的源极相连，第二MOS管M2的漏极接第一电阻R1后与电源电压V_DD相连，且第二电阻R2的阻值小于第一电阻R1的阻值；

低压比较单元还包括第一MOS管M1，第一MOS管M1的源极和漏极分别与电源电压V_DD和电阻R1相连，第一MOS管M1的栅极驱动信号为锁存电压信号V_OUT，电路正常工作后锁存电压信号V_OUT为高电平，第一MOS管M1关断。

优选地，本实施例的第三MOS管M3的漏极与低压锁存单元10之间连接有第七MOS管M7，第七MOS管M7用于提高低压锁存电路工作过程中的响应速度，电路正常工作后第七MOS管M7关断。

具体地，第七MOS管M7的栅极与第三MOS管M3的漏极和栅极相连，源极与基准电位相连，漏极与第五MOS管M5和第六MOS管M6的源极相连。

本实施例低压锁存电路的工作原理如下：

低压锁存单元10中通过分压单元进行分压后，第一电压V_B及控制电压V_CON分别为：

V_B＝[(R5+R6)/(R3+R4+R5+R6)]*V_DD；

V_CON＝[R6/(R3+R4+R5+R6)]*V_DD。

低压锁存电路用来检测电源电压V_DD的电平响应，比较器与图1b中的比较器相同，第四MOS管M4和第五MOS关M5构成比较器的输入级，它们的漏极输出电压V_C和V_D通过比较器得到锁存电压信号V_OUT。当参考电压V_REF大于或等于第二电压V_A时，比较器比较第一电压V_B与参考电压V_REF并输出锁存电压信号V_OUT，当参考电压V_REF小于第二电压V_A时，比较器比较第二电压V_A与参考电压V_REF并输出锁存电压信号V_OUT。

本实施例中，当V_DD＜[1+(R3+R4)/(R5+R6)]*V_REF时，V_OUT输出低电平，当V_DD≥[1+(R3+R4)/(R5+R6)]*V_REF时，V_OUT输出高电平。

由于电源电压V_DD较小时，参考电压V_REF输出很低导致V_REF不在正确的值，这样会让电源电压V_DD在较低的电压时出现锁存电压信号V_OUT为高电平，造成误判。本发明中通过引入第二MOS管M2，电源电压V_DD在较低时，通过分压单元产生的控制电压V_CON控制第二MOS管M2，由于此时V_CON电压较低，第二MOS管M2截止，所以V_A为高电平，使锁存电压信号V_OUT为低电平。

通过在分压单元中引入电容C1，当电源快速上电时，使V_B为低电平，使锁存电压信号V_OUT为低电平，不会误翻转。

通过第七MOS管M7的设置，在电路工作过程中，电流较大，电路响应快；但电路工作稳定后，M7关断。

通过在电源电压V_DD和第一电阻R1之间增加第一MOS管M1，在电路正常工作后，输出的输出信号V_OUT为高电平，M1关断，不会引入额外的功耗，降低了整个电路的功耗。

应当理解的是，本实施例中的分压单元以4个电阻R3、R4、R5、R6为例进行说明，在其他实施例中，第一分压单元中的R3、R4也可以为一个电阻，另外，R3、R4、R5、R6可以为单独的电阻，也可以多个串联和/或并联的电阻。

上技术方案可以看出，本发明具有以下有益效果：

本发明的低压锁存电路能够避免电源电压V_DD较小时由于V_REF输出不正确导致的误判，能够保证电源电压V_DD较小时输出准确的锁存电压信号；

低压锁存的响应速度较快，可响应电源电压的快速变化，电路元器件较少，大大减小电路的面积，且可以减小整个电路的功耗。

对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

此外，应当理解，虽然本说明书按照实施例加以描述，但并非每个实施例仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。