阅读说明：本技术 一种锁存报警电路及电子设备 (Latch alarm circuit and electronic equipment ) 是由 张重阳 于 2020-06-30 设计创作，主要内容包括：本申请涉及一种锁存报警电路及电子设备,属于电子电路技术领域。该锁存报警电路应用于包括由主电源供电的处理器和由辅助电源供电的监控器的电子设备。该锁存报警电路包括至少一路基本电路,每路基本电路均包括RS触发器、同或门电路。RS触发器的第一输入端用于接入主电源按键信号,其输出端用于连接监控器并与第一下拉电阻连接。同或门电路的第一输入端用于接入处理器输入的报警信号,并与上拉电阻连接,其第二输入端用于接入处理器输入的系统状态指示信号,并与第二下拉电阻连接,输出端与RS触发器的第二输入端连接。通过利用RS触发器构成具备一级锁存功能的报警电路来实现对异常状态的锁存,以解决目前异常信息易丢失的问题。(The application relates to a latch alarm circuit and electronic equipment, and belongs to the technical field of electronic circuits. The latch alarm circuit is applied to an electronic device including a processor powered by a main power supply and a monitor powered by an auxiliary power supply. The latch alarm circuit comprises at least one path of basic circuit, and each path of basic circuit comprises an RS trigger and an exclusive-nor circuit. The first input end of the RS trigger is used for accessing a main power supply key signal, and the output end of the RS trigger is used for connecting the monitor and the first pull-down resistor. The first input end of the exclusive-OR circuit is used for accessing an alarm signal input by the processor and is connected with the pull-up resistor, the second input end of the exclusive-OR circuit is used for accessing a system state indicating signal input by the processor and is connected with the second pull-down resistor, and the output end of the exclusive-OR circuit is connected with the second input end of the RS trigger. The alarm circuit with the primary latch function is formed by the RS trigger to latch the abnormal state, so that the problem that the abnormal information is easy to lose at present is solved.)

一种锁存报警电路及电子设备

技术领域

本申请属于电子电路技术领域，具体涉及一种锁存报警电路及电子设备。

背景技术

在信息产业高速发展的过程中，不同平台、不同厂商的电子设备都会预留功能类似的专用报警信号，用以将中央处理器(Central Processing Unit，CPU)的异常状态输出给基板管理控制器(Baseboard Management Controller，BMC)，如过热信号(Thermtrip信号)，重大错误信号(Caterr信号)，内存事件信号(MemEvent信号，由内存发出)等。BMC作为电子设备主板的控制单元，由辅助电源供电，在系统开机或关机下主电状态下均正常工作，作为CPU的监控器，负责监控CPU输出的各类报警信号，并进行一系列的控制动作。

当这些报警信号触发时，都可能会引起主板的下电，系统会关机，从而保护CPU或系统不会发生重大损坏，作为主板状态监控器的BMC也会检测到异常情况的发生，但当系统关机或异常解除后，这些报警信号可能会被重置，此时BMC监控到的信号状态就会恢复正常值，这样使得工程师往往定位不到问题的所在。

发明内容

鉴于此，本申请的目的在于提供一种锁存报警电路及电子设备，以改善现有常规报警机制存在的异常信息易丢失，不好定位报警原因的问题。

本申请的实施例是这样实现的：

第一方面，本申请实施例提供了一种锁存报警电路，应用于电子设备，所述电子设备包括：由主电源供电的处理器和由辅助电源供电的监控器，所述监控器在系统关机或关闭所述主电源状态下均正常工作；所述锁存报警电路包括：至少一路基本电路，每路所述基本电路均包括：RS触发器、同或门电路；所述RS触发器的第一输入端用于接入主电源按键信号，所述RS触发器的输出端与第一下拉电阻连接，所述RS触发器的输出端用于连接所述监控器；所述同或门电路的第一输入端与上拉电阻连接，所述同或门电路的第一输入端用于接入所述处理器输入的报警信号，所述同或门电路的第二输入端与第二下拉电阻连接，所述同或门电路的第二输入端用于接入所述处理器输入的系统状态指示信号，所述同或门电路的输出端与所述RS触发器的第二输入端连接。本申请实施例中，利用同或门电路将处理器输入的报警信号和系统状态指示信号进行同或逻辑操作后，输出给RS触发器，通过利用RS触发器构成具备一级锁存功能的报警电路来实现对异常状态的锁存，以解决目前异常信息易丢失，不好定位报警原因的问题。

结合第一方面实施例的一种可能的实施方式，所述基本电路的数量为多路，每路所述基本电路接入的所述处理器相同且输入的报警信号不同。本申请实施例中，利用多路基本电路来对同一处理器的不同报警信号分别进行一级锁存，使得能同时对多个不同的报警状态进行监测，以增强方案的适用性和实用性。

结合第一方面实施例的一种可能的实施方式，所述基本电路的数量为多路，每路所述基本电路对应一个所述处理器，不同所述基本电路对应的所述处理器不同。本申请实施例中，利用多路基本电路来对不同处理器的报警信号各自进行一级锁存，使得能同时对多个处理器输出的异常状态进行监测，以增强方案的适用性和实用性。

结合第一方面实施例的一种可能的实施方式，多路所述同或门电路集成于同一芯片中。本申请实施例中，将多路同或门电路集成于同一芯片中，以简化电路，降低出现故障的风险。

结合第一方面实施例的一种可能的实施方式，多个所述RS触发器集成于同一芯片中。本申请实施例中，将多个RS触发器集成于同一芯片中，以简化电路，降低出现故障的风险。

第二方面，本申请实施例还提供了一种电子设备，包括：处理器、监控器、锁存报警电路；所述处理器由主电源供电；所述监控器由辅助电源供电，所述监控器在系统关机或关闭所述主电源状态下均正常工作；所述锁存报警电路包括至少一路基本电路，每路所述基本电路均包括：RS触发器和同或门电路；所述RS触发器的第一输入端用于输入主电源按键信号，所述RS触发器的第二输入端与所述同或门电路的输出端连接，所述RS触发器的输出端与所述监控器连接，所述RS触发器的输出端还与第一下拉电阻连接；

所述同或门电路的第一输入端与所述处理器连接，用于接收所述处理器输出的报警信号，所述同或门电路的第一输入端还与第二上拉电阻连接，所述同或门电路的第二输入端与所述处理器连接，用于接收所述处理器输出的系统状态指示信号，所述同或门电路的第二输入端还与下拉电阻连接。

结合第二方面实施例的一种可能的实施方式，所述基本电路的数量为多路，每路所述基本电路接入的所述处理器相同且输入的报警信号不同。

结合第二方面实施例的一种可能的实施方式，所述基本电路的数量为多路，每路所述基本电路对应一个所述处理器，不同所述基本电路对应的所述处理器不同。

结合第二方面实施例的一种可能的实施方式，多路所述同或门电路集成于同一芯片中。

结合第二方面实施例的一种可能的实施方式，多个所述RS触发器集成于同一芯片中。

本申请的其他特征和优点将在随后的说明书阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请实施例而了解。本申请的目的和其他优点可通过在所写的说明书以及附图中所特别指出的结构来实现和获得。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。通过附图所示，本申请的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本申请的主旨。

图1示出了本申请实施例提供的一种电子设备的结构示意图。

图2示出了本申请实施例提供的一种基本电路的结构示意图。

图3示出了本申请实施例提供的一种RS触发器的逻辑示意图。

图4示出了本申请实施例提供的一种锁存报警电路的电路示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。

在本申请的描述中，需要说明的是，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

鉴于目前当系统关机或异常解除后，导致系统异常关机的报警信号可能会被重置，此时监控器(Baseboard Management Controller，BMC，也称为基板管理控制器)监控到的信号状态就会恢复正常值，这样使得工程师往往定位不到问题的所在，本申请实施例提供了一种锁存报警电路，通过在处理器与监控器之前增加该锁存报警电路，使得监控器在信号状态恢复后也能通过该锁存报警电路读到上次的异常状态，直到系统重启再复位该锁存报警电路，这样即使在处理器异常状态清除后，哪怕监控器并未存储异常状态信息，只要系统不关闭辅助电源，监控器随时可以重新读取报警信号的上一次异常状态，工程师也可以随时重新确认问题，定位原因。下面将结合该锁存报警电路的应用场景对其原理进行说明。

如图1所示，本申请实施例提供了一种电子设备，包括：处理器、监控器和锁存报警电路。其中，处理器由主电源供电，监控器由辅助电源供电，使得监控器在系统关机或关闭主电源状态下(只要不关闭辅助电源)均正常工作。本申请实施例中，通过在原有基础上，在处理器与监控器之间增加具备一级锁存功能的锁存报警电路来实现对异常状态的锁存，进而解决现有常规报警机制存在的异常信息易丢失，不好定位报警原因的问题。

锁存报警电路包括至少一路基本电路。每路基本电路的设计原理相同，如图2所示，每路基本电路均包括：RS(Reset Set)触发器和同或门电路，本申请实施例提出了一种基于RS触发器的锁存报警电路，通过提供一级锁存功能，来解决现有常规报警机制存在的异常信息易丢失，不好定位报警原因的问题。

其中，RS触发器包括两输入端(分别为第一输入端(如

)和第二输入端(如))和一输出端(Q)，第一输入端用于输入主电源按键信号(其中，主电源按键经辅助电源上拉，开关机状态下，输出的主电源按键信号均为高电平1，手动按下按键置低，松开后再次拉高，输出低电平0进行开机，同时作为异常状态复位信号，清除锁存状态)，第二输入端与同或门电路的输出端连接，输出端与监控器连接，指示报警状态，此外该输出端还与第一下拉电阻连接，以便于在系统重启时复位该输出端的输出。

其中，RS触发器包括：两个与非门电路，分别为第一与非门电路G1和第二与非门电路G2，将两个与非门电路的输入、输出端交叉连接，即可构成基本的RS触发器，其逻辑示意图，如图3所示。也即第一与非门电路G1的第二输入端(S)与第二与非门电路的输出端(Q)连接，第一与非门电路的输出端

与第二与非门电路的第一输入端(R)连接，第一与非门电路的第一输入端用于接入主电源按键信号(本申请中可以用PWR_BTN_N表示)；第二与非门电路的第二输入端

与同或门电路的输出端(Y)连接，第二与非门电路的输出端(Q)与第一下拉电阻连接，第二与非门电路的输出端(Q)用于连接监控器。该RS触发器的输入输出关系如下：

第一种，若

无论该RS触发器原来处于何种状态，由于则Q＝1，触发器处于“1”态(或称置位状态)，RS触发器的状态由

端决定，称为直接置位端。

第二种，若

无论该RS触发器原来处于何种状态，由于则Q＝0，触发器处于“0”态(或称复位状态)，RS触发器的状态由端决定，称为直接复位端。

第三种，若此时RS触发器维持原来状态不变。

第四种，若此时无法确定RS触发器的状态，且通常不允许这种情况出现，即RS触发器的输入端

不能同时为0。

为了便于理解上述的4种输入输出关系，下面给出RS触发器对应的真值表，如表1所示。

表1

其中，表1中的Q₀为上一次的输出状态，×表示不允许输入端同时为0。

其中，同或门电路包括2个输入端(分别为第一输入端(如A)和第二输入端(如B))和一输出端(Y)。其第一输入端与处理器连接，用于接收处理器输出的报警信号(正常状态为1，异常为0，低有效，触发后会立刻导致系统关机，本申请中可以用CPU_THERMTRIP_N表示)，该第一输入端还与第二上拉电阻连接；第二输入端与处理器连接，用于接收处理器输出的系统状态指示信号(用以指示系统状态，开机为高1，关机为低0，本申请中可以用CPU_SLP_S5信号表示)，所述同或门电路的第二输入端还与下拉电阻连接。同或门电路将系统状态指示信号与报警信号做同或逻辑后输出给RS触发器的第二输入端(如)。其中，同或门电路的输入输出关系为：输入相异，输出为“0”，输入相同，输出为“1”。

其中，同或门电路也称为异或非门电路，在异或门电路的输出端再加上一个非门就构成了异或非门电路。此外，同或门电路还可以只有与非门电路或者或非门电路来构成，该部分已经为本领域技术人员所熟知，在此不再进行介绍。

其中，每路基本电路的信号真值表如表2所示。

表2

从表2可以看出，由于下拉电阻的存在，CPU_BMC_THERMTRIP信号初始状态为低电平，在电子设备正常运行的开机状态下(状态①)。一旦触发警报，处理器(如CPU)会将CPU_THERMTRIP_N信号(如过热)拉低变为低电平，拉低后CPU_THERMTRIP_N信号(其真值为0)与CPU_SLP_S5信号(其真值为1)做同或逻辑，输出低电平信号CPU_THERMTRIP_N_R至RS触发器的第二输入端(如)，此时PWR_BTN_N信号(主电源按键信号)依然为高电平1，因此CPU_BMC_THERMTRIP被置高，BMC便可获得报警状态(状态②)。当过热警报触发后，系统会自动关机，CPU_SLP_S5信号会被拉低变为低电平，随后待异常(如过热)状态解除，CPU_THERMTRIP_N信号会恢复为正常的高电平，此时CPU_THERMTRIP_N_R信号状态保持不变，而RS触发器输出的CPU_BMC_THERMTRIP信号状态也依然保持为高电平，即保持上一个状态不变(状态③)。在③状态下，即使系统已关机，报警已解除，BMC依然可以随时读到RS触发器输出信号CPU_BMC_THERMTRIP的电平状态。在③关机状态下重新按下主电源按键重启系统，PWR_BTN_N信号被置低并输入给RS触发器的第一输入端(如

)，待处理器上电经过一段时间(毫秒(ms)级)会重新拉高CPU_SLP_S5信号，此时CPU_THERMTRIP_N_R信号也会由低变高，此时RS触发器输出端信号，即CPU_BMC_THERMTRIP信号则会重新置低，即清除掉报错状态，BMC会读到正常状态(状态④)。最后松开电源按键后，PWR_BTN_N信号重新置高，RS触发器输出给BMC的CPU_BMC_THERMTRIP信号则会保持正常状态为低电平，该基本电路的输入输出信号状态恢复至与正常开机时一致(状态⑤＝状态①)。综上，该基本电路实现了对处理器的报警信号的一级锁存功能，可以在1次关机后保留上次开机时的报警信息，在按下主电源按键重新开机后自动清除，恢复至初始状态，解决了现有常规报警机制存在的异常信息易丢失，不好定位报警原因的问题。

其中，一路基本电路可以实现对一个报警信号的一级锁存，若要想对同一处理器的不同报警信号(如过热信号(Thermtrip信号)，重大错误信号(Caterr信号)，内存事件信号(MemEvent信号，由内存发出)等)分别进行一级锁存，则可以增加基本电路的数量。当基本电路的数量为多路(2路及以上)，且仅有一个处理器时，每路基本电路接入的处理器输入的报警信号不同。

此外，还可以采用多路基本电路对多个处理器的报警信号各自进行一级锁存，例如，当基本电路的数量为多路，且处理器的数量与基本电路的数量相同，每路基本电路对应一个处理器，不同基本电路对应的处理器不同。

其中，当基本电路的数量为多路时，此时包括多路同或门电路和多个RS触发器，如基本电路的数量为4，则此时该锁存报警电路包括4路同或门电路和4个RS触发器。为了简化电路，可以将多路同或门电路集成于同一芯片中，如采用SN74HCS7266芯片，该芯片包括4路同或门电路。同样地，可以将多个RS触发器集成于同一芯片中，如采用SN74LS279A芯片，该芯片包括4个RS触发器。

需要说明的是，可以是一个处理器对应一路基本电路，也可以是一个处理器对应多路基本电路，其可以根据具体需求进行设计。为了便于理解，本申请实施例示出了包含4路基本电路的锁存报警电路的电路原理图，如图4所示。其中，图4中每个基本电路对应一个处理器。

其中，上述的处理器并不限于示例中的中央处理器(CPU)，其还可以是网络处理器(Network Processor，NP)、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(FieldProgrammable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件，或者，也可以是微处理器或者其他任何常规的处理器等。

其中，该锁存报警电路可以应用于包括上述由主电源供电的处理器和由辅助电源供电的监控器的电子设备中，该电子设备可以是具备这一功能架构的任意设备，如服务器。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应所述以权利要求的保护范围为准。