具体实施方式

以下的公开内容提供许多不同的实施例或范例以实施本公开的不同特征。以下叙述各个构件以及排列方式的特定范例，以简化本公开。当然，范例仅供说明用且意欲不限于此。例如，若说明书叙述了第一特征形成于第二特征之上，即表示可包括上述第一特征与上述第二特征是直接接触的实施例，亦可包括有附加特征形成于上述第一特征与上述第二特征之间，而使上述第一特征与第二特征可未直接接触的实施例。除此之外，在各种范例中，本公开可能使用重复的参考符号及/或字母。这样的重复是为了简化以及清楚的目的，并不表示所讨论的各种实施例及/或配置之间的关联。

除此之外，所使用的空间相关用词，例如：“在……下方”、“下方”、“较低的”、“上方”、“较高的”等等的用词，是为了便于描述附图中一个元件或特征与另一个(些)元件或特征之间的关系。除了在附图中示出的方位外，这些空间相关用词意欲包括使用中或操作中的装置的不同方位。装置可被转向不同方位(旋转90度或其他方位)，则在此使用的空间相关词亦可依此相同解释。应理解的是，在本公开描述的方法之前、过程中以及之后，可提供额外的操作，且在本公开描述的方法的其他实施例中，可替换或删减一些所述的操作。

以下描述本公开的一些实施例。可在这些实施例中描述的阶段之前、之中及/或之后提供额外的操作。在不同的实施例中，可替换或消除所述的某些阶段。可将附加特征添加到半导体装置结构中。在不同的实施例中，可替换或消除以下所描述的某些特征。尽管在以下内容中以特定顺序执行的操作来讨论一些实施例，但也可能以其他的逻辑顺序来执行这些操作。

图1A至图1E是根据一些实施例来形成芯片封装结构的工艺的各种阶段的剖面图。如图1A所示，根据一些实施例，提供了一基板110。基板110包括印刷电路板(printedcircuit board,PCB)、芯片或具有线路层以及垫的其他合适结构。

根据一些实施例，基板110包括一介电层112、多个导电垫114、多个线路层116以及多个导电导孔118。根据一些实施例，在介电层112之上形成导电垫114。

根据一些实施例，在介电层112中形成线路层116以及导电导孔118。根据一些实施例，导电导孔118、线路层116以及导电垫114彼此电性连接。

根据一些实施例，介电层112由绝缘材料制成，例如，氧化物，例如，二氧化硅。根据一些实施例，导电垫114、线路层116以及导电导孔118由金属(例如，铜、铝、金、银或钨)或前述金属的合金制成。

如图1A所示，根据一些实施例，提供了一芯片120。根据一些实施例，芯片120包括一基板122、一重分布(redistribution)层124以及一交界(interfacial)层126。根据一些实施例，基板122具有一前表面122a以及一后表面122b。

基板122包括，例如，半导体基板。在一些实施例中，基板122由包括以单晶、多晶或非晶结构形式存在的硅或锗的元素半导体材料制成。

在一些其他实施例中，基板122由化合物半导体制成，例如，碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、诸如为SiGe或GaAsP或SiGe与GaAsP的组合的合金半导体。基板122亦可包括多层半导体、绝缘体上覆半导体(Semiconductor-On-Insulator,SOI)(例如，绝缘体上覆硅或绝缘体上覆锗)或多层半导体与绝缘体上覆半导体的组合。

在一些实施例中，基板122包括各种装置元件。在一些实施例中，各种装置元件被形成在基板122中及/或在基板122之上。为了简化以及清楚显示的目的，在附图中并未示出装置元件。各种装置元件的范例包括主动装置、被动装置、其他合适的装置或前述装置的组合。主动装置可包括形成在前表面122a处的晶体管或二极管(未示出)。被动装置包括电阻、电容或其它合适的被动装置。

例如，晶体管包括金属氧化物半导体场效晶体管(metal oxide semiconductorfield effect transistors,MOSFET)、互补式金属氧化物半导体(complementary metaloxide semiconductor,CMOS)晶体管、双极性晶体管(bipolar junction transistors,BJT)、高电压晶体管、高频率晶体管、p通道场效晶体管(p-channel field-effecttransistors,PFETs)及/或n通道场效晶体管(n-channel field-effect transistors,NFETs)等。

为了形成各种装置元件，执行各种工艺，例如，前段(front-end-of-line,FEOL)半导体制造工艺。前段半导体制造工艺可包括沉积、蚀刻、布植、光微影、退火、平坦化、一种或多种其他适用的工艺或前述工艺的组合。

在一些实施例中，在基板122中形成隔离特征(未示出)。隔离特征用于界定主动区域，并在主动区中电性隔离形成在基板122中及/或基板122之上的各种装置元件。在一些实施例中，隔离特征包括浅沟槽隔离(shallow trench isolation,STI)特征、硅的局部氧化(local oxidation of silicon,LOCOS)特征、其他合适的隔离特征或前述特征的组合。

根据一些实施例，在前表面122a之上形成重分布层124。根据一些实施例，重分布层124包括介电层(未示出)以及在介电层中的布线层(未示出)。根据一些实施例，布线层电性连接至形成在前表面122a处的装置(未示出)。

根据一些实施例，在基板122的后表面122b之上形成交界层126。根据一些实施例，交界层126包括按序地堆叠在后表面122b之上的钛层(未示出)、镍-钒(NiV)层(未示出)以及金层(未示出)。

如图1A所示，根据一些实施例，一芯片120通过多个凸块130接合至基板110。根据一些实施例，凸块130分别接合至导电垫114。根据一些实施例，在芯片120与基板110之间有一间隙G1。

芯片120包括具有高热性能(thermal performance)的芯片，例如，中央处理单元(CPU)芯片、服务器芯片、系统单芯片(system on chip)或高功率芯片。根据一些实施例，芯片120的功率大于500W。根据一些实施例，凸块130在间隙G1中。根据一些实施例，凸块130由导电材料制成，例如，焊料(solder)材料(例如，锡)。

如图1A所示，根据一些实施例，在间隙G1中形成一底部填充层140。根据一些实施例，底部填充层140进一步延伸至芯片120的多个侧壁128上。根据一些实施例，底部填充层140围绕凸块130。根据一些实施例，底部填充层140包围芯片120。根据一些实施例，底部填充层140包括绝缘材料(例如，聚合物材料)。

图1B-1是根据一些实施例的图1B的芯片封装结构的俯视图。图1B是示出根据一些实施例的沿着图1B-1中的剖面线I-I’的芯片封装结构的剖面图。如图1B以及图1B-1所示，根据一些实施例，在基板110之上形成一粘着层150。

根据一些实施例，粘着层150具有环形。根据一些实施例，粘着层150由聚合物制成，例如，环氧树脂或硅树脂。根据一些实施例，利用分配工艺来形成粘着层150。

如图1B以及图1B-1所示，根据一些实施例，在粘着层150之上形成一散热壁结构160。根据一些实施例，散热壁结构160邻近于芯片120。根据一些实施例，在芯片120与散热壁结构160之间有一间隙G2。根据一些实施例，散热壁结构160具有环形形状。

根据一些实施例，散热壁结构160由具有良好导热系数的材料制成，例如，金属材料(例如，铝、铜及/或镍)或合金材料(例如，不锈钢)。在一些实施例中，散热壁结构160是环形结构，且通过粘着层150将散热壁结构160(或环形结构)接合至基板110使得散热壁结构160被形成在基板110之上。在一些实施例中，使用电镀工艺来形成散热壁结构160。

如图1B以及图1B-1所示，根据一些实施例，在散热壁结构160之上形成一粘着层170。根据一些实施例，粘着层170由聚合物制成，例如，环氧树脂或硅树脂。根据一些实施例，利用分配工艺来形成粘着层170。

图1C-1是根据一些实施例的图1C的芯片封装结构的俯视图。图1C是示出根据一些实施例的沿着图1C-1中的剖面线I-I’的芯片封装结构的剖面图。如图1C以及图1C-1所示，根据一些实施例，在间隙G2中形成一导热层180。

根据一些实施例，导热层180填充间隙G2。根据一些实施例，导热层180用于将热量从芯片120传导至散热壁结构160。根据一些实施例，导热层180具有从间隙G2延伸出的一顶部部分182。根据一些实施例，顶部部分182流动至芯片120的一顶表面129。

根据一些实施例，导热层180直接接触底部填充层140、散热壁结构160、基板110、粘着层150、粘着层170以及芯片120。根据一些实施例，导热层180在底部填充层140与散热壁结构160之间。

在一些实施例中，导热层180的下部部分在底部填充层140与粘着层150之间。在一些实施例中，导热层180的一宽度W1随着朝向基板110而减少。根据一些实施例，宽度W1随着连续地朝向基板110而减少。如图1C-1所示，根据一些实施例，导热层180围绕芯片120。根据一些实施例，散热壁结构160围绕导热层180。

根据一些实施例，导热层180的导热系数大于空气的导热系数。亦即，根据一些实施例，导热层180由导热系数大于空气的导热系数的材料制成。在一些实施例中，材料包括可流动的材料，例如，聚合物材料(例如，硅树脂)或聚合物与金属(例如，银膏)的组合。根据一些实施例，利用分配工艺来形成导热层180。

图1D-1是根据一些实施例的图1D的芯片封装结构的俯视图。图1D是示出根据一些实施例的沿着图1D-1中的剖面线I-I’的芯片封装结构的剖面图。如图1D以及图1D-1所示，根据一些实施例，在芯片120之上形成一导热层190。如图1D以及图1D-1所示，根据一些实施例，导热层180的顶部部分182在导热层190与散热壁结构160(或粘着层170)之间。

如图1D以及图1D-1所示，根据一些实施例，导热层190的一顶表面192与导热层180的一顶表面184大致上共面。本申请中的用语“大致上共面”可包括与共面几何存在微小偏差的情形。可能因为制造工艺而产生偏差。根据一些实施例，在一些其他实施例中，顶表面192略高于顶表面184。根据一些实施例，导热层190直接接触芯片120与导热层180的交界层126。

如图1D以及图1D-1所示，根据一些实施例，导热层180连续地围绕整个导热层190，且散热壁结构160(或粘着层170或粘着层150)连续地围绕整个导热层180以及整个导热层190。

根据一些实施例，导热层190是片状结构。因此，根据一些实施例，导热层190亦被称为导热片。根据一些实施例，导热层190由金属材料(例如，锡、银、金或铟)、前述金属的合金材料或掺有高导热系数的材料(例如，石墨、石墨烯或金属)的聚合物材料制成。

在一些实施例中，导热层190的导热系数大于导热层180的导热系数。在一些实施例中，散热壁结构160的导热系数大于导热层180的导热系数。

根据一些实施例，导热层180较导热层190软。根据一些实施例，利用沉积工艺来形成导热层190。根据一些实施例，因为导热层180较导热层190软，流动至芯片120的顶表面129上的(较软的)导热层180(如图1C所示)被(较硬的)导热层190挤压至顶表面129之外。

图1E-1是根据一些实施例的图1E的芯片封装结构的俯视图。图1E是示出根据一些实施例的沿着图1E-1中的剖面线I-I’的芯片封装结构的剖面图。如图1E以及图1E-1所示，根据一些实施例，在基板110之上形成一粘着层210。根据一些实施例，粘着层210连续地围绕散热壁结构160、导热层180以及导热层190(或芯片120)。

根据一些实施例，粘着层210具有环形。根据一些实施例，粘着层210由聚合物制成，例如，环氧树脂或硅树脂。根据一些实施例，利用分配工艺来形成粘着层210。

如图1E以及图1E-1所示，根据一些实施例，在基板110之上设置一散热罩(lid)220，以覆盖散热壁结构160、导热层180、导热层190以及芯片120。根据一些实施例，散热罩220通过粘着层210接合至基板110。

根据一些实施例，散热罩220亦通过粘着层170接合至散热壁结构160。根据一些实施例，散热罩220更接合至导热层180以及导热层190。根据一些实施例，在将散热罩220设置在基板110之上之后，导热层180直接接触散热罩220、导热层190、底部填充层140、基板110、散热壁结构160、粘着层150以及粘着层170。

根据一些实施例，导热层190直接接触散热罩220。根据一些实施例，导热层190具有在约200微米至约400微米的范围内的一厚度T1。根据一些实施例，散热罩220包括一顶板222、一罩侧壁结构224、一外缘部分226以及一交界层228。根据一些实施例，罩侧壁结构224在顶板222之下。

根据一些实施例，罩侧壁结构224在顶板222与外缘部分226之间。根据一些实施例，罩侧壁结构224连接至顶板222以及外缘部分226。根据一些实施例，外缘部分226接合至粘着层210。根据一些实施例，交界层228在顶板222的一下表面222a之上。

根据一些实施例，交界层228在顶板222与导热层190之间，并连接至顶板222以及导热层190。根据一些实施例，交界层228包括按序地堆叠在顶板222的下表面222a之上的一镍层(未示出)以及一金层(未示出)。

根据一些实施例，散热壁结构160在芯片120与罩侧壁结构224之间。在一些实施例中，在芯片120与散热壁结构160之间的一距离A1小于在散热壁结构160与罩侧壁结构224之间的一距离A2。

根据一些实施例，通过一距离A3分隔芯片120与罩侧壁结构224。在一些实施例中，距离A1与距离A3的比值(A1/A3)在约0.15至约0.35的范围内。在一些例子中，如果比值(A1/A3)小于0.15，则间隙G2可能太窄而无法顺利地填充导热层180。

在一些例子中，如果比值(A1/A3)大于0.35，则芯片120与散热壁结构160之间的导热路径可能太长而可能导致来自芯片120的热量可能无法有效地传递至散热壁结构160。在一些实施例中，距离A1与导热层190的厚度T1的比值(A1/T1)在约1至约5的范围内。。

根据一些实施例，在散热壁结构160与罩侧壁结构224之间有一空气间隙G3。根据一些实施例，散热罩220由高导热系数的材料制成，例如，金属材料(铝或铜)、合金材料(例如，不锈钢)或铝-碳化硅(AlSiC)。

根据一些实施例，在将散热罩220设置在基板110之上之后，执行退火工艺。在退火工艺的期间，导热层190被熔化，其改善了导热层190与芯片120的交界层126的粘着以及导热层190与散热罩220的交界层228的粘着。根据一些实施例，在退火工艺之后，熔化的导热层190被固化。

在一些实施例中，导热层190的一宽度W2大致上等同于芯片120的一宽度W3。根据一些实施例，本申请中的用语“大致上等同于”代表“在10％内”。例如，根据一些实施例，用语“大致上等同于”代表宽度W2与宽度W3之间的差距在导热层190与芯片120的平均宽度的10％内。可能因为制造工艺而产生差距。

根据一些实施例，在退火工艺之后，交界层126包括按序地堆叠在后表面122b之上的钛层(未示出)、镍-钒层(未示出)、铟-镍-金(InNiAu)层(未示出)以及铟-金(InAu)层(未示出)。

根据一些实施例，在退火工艺之后，交界层228包括按序地堆叠在顶板222的下表面222a之上的镍层(未示出)、铟-镍-金层(未示出)以及铟-金层(未示出)。

根据一些实施例，导热层180通过退火工艺而固化。根据一些实施例，在退火工艺之后，导热层180仍然较导热层190软。根据一些实施例，导热层190的杨式模数(Young’sModulus)大于导热层180的杨式模数。根据一些实施例，在此步骤中，大致上形成了一芯片封装结构100。

根据一些实施例，散热壁结构160具有一宽度W4。根据一些实施例，通过距离A3分隔芯片120与罩侧壁结构224。根据一些实施例，在一些实施例中，宽度W4与距离A3的比值(W4/A3)在约0.05至约0.2的范围内。

在一些例子中，如果比值(W4/A3)小于0.05时，散热壁结构160与散热罩220之间的导热路径可能太窄而导致来自芯片120的热量无法有效地传递至散热罩220。

在一些例子中，如果比值(W4/A3)大于0.2，则散热壁结构160与基板110之间的热应力可能过大，其可能影响散热壁结构160的稳定性。根据一些实施例，散热壁结构160以及基板110具有不同的热膨胀系数。

根据一些实施例，导热层190创造了芯片120与散热罩220之间的导热路径，且导热层180连同散热壁结构160一起创造了芯片120与散热罩220之间额外的导热路径。因此，根据一些实施例，额外的导热路径改善了芯片封装结构100的散热效率，其改善了芯片封装结构100的可靠性。

根据一些实施例，因为导热层180较导热层190软，导热层180能够减轻在后续的退火工艺中芯片120(例如，芯片120的多个角落部分120c)与导热层190之间所产生的热应力。因此，根据一些实施例，较软的导热层180避免了在后续的退火工艺中较硬的导热层190(例如，邻近于角落部分120c的导热层190)产生裂痕(cracking)。因此，根据一些实施例，改善了芯片封装结构100的可靠性。

图2A是根据一些实施例的一芯片封装结构200的俯视图。图2B是示出根据一些实施例的沿着图2A中的剖面线I-I’的芯片封装结构200的剖面图。如图2A以及图2B所示，根据一些实施例，除了散热壁结构160具有U形形状之外，芯片封装结构200类似于图1E-1的芯片封装结构100。根据一些实施例，粘着层150以及粘着层170具有U形形状。根据一些实施例，导热层180具有U形形状。

根据一些实施例，芯片120具有形成在前表面122a的多个高性能装置121。根据一些实施例，高性能装置121包括高速集成电路、存储器装置、高工作频率装置或高电流装置。

根据一些实施例，高性能设备121设置于较靠近芯片120的一侧122c、一侧122d以及一侧122e，且较远离芯片120的一侧122f。因此，根据一些实施例，邻近于侧122c、侧122d以及侧122e的散热壁结构160以及导热层180能够迅速地将来自高性能装置121的热量传导至散热罩220。

散热壁结构160、导热层180、粘着层150以及粘着层170的U形设计可降低散热壁结构160、导热层180、粘着层150以及粘着层170的材料成本。

图3是根据一些实施例的一芯片封装结构300的俯视图。如图3所示，根据一些实施例，除了散热壁结构160具有彼此分隔的一条状部分162以及一条状部分164之外，芯片封装结构300类似于图2A的芯片封装结构200。

根据一些实施例，粘着层150具有彼此分隔的一条状部分152以及一条状部分154。根据一些实施例，粘着层170具有彼此分隔的一条状部分172以及一条状部分174。根据一些实施例，导热层180具有彼此分隔的一条状部分186以及一条纹部分188。

根据一些实施例，条状部分152、条状部分162、条状部分172以及条状部分186邻近于芯片120的侧122c。根据一些实施例，条状部分154、条状部分164、条状部分174以及条状部分188邻近于芯片120的侧122e。

根据一些实施例，芯片120的高性能设备121设置于较靠近芯片120的侧122c以及侧122e，且较远离芯片120的侧122d以及侧122f。因此，根据一些实施例，邻近于侧122c以及侧122e的散热壁结构160以及导热层180能够迅速地将来自高性能装置121的热量传导至散热罩220。

图4是根据一些实施例的一芯片封装结构400的俯视图。如图4所示，根据一些实施例，除了导热层190较芯片120宽之外，芯片封装结构400类似于图1E的芯片封装结构100。亦即，根据一些实施例，导热层190的宽度W2大于芯片120的宽度W3。

根据一些实施例，导热层190被部分地形成在导热层180之上。在一些实施例中，导热层190的多个边缘部分194埋入在导热层180中。

在一些实施例中，导热层190的导热系数大于导热层180的导热系数。根据一些实施例，(较宽的)导热层190可增加导热层190与散热罩220之间的接触面积，其改善了导热层190与散热罩220之间的导热效率。因此，根据一些实施例，改善了芯片封装结构400的散热效率。

图5A是根据一些实施例的一芯片封装结构500的剖面图。图5B是根据一些实施例的图5A的芯片封装结构500的俯视图。图5A是示出根据一些实施例的沿着图5B中的剖面线I-I’的芯片封装结构500的剖面图。

如图5A以及图5B所示，根据一些实施例，除了导热层190窄于芯片120之外，芯片封装结构500类似于图1E以及图1E-1的芯片封装结构100。亦即，根据一些实施例，导热层190的宽度W2小于芯片120的宽度W3。根据一些实施例，导热层180部分地延伸至芯片120的顶表面129上。

根据一些实施例，热应力倾向于集中在芯片120的角落部分120c中。因为(软的)导热层180包覆角落部分120c，(软的)导热层180可减轻角落部分120c中大多数的热应力，并避免在后续的退火工艺中(较硬的)导热层190产生裂痕。

图6是根据一些实施例的一芯片封装结构600的剖面图。如图6所示，根据一些实施例，除了散热壁结构160具有面对芯片120的一侧壁166，且侧壁166具有一凹槽166a之外，芯片封装结构600类似于图1E的芯片封装结构100。根据一些实施例，导热层180填充凹槽166a。

根据一些实施例，凹槽166a能够增加导热层180与散热壁结构160之间的接触面积，其改善了导热层180与散热壁结构160之间的导热效率。

根据一些实施例，凹槽166a具有一深度D1。根据一些实施例，散热壁结构160具有宽度W4。在一些实施例中，深度D1与散热壁结构160的宽度W4的比值(D1/W4)在约0.3至约0.6的范围内。

在一些例子中，如果比值(D1/W4)小于0.3，则导热层180与散热壁结构160之间的接触面积的增加可能不明显。在一些例子中，如果比值(D1/W4)大于0.6，则凹槽166a可能导致散热壁结构160的结构强度受到损害。

图7是根据一些实施例的一芯片封装结构700的剖面图。如图7所示，根据一些实施例，除了散热壁结构160的侧壁166具有多个凹槽166a之外，芯片封装结构700类似于图6的芯片封装结构600。

根据一些实施例，导热层180填充凹槽166a。根据一些实施例，凹槽166a具有相同的深度D1。在一些实施例中，深度D1与散热壁结构160的宽度W4的比值(D1/W4)在约0.3至约0.6的范围内。

图8是根据一些实施例的一芯片封装结构800的剖面图。如图8所示，根据一些实施例，除了散热壁结构160的侧壁166的凹槽166a具有不同的深度D1、一深度D2、一深度D3以及一深度D4之外，芯片封装结构800类似于图7的芯片封装结构700。

在一些实施例中，深度D1与散热壁结构160的宽度W4的比值(D1/W4)在约0.3至约0.6的范围内。在一些实施例中，深度D2与宽度W4的比值(D2/W4)在约0.3至约0.6的范围内。在一些实施例中，深度D3与宽度W4的比值(D3/W4)在约0.3至约0.6的范围内。在一些实施例中，深度D4与宽度W4的比值(D4/W4)在约0.3至约0.6的范围内。

图9是根据一些实施例的一芯片封装结构900的剖面图。如图9所示，根据一些实施例，除了导热层180延伸至在芯片120与基板110之间的间隙G1之外，芯片封装结构900类似于图1E的芯片封装结构100。根据一些实施例，间隙G1中的导热层180围绕凸块130。根据一些实施例，在芯片封装结构900中，并未形成底部填充层。

图10是根据一些实施例的一芯片封装结构1000的剖面图。在图1B的步骤之后，如图10所示，根据一些实施例，在芯片120与散热壁结构160之间的间隙G2中以及芯片120之上形成一导热层1010。根据一些实施例，导热层1010直接接触散热罩220、芯片120、散热壁结构160、基板110、底部填充层140、粘着层150以及粘着层170。

根据一些实施例，导热层1010由导热系数大于空气的导热系数的材料制成。在一些实施例中，材料包括可流动的材料，例如，聚合物材料(例如，硅树脂)或聚合物与金属的组合(例如，银浆)。

根据一些实施例，利用分配工艺来形成导热层1010。之后，根据一些实施例，执行图1E的步骤。在此步骤中，根据一些实施例，大致上形成了芯片封装结构1000。

图11是根据一些实施例的一芯片封装结构1100的剖面图。如图11所示，根据一些实施例，除了芯片封装结构1100的导热层1010进一步延伸至在芯片120与基板110之间的间隙G1中之外，芯片封装结构1100类似于图10的芯片封装结构1000。

根据一些实施例，导热层1010围绕凸块130。根据一些实施例，在芯片封装结构1100中，并未形成底部填充层。

图12是根据一些实施例的一芯片封装结构1200的剖面图。如图12所示，根据一些实施例，除了散热罩220不具有外缘部分226之外，芯片封装结构1200类似于图1E的芯片封装结构100。

根据一些实施例，罩侧壁结构224接合至粘着层210。根据一些实施例，罩侧壁结构224具有大致上垂直于基板110的一顶面111的一外侧壁224a。

根据一些实施例，形成芯片封装结构200、芯片封装结构300、芯片封装结构400、芯片封装结构500、芯片封装结构600、芯片封装结构700、芯片封装结构800、芯片封装结构900、芯片封装结构1000、芯片封装结构1100以及芯片封装结构1200的工艺以及材料可等同于或类似于前述形成芯片封装结构100的工艺以及材料。

根据一些实施例，提供了芯片封装结构及其形成方法。(用于形成芯片封装结构的)方法形成了邻近于一芯片的一散热壁结构，散热壁结构连接至其上的一散热罩，且形成了在芯片与散热壁结构之间的一导热层。散热壁结构以及导热层将来自芯片的一侧壁的热传导至散热罩。因此，改善了芯片封装结构的散热效率。因此，改善了芯片封装结构的可靠性。

根据一些实施例，提供了一种形成芯片封装结构的方法。此方法包括在一基板之上设置一芯片。此方法包括在基板之上形成一散热壁结构。散热壁结构邻近于芯片，且在芯片与散热壁结构之间有一第一间隙。此方法包括在第一间隙中形成一第一导热层。此方法包括在芯片之上形成一第二导热层。此方法包括在基板之上设置一散热罩，以覆盖散热壁结构、第一导热层、第二导热层以及芯片。散热罩接合至基板、散热壁结构、第一导热层以及第二导热层。

在一些实施例中，在基板之上设置散热罩之后，第一导热层直接接触散热罩、第二导热层、散热壁结构以及基板。在一些实施例中，第二导热层直接接触散热罩、第一导热层以及芯片。在一些实施例中，第二导热层的一第一导热系数大于第一导热层的一第二导热系数，且第二导热系数大于空气的一第三导热系数。在一些实施例中，散热壁结构具有面对芯片的一侧壁，侧壁具有一凹槽，且第一导热层填充凹槽。在一些实施例中，芯片通过一凸块而接合至基板，在芯片与基板之间有一第二间隙，凸块在第二间隙中。且此方法还包括在基板之上形成散热壁结构之前，在第二间隙中形成一底部填充层。底部填充层围绕凸块。在一些实施例中，第一导热层直接接触底部填充层。在一些实施例中，在基板之上形成散热壁结构包括通过一粘着层将散热壁结构接合至基板。在一些实施例中，芯片通过一凸块而接合至基板，在芯片与基板之间有一第二间隙，凸块在第二间隙中，且第一导热层延伸至第二间隙中并围绕凸块。在一些实施例中，第一导热层较第二导热层软。在一些实施例中，第一导热层围绕芯片，且散热壁结构围绕第一导热层。

根据一些实施例，提供了一种形成芯片封装结构的方法。此方法包括将一芯片接合至一基板。此方法包括在基板之上形成一散热壁结构。此方法包括在芯片之上以及在芯片与散热壁结构之间形成一导热层。此方法包括将一散热罩接合至基板、散热壁结构以及导热层。

在一些实施例中，散热罩包括一顶板以及一罩侧壁结构，罩侧壁结构在顶板之下且连接至顶板，散热壁结构在芯片与罩侧壁结构之间，且在芯片与散热壁结构之间的一第一距离小于在散热壁结构与罩侧壁结构之间的一第二距离。在一些实施例中，芯片通过一凸块而接合至基板，在芯片与基板之间有一间隙，凸块在间隙中，且导热层延伸至间隙中并围绕凸块。在一些实施例中，导热层直接接触散热罩、芯片、散热壁结构以及基板。

根据一些实施例，提供了一种芯片封装结构。芯片封装结构包括一基板、一芯片、一散热壁结构、一第一导热层、一第二导热层以及一散热罩。芯片在基板之上。散热壁结构在基板之上，并与芯片分隔。第一导热层在散热壁结构与芯片之间。第二导热层，在芯片之上。散热罩在基板之上，并覆盖散热壁结构、第一导热层、第二导热层以及芯片。

在一些实施例中，第一导热层的一部分在第二导热层与散热壁结构之间。在一些实施例中，第二导热层的一边缘部分埋入在第一导热层中。在一些实施例中，芯片封装结构还包括一凸块以及一底部填充层。一凸块在芯片与基板之间。底部填充层在芯片与基板之间，并围绕凸块。第一导热层在底部填充层与散热壁结构之间。在一些实施例中，第一导热层的一宽度随着朝向基板而减少。

以上概述数个实施例的特征，使得本技术领域中技术人员可更佳地理解本公开的各方面。本技术领域中技术人员应理解的是，可轻易地使用本公开作为设计或修改其他工艺以及结构的基础，以实现在此介绍的实施例的相同目的及/或实现相同优点。本技术领域中技术人员亦应理解的是，这样的等同配置并不背离本公开的精神以及范围，且在不背离本公开的精神以及范围的情形下，可对本公开进行各种改变、替换以及更改。