一种长度3n四相非周期互补序列对信号生成方法及装置
阅读说明：本技术 一种长度3n四相非周期互补序列对信号生成方法及装置 (Method and device for generating length 3N four-phase aperiodic complementary sequence pair signal ) 是由 李国军 曾凡鑫 周晓娜 叶昌荣 于 2020-12-22 设计创作，主要内容包括：本发明属于通信系统技术领域,特别涉及一种长度3N四相非周期互补序列对信号生成方法及装置,其中所述装置包括控制电路、两个长度为N的输入移位寄存器、两个长度为3N的输出移位寄存器、七个乘法器、四个加法器以及两个开关,所述控制电路控制输入移位寄存器和输出移位寄存器的输入或/和输出以及控制开关的连接；本发明通过任意选取长度为N的二元戈莱互补序列对作为本发明的种子对,产生两路四相信号,将选取的二元戈莱互补序列对进行反相处理共形成三路二元信号,选择固定组合的三路信号从而获得序列长度3N、具有像冲激的非周期自相关函数和的四相非周期互补序列对；能够广泛应用于通信系统、雷达等装置中。(The invention belongs to the technical field of communication systems, and particularly relates to a 3N-length four-phase non-periodic complementary sequence pair signal generation method and a device, wherein the device comprises a control circuit, two input shift registers with the length of N, two output shift registers with the length of 3N, seven multipliers, four adders and two switches, wherein the control circuit controls the input or/and output of the input shift registers and the output shift registers and the connection of the control switches; according to the method, a binary Golay complementary sequence pair with the length of N is randomly selected to serve as a seed pair of the method, two paths of four-phase signals are generated, the selected binary Golay complementary sequence pair is subjected to phase inversion processing and is conformal to form three paths of binary signals, and the three paths of signals in fixed combination are selected, so that a four-phase non-periodic complementary sequence pair with the sequence length of 3N and an impulse-like non-periodic autocorrelation function is obtained; the method can be widely applied to devices such as communication systems and radars.)
技术领域
本发明属于通信系统技术领域，特别涉及一种长度3N四相非周期互补序列对信号生成方法及装置。
背景技术
非周期互补序列对由两条等长的序列构成，这两条序列的非周期自相关函数的和是一个离散冲激函数。非周期互补序列对在通信中占有重要的应用地位，可以用于同步、干扰抑制、多载波峰值功率控制，等等(S.Y.Sun,H.H Chen,and W.X.Meng,“A survey oncomplementary coded MIMO CDMA wireless communications”,IEEE Commun.SurveysTuts.,vol.17,no.1,pp.52-69,1st Quart.,2015.)。在雷达中，则可应用于雷达杂波抑制(G.Weathers and E.M.Holliday,“Group-complementary array coding for radarclutter rejection”,IEEE Trans.Aerosp.Electron.Syst.,vol.AES-19,no.3,pp.369-379,May 1983.)、雷达分辩率改善(J.A.LeMieux and F.M.Ingels,“Analysis of FSK/PSKmodulated radar signals using cost as arrays and complementary Welti codes”,Proc.Rec.IEEE Int.Radar Conf.,1990,pp.589-594.)，等等。除此之外，还可用于数字水印(Y.Horii and T.Kojima,“On digital watermarks based on completecomplementary codes”,Proc.Int.Workshop Signal Design Appl.Commun.,2009,pp.126-129)、超声波成像(C.Cannon,J.Hannah,and S.McLaughlin,“Segmented motioncompensation for complementary coded ultrasonic imaging”,IEEETrans.Ultrason.,Ferroelectr.,Freq.Control,vol.57,no.5,pp.1039-1050,May 2010)，等。
非周期互补序列对可以分成二元非周期互补序列对、四相非周期互补序列对等。相比之下，四相非周期互补序列对有比二元非周期互补序列对更多的序列长度。二元非周期互补序列的长度必须满足2α10β26γ的形式，其中，α,β,γ是非负整数，二元非周期互补序列的长度必须是2个整数的平方和。四相非周期互补序列的长度则有2,3,4,5,6,8,10,11,12,13,16,18,20,22,24,26,…。
由此可见，在二元非周期互补序列对不存在的长度上，仍可能存在四相非周期互补序列对。因此，在应用上，四相非周期互补序列对更能满足用户设计需求。
四相非周期互补序列对虽然已研究多年(P.Z.Fan and M.Darnell,Sequencedesign for communications applications,John Wiley&Sons INC.,1996)，但是，现有技术中对于四相非周期互补序列对的构造方法不多，且不能产生全部所需长度，尤其是奇长度的序列；并且存在构造过程较为复杂，实现过程较为困难等缺点。
发明内容
为了能够得到一种结构简单、实现容易的四相非周期互补序列对，本发明提出一种长度3N四相非周期互补序列对信号生成方法及装置。
本发明通过如下技术方案解决背景技术中所提到的技术问题：
在本发明的第一方面，本发明提供了一种长度3N四相非周期互补序列对信号生成方法，所述信号生成方法包括以下步骤：
S1、在控制电路控制下，将第一输入移位寄存器的输出码元分为三路信号；将第二输入移位寄存器的输出码元分为两路信号；
S2、将第一输入移位寄存器的第一路信号输出至第一节点，将第二路信号输出至第七乘法器并反相后输出至第二节点，将第三路信号输出至第一乘法器；
S3、将第二输入移位寄存器的第一路信号输出至第二乘法器，将第二路信号输出至第五节点；
S4、将第一乘法器的输出信号输出至第一加法器和第三乘法器中，将第二乘法器和第三乘法器的输出信号混叠后输入到第二加法器后分别输出至第五乘法器和第六乘法器；将第五乘法器与第一加法器的混叠结果输出至第三加法器，并由第三加法器输出至第三节点；
S5、将第一加法器的输出信号输出至第四乘法器中，第四乘法器乘以系数后输出至第四加法器，将第六乘法器乘以系数后输出至第四加法器，将第四加法器收到的混叠信号输出至第四节点；
S6、控制第二开关连接第一输入移位寄存器，控制第一开关依次连接第五节点、第三节点以及第二节点输出这三路的信号，控制第二开关连接第二输入移位寄存器，控制第一开关分别连接第五节点、第四节点以及第一节点输出这三路的信号，直至获得序列长度为3N的四相非周期互补序列对。
优选的，所述控制电路将信号产生过程分为N个时隙，每个时隙控制长度为N的二元戈莱互补序列对中对应码元，按照步骤S1～S6的过程生成该时隙的四相非周期互补序列对，进行下一个时隙的码元产生工作，直到N个时隙工作完毕，第一输出移位寄存器和第二输出移位寄存器分别产生的长度为3N的四相非周期互补序列对输出。
在本发明的第二方面，本发明还提供了一种长度3N四相非周期互补序列对信号生成装置，所述装置包括控制电路、两个长度为N的输入移位寄存器、两个长度为3N的输出移位寄存器、七个乘法器、四个加法器以及两个开关，所述控制电路控制输入移位寄存器和输出移位寄存器的输入或/和输出以及控制开关的连接；
第一输入移位寄存器分为三路输出，分别连接第七乘法器、第一节点以及第一乘法器；第二输入移位寄存器分为两路输出，分别连接第二乘法器和第五节点；
所述第一乘法器分为两路输出，分别连接第一加法器和第三乘法器；所述第二乘法器分为两路输出，分别连接第一加法器和第二加法器；
所述第一加法器分为两路输出，分别连接第三加法器和第四乘法器；所述第三加法器输出至第三节点；所述第四乘法器乘以系数后输出至第四加法器；
所述第三乘法器乘以系数后输出至第二加法器；所述第二加法器分别连接第五乘法器和第六乘法器；所述第五乘法器乘以系数后连接第三加法器，所述第六乘法器乘以系数后输出至第四加法器；将所述第四加法器的输出信号输出至第四节点；
所述第一开关控制与第一节点、第二节点、第三节点、第四节点以及第五节点的连接；所述第二开关控制与第一输出移位寄存器和第二输出移位寄存器的连接，且所述第一开关和第二开关连通。
本发明的有益效果：
本发明提出一种长度3N四相非周期互补序列对信号生成方法及装置，本发明通过任意选取长度为N的二元戈莱互补序列c、d对作为本发明的种子对，产生两路四相信号，将选取的二元戈莱互补序列对中其中一序列反相处理，共形成三路二元信号，构成五路输出节点；其中五路输出节点包括输出序列c、序列-c、序列d以及其余两种序列；通过加法器和乘法器的灵活利用，能够输出符合条件的这其余两种序列；本发明中按照组合的方式选择序列c、序列-c、序列d以及其余两种序列这五种序列表示中的三种序列，并最终获取序列长度3N的序列e和序列f，这两条序列e和f的非周期自相关函数的和是一个冲激函数，因此序列e和序列f具有像冲激的非周期自相关函数和的四相非周期互补序列对；本发明中的种子对将直接作为最终输出序列的一部分，能够便于对序列生成结果的检验，基于本发明的设计，可广泛应用于通信系统、雷达等。
附图说明
图1是本发明一种长度3N四相非周期互补序列对信号与装置的原理框图；
图2是本发明的一种长度3N四相非周期互补序列对信号生成方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1是本发明的一种长度3N四相非周期互补序列对信号生成装置的结构图，如图1所述，所述装置包括控制电路、两个长度为N的输入移位寄存器、两个长度为3N的输出移位寄存器、七个乘法器、四个加法器以及两个开关，所述控制电路控制输入移位寄存器和输出移位寄存器的输入或/和输出以及控制开关的连接；
第一输入移位寄存器分为三路输出，分别连接第七乘法器、第一节点以及第一乘法器；第二输入移位寄存器分为两路输出，分别连接第二乘法器和第五节点；
所述第一乘法器分为两路输出，分别连接第一加法器和第三乘法器；所述第二乘法器分为两路输出，分别连接第一加法器和第二加法器；
所述第一加法器分为两路输出，分别连接第三加法器和第四乘法器；所述第三加法器输出至第三节点；所述第四乘法器乘以系数后输出至第四加法器；
所述第三乘法器乘以系数后输出至第二加法器；所述第二加法器分别连接第五乘法器和第六乘法器；所述第五乘法器乘以系数后连接第三加法器，所述第六乘法器乘以系数后输出至第四加法器；将所述第四加法器的输出信号输出至第四节点；
所述第一开关控制与第一节点、第二节点、第三节点、第四节点以及第五节点的连接；所述第二开关控制与第一输出移位寄存器和第二输出移位寄存器的连接，且所述第一开关和第二开关连通。
可以理解的是，图1中为了便于描述各器件，对各器件的描述做了相应的调整，例如输入移位寄存器包括第一输入移位寄存器和第二输入移位寄存器，分别指代输入移位寄存器A和输入移位寄存器B；同理输出移位寄存器包括第一输出移位寄存器和第二输出移位寄存器，分别指代输出移位寄存器A和输出移位寄存器B；另外，节点A、B、D、F以及G依次代表第一节点、第二节点、第三节点、第四节点以及第五节点；乘法器1指代第一乘法器，加法器1指代第一加法器以此类推。
在一个优选实施例中，所述第一乘法器和第二乘法器的乘法系数值相同并且其和为1；第三乘法器、第六乘法器和第七乘法器的乘法系数值相同，并且其和为-3，第四乘法器和第五乘法器的乘法系数值是互为相反数的虚单位，并且其和为0。
在图1所示的生成装置图中，可以直观地看出，第一节点A直接输出第一输入移位寄存器中的序列数据，第五节点G直接输出第二输入移位寄存器中的序列数据，第二节点直接输出第一输入移位寄存器中的序列数据的反相数据；第三节点和第四节点的输出数据取决于各个乘法器和各个加法器的配合，本发明按照有机组合的方式先后选择出其中三个节点的输出数据，并两次选择的输出数据组成一对长度为3N的四相非周期互补序列对信号。
在生成装置的基础上，为了更直观的展示本发明的生成方法，图2是一种长度3N四相非周期互补序列对信号生成方法的流程图，如图2所示，所述信号生成方法的步骤如图2所示：
S1、在控制电路控制下，将第一输入移位寄存器的输出码元分为三路信号；将第二输入移位寄存器的输出码元分为两路信号；
首先，第一输入移位寄存器和第二输入移位寄存器的序列均为长度为N的互补序列对，本实施例中以长度为N的二元戈莱互补序列对c＝(c(0),...,c(k),...,c(N-1))和d＝(d(0),...,d(k),...,d(N-1))作为种子对为例，第一输入移位寄存器存储有c＝(c(0),...,c(k),...,c(N-1))，第二输入移位寄存器中存储有d＝(d(0),...,d(k),...,d(N-1))。
为了产生3N长度的四相非周期互补序列对信号，本发明所设计的控制电路将产生过程分成N个时隙；在第k个时隙，由控制电路控制下，第一输入移位寄存器输出码元c(k-1)，分成三路信号。同时，第二输入移位寄存器B输出码元d(k-1)，分成两路信号。
S2、将第一输入移位寄存器的第一路信号输出至第一节点，将第二路信号输出至第七乘法器并反相后输出至第二节点，将第三路信号输出至第一乘法器；
其中，第一输入移位寄存器的第一路信号送至第一节点A，第一节点A上的信号是码元c(k-1)，第二路信号经第七乘法器与-1相乘其积送至第二节点B，第二节点B上的信号是码元-c(k-1)，第三路信号送至第一乘法器与1/2相乘，其积信号是码元c(k-1)/2。
S3、将第二输入移位寄存器的第一路信号输出至第二乘法器，将第二路信号输出至第五节点。
其中，第二输入移位寄存器的第一路信号送至第五节点G，第五节点G上的信号是码元d(k-1)，第二路信号送到第二乘法器与1/2相乘,其积信号是码元d(k-1)/2
S4、将第一乘法器的输出信号输出至第一加法器和第三乘法器中，将第二乘法器和第三乘法器的输出信号混叠后输入到第二加法器后分别输出至第五乘法器和第六乘法器；将第五乘法器与第一加法器的混叠结果输出至第三加法器，并由第三加法器输出至第三节点；
第一乘法器的输出信号c(k-1)/2分成两路信号，一路信号送至第一加法器，另一路送至第三乘法器与-1相乘，第三加法器的输出信号[c(k-1)+d(k-1)]/2+j[d(k-1)-c(k-1)]/2送至第三节点D。其积-c(k-1)/2送至第二加法器，第二乘法器的输出信号分成两路信号，一路信号送至第一加法器，另一路送至第二加法器。
S5、将第一加法器的输出信号输出至第四乘法器中，第四乘法器乘以系数后输出至第四加法器，将第六乘法器乘以系数后输出至第四加法器，将第四加法器收到的混叠信号输出至第四节点；
第一加法器的输出信号[c(k-1)+d(k-1)]/2分成两路信号，一路信号送至第三加法器，另一路送至第四乘法器与-j相乘，其积-j[c(k-1)+d(k-1)]/2送至第四加法器，其中，j是虚单位，j2＝-1，第二加法器的输出信号[d(k-1)-c(k-1)]/2分成两路信号，一路信号送至第五乘法器与j相乘，其积j[d(k-1)-c(k-1)]/2送至第三加法器，另一路信号送至第六乘法器与-1相乘，其积-[d(k-1)-c(k-1)]/2送至第四加法器。第四加法器的输出信号-j[c(k-1)+d(k-1)]/2-[d(k-1)-c(k-1)]/2送至第四节点F。
S6、控制第二开关连接第一输入移位寄存器，控制第一开关依次连接第五节点、第三节点以及第二节点输出这三路的信号，控制第二开关连接第二输入移位寄存器，控制第一开关分别连接第五节点、第四节点以及第一节点输出这三路的信号，直至获得序列长度为3N的四相非周期互补序列对。
在一个实施例中，本实施例给出了一种组合的方式：
控制电路控制第二开关K2接于节点H，第一开关K1接于第五节点G，第五节点G点信号d(k-1)贮存于第一输出移位寄存器A，然后，第一开关K1接于第三节点D，D点信号[c(k-1)+d(k-1)]/2+j[d(k-1)-c(k-1)]/2贮存于第一输出移位寄存器A，然后，第一开关K1接于第二节点B，B点信号-c(k-1)贮存于第一输出移位寄存器A，完成第一输出移位寄存器A在第k时隙的信号产生工作后，控制电路控制第二开关K2接于节点E，第一开关K1接于第五节点G，G点信号d(k-1)贮存于第二输出移位寄存器B，然后，第一开关K1接于第四节点F，F点信号-j[c(k-1)+d(k-1)]/2-[d(k-1)-c(k-1)]/2贮存于第二输出移位寄存器B，然后，第一开关K1接于第一节点A，A点信号c(k-1)贮存于第二输出移位寄存器B，完成第二输出移位寄存器B在第k时隙的信号产生工作后，最后将开关置空，即，第一开关K1接于节点P，第二开关K2接于节点Q。
在一些优选实施例中，控制电路控制继续进行下一个时隙的码元产生工作，直到N个时隙工作完毕，输出第一输出移位寄存器A和第二输出移位寄存器B分别产生长度为3N的四相序列对e和f信号，e和f构成长度3N四相非周期互补序列对。
在本发明的描述中，需要理解的是，术语“同轴”、“底部”、“一端”、“顶部”、“中部”、“另一端”、“上”、“一侧”、“顶部”、“内”、“外”、“前部”、“中央”、“两端”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明中，除非另有明确的规定和限定，术语“安装”、“设置”、“连接”、“固定”、“旋转”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。