一种基于单极型晶体管的放大器、芯片及方法

文档序号:814423 发布日期:2021-03-26 浏览:22次 >En<

阅读说明:本技术 一种基于单极型晶体管的放大器、芯片及方法 (Unipolar transistor-based amplifier, chip and method ) 是由 徐煜明 陈荣盛 吴朝晖 李斌 于 2020-11-24 设计创作,主要内容包括:本发明公开了一种基于单极型晶体管的放大器、芯片及方法,其中放大器包括:输入交流耦合网络,包括第一零点f-(z0)和第一极点f-(p0);电容自举放大电路,包括第二零点f-(z1)、第二极点f-(p1)和第三极点f-(p2);其中,所述第一零点f-(z0)=0,所述第一极点f-(p0)等于所述第二极点f-(p1)。本发明通过“零极点工程”,使输入交流耦合网络的第一极点和电容自举放大电路的第一极点重合,获得40dB/dec的直流抑制能力,增强了基于单极型晶体管的放大器的直流抑制能力,可广泛应用于半导体集成电路领域。(The invention discloses an amplifier, a chip and a method based on a unipolar transistor, wherein the amplifier comprises: an input AC-coupled network including a first zero point f z0 And a first pole f p0 (ii) a A capacitor bootstrap amplifier circuit including a second zero point f z1 Second pole f p1 And a third pole f p2 (ii) a Wherein the first zero point f z0 0, the first pole f p0 Is equal to the second pole f p1 . According to the invention, through &#39;zero-pole engineering&#39;, the first pole of the input alternating-current coupling network is superposed with the first pole of the capacitor bootstrap amplifier circuit, the direct-current suppression capability of 40dB/dec is obtained, the direct-current suppression capability of the amplifier based on the unipolar transistor is enhanced, and the amplifier can be widely applied to the field of semiconductor integrated circuits.)

一种基于单极型晶体管的放大器、芯片及方法

技术领域

本发明涉及半导体集成电路领域,尤其涉及一种基于单极型晶体管的放大器、芯片及方法。

背景技术

与传统的硅互补氧化物半导体(CMOS)技术相比,薄膜晶体管(TFT)技术具有吸引人的特性,包括柔韧性,透明性,重量轻,超薄尺寸,可拉伸性以及大面积低成本制造的能力。由于上述优点,TFT技术在诸如柔性/可穿戴传感器系统等应用中很有前途。利用TFT技术我们可以将信号读出电路和柔性传感器制作在同一片超薄柔性衬底上,其能完美贴合于日常物品(包括人体)表面,有利于提高检测舒适度、提高信号完整性、减小运动伪影等。这些好处是传统的刚性硅基CMOS电路所不具有的。

值得注意的是,大多数情况下TFT技术缺少高性能的互补器件。因此TFT电路通常只能基于单极型(纯n型或纯p型)晶体管实现,这是TFT电路和CMOS电路的重要区别。本发明仅以纯n型电路为例进行讨论,对于纯p型电路,只需将电路上下翻转即可,因此不再做详述。

传感器输出信号包含较大幅度的直流干扰,而有用的小信号则叠加在其上,因此传感器信号读出放大器需要具备一定的直流信号抑制能力。在现有的基于单极型薄膜晶体管的放大器中,该直流抑制功能是由输入交流耦合网络实现的。输入交流耦合网络具有一个极点,从而提供20dB/dec的直流抑制能力。此直流抑制能力在某些要求苛刻的应用场合下略显不足,并仍有进一步提升的空间。

发明内容

为至少一定程度上解决现有技术中存在的技术问题之一,本发明的目的在于提供一种基于单极型晶体管的放大器、芯片及方法。

本发明所采用的技术方案是:

一种基于单极型晶体管的放大器,包括:

输入交流耦合网络,包括第一零点fz0和第一极点fp0

电容自举放大电路,包括第二零点fz1、第二极点fp1和第三极点fp2

其中,所述第一零点fz0=0,所述第一极点fp0等于所述第二极点fp1

进一步,所述电容自举放大电路包括两个结构对称放大模块,所述放大模块包括第一晶体管、第二晶体管、自举电容和第一电阻;

所述第一晶体管的栅极与所述输入交流耦合网络连接,所述第一晶体管的漏极与所述第二晶体管的源极连接,所述第一晶体管的源极连接至电流源,所述第二晶体管的漏极连接至电源电压,所述第二晶体管的栅极通过第一电阻连接至电源电压,所述自举电容连接在所述第二晶体管的栅极和源极之间;

所述自举电容和所述第一电阻构成正反馈网络,所述第一晶体管的漏极作为放大器的输出端。

进一步,所述输入交流耦合网络为一阶RC高通滤波器。

进一步,所述输入交流耦合网络包括两个结构对称的输入模块,所述输入模块包括隔直电容和第二电阻;

所述隔直电容的一端作为放大器的输入端,所述隔直电容的另一端与所述第一晶体管的栅极连接,所述第二电阻的一端与所述隔直电容的另一端连接,所述第二电阻的另一端连接至直流偏置电压。

本发明所采用的另一技术方案是:

一种芯片,包括放大器,所述放大器采用如上所述的一种基于单极型晶体管的放大器来实现。

本发明所采用的另一技术方案是:

一种设计方法,应用于如上所述的一种基于单极型晶体管的放大器,包括:

获取输入交流耦合网络的第一极点fp0的第一表达式,以及获取电容自举放大电路的第二极点fp1的第二表达式;

根据所述第一表达式和第二表达式计算放大器中电子元器件的参数,以使所述第一极点fp0等于所述第二极点fp1

进一步,所述第一表达式为:

其中,Rin代表第二电阻,Cin代表隔直电容;

所述第二表达式为:

其中,gm2代表第二晶体管的跨导,rO1代表第一晶体管的阻值,rO2代表第二晶体管的阻值,Rf代表第一电阻,Cf代表自举电容。

本发明的有益效果是:本发明通过“零极点工程”,使输入交流耦合网络的第一极点和电容自举放大电路的第一极点重合,获得40dB/dec的直流抑制能力,增强了基于单极型晶体管的放大器的直流抑制能力。

附图说明

为了更清楚地说明本发明实施例或者现有技术中的技术方案,下面对本发明实施例或者现有技术中的相关技术方案附图作以下介绍,应当理解的是,下面介绍中的附图仅仅为了方便清晰表述本发明的技术方案中的部分实施例,对于本领域的技术人员而言,在无需付出创造性劳动的前提下,还可以根据这些附图获取到其他附图。

图1是本发明实施例中一种基于单极型晶体管的放大器的电子电路图;

图2是本发明实施例中输入交流耦合网络的增益曲线图;

图3是本发明实施例中电容自举放大器的增益曲线图;

图4是本发明实施例中一种基于单极型晶体管的放大器的整体增益曲线图。

具体实施方式

下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能理解为对本发明的限制。对于以下实施例中的步骤编号,其仅为了便于阐述说明而设置,对步骤之间的顺序不做任何限定,实施例中的各步骤的执行顺序均可根据本领域技术人员的理解来进行适应性调整。

在本发明的描述中,需要理解的是,涉及到方位描述,例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。

在本发明的描述中,若干的含义是一个或者多个,多个的含义是两个以上,大于、小于、超过等理解为不包括本数,以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。

本发明的描述中,除非另有明确的限定,设置、安装、连接等词语应做广义理解,所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。

如图1所示,本实施例提供一种基于单极型晶体管的放大器,包括:

输入交流耦合网络,包括第一零点fz0和第一极点fp0

电容自举放大电路,包括第二零点fz1、第二极点fp1和第三极点fp2

其中,所述第一零点fz0=0,所述第一极点fp0等于所述第二极点fp1

进一步作为可选的实施方式,所述电容自举放大电路包括两个结构对称放大模块,所述放大模块包括第一晶体管T1、第二晶体管T2、自举电容Cf和第一电阻Rf

所述第一晶体管T1的栅极与所述输入交流耦合网络连接,所述第一晶体管T1的漏极与所述第二晶体管T2的源极连接,所述第一晶体管T1的源极连接至电流源,所述第二晶体管T2的漏极连接至电源电压,所述第二晶体管T2的栅极通过第一电阻Rf连接至电源电压,所述自举电容Cf连接在所述第二晶体管T2的栅极和源极之间;

所述自举电容Cf和所述第一电阻Rf构成正反馈网络,所述第一晶体管T1的漏极作为放大器的输出端。

进一步作为可选的实施方式,所述输入交流耦合网络为一阶RC高通滤波器。

进一步作为可选的实施方式,所述输入交流耦合网络包括两个结构对称的输入模块,所述输入模块包括隔直电容Cin和第二电阻Rin

所述隔直电容Cin的一端作为放大器的输入端,所述隔直电容Cin的另一端与所述第一晶体管T1的栅极连接,所述第二电阻Rin的一端与所述隔直电容Cin的另一端连接,所述第二电阻Rin的另一端连接至直流偏置电压。

以下结合具体实施例对上述放大器进行详细的解释说明。

如图1所示,一种基于单极型晶体管的具有增强的直流抑制能力的放大器,该放大器由两部分组成,包括输入交流耦合网络,电容自举放大器。

输入交流耦合网络实则为一阶RC高通滤波器。电阻Rin用于给放大器提供直流偏置Vb。电容Cin用于“隔直通交”。易得其传输函数为:

注意到其具有一个零点fz0=0,一个极点在f<fp0时,增益以20dB/dec下降。其增益曲线如图2所示。

电容自举放大器由T1(输入驱动晶体管),T2(负载晶体管),自举电容Cf和电阻Rf组成。其中Cf和Rf构成正反馈网络以提高增益。其增益可表示为:

其中Af为正反馈网络的反馈系数,表示为:

注意到,直流时电容不发挥自举作用,Af=0,放大器增益为gm1/gm2。高频时电容发挥自举作用,Af=1,放大器增益为gm1(ro1//ro2),此时的增益和以电流源为负载的CMOS放大器的增益相同,证明了自举结构对增益的显著提升作用。联立式(2)(3)可得:

注意到其具有一个零点一个极点在fz1<f<fp1时,增益以20dB/dec下降。实际上,由于放大器输出阻抗有限,在输出节点会引入第二极点其中CL为负载电容(后级电路的输入电容)。综上,该电容自举放大器的增益曲线如图3所示。

综上,电路的整体增益等于图2和图3相乘(若纵坐标为dB,则相加)。注意到,若通过合适的设计使得fp0=fp1,则能提供40dB/dec的直流信号抑制能力。此时需满足:

图4给出了此时电路的整体增益曲线。

综上所述,本实施例的放大器具有如下有益效果:

(1)、采用电容自举放大器结构,由T1(输入驱动晶体管),T2(负载晶体管),自举电容Cf和电阻Rf组成。Cf和Rf构成正反馈网络以提高增益。

(2)、本实施例能增强放大器直流信号抑制能力的原理:通过“零极点工程”,使输入交流耦合网络的第一极点和电容自举放大器的第一极点重合,可获得40dB/dec的直流抑制能力。

本实施例还提供一种芯片,包括放大器,所述放大器采用如上所述的一种基于单极型晶体管的放大器来实现。

该芯片包含有上述放大器的结构,因此具备相应的功能及有益效果。

本实施例还提供一种设计方法,应用于如上所述的一种基于单极型晶体管的放大器,包括:

获取输入交流耦合网络的第一极点fp0的第一表达式,以及获取电容自举放大电路的第二极点fp1的第二表达式;

根据所述第一表达式和第二表达式计算放大器中电子元器件的参数,以使所述第一极点fp0等于所述第二极点fp1

本实施例的设计方法与上述放大器实施例具有对应的关系,因此具备与放大器对应的功能及有益效果。

在一些可选择的实施例中,在方框图中提到的功能/操作可以不按照操作示图提到的顺序发生。例如,取决于所涉及的功能/操作,连续示出的两个方框实际上可以被大体上同时地执行或所述方框有时能以相反顺序被执行。此外,在本发明的流程图中所呈现和描述的实施例以示例的方式被提供,目的在于提供对技术更全面的理解。所公开的方法不限于本文所呈现的操作和逻辑流程。可选择的实施例是可预期的,其中各种操作的顺序被改变以及其中被描述为较大操作的一部分的子操作被独立地执行。

此外,虽然在功能性模块的背景下描述了本发明,但应当理解的是,除非另有相反说明,所述的功能和/或特征中的一个或多个可以被集成在单个物理装置和/或软件模块中,或者一个或多个功能和/或特征可以在单独的物理装置或软件模块中被实现。还可以理解的是,有关每个模块的实际实现的详细讨论对于理解本发明是不必要的。更确切地说,考虑到在本文中公开的装置中各种功能模块的属性、功能和内部关系的情况下,在工程师的常规技术内将会了解该模块的实际实现。因此,本领域技术人员运用普通技术就能够在无需过度试验的情况下实现在权利要求书中所阐明的本发明。还可以理解的是,所公开的特定概念仅仅是说明性的,并不意在限制本发明的范围,本发明的范围由所附权利要求书及其等同方案的全部范围来决定。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

在流程图中表示或在此以其他方式描述的逻辑和/或步骤,例如,可以被认为是用于实现逻辑功能的可执行指令的定序列表,可以具体实现在任何计算机可读介质中,以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用,或结合这些指令执行系统、装置或设备而使用。就本说明书而言,“计算机可读介质”可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。

计算机可读介质的更具体的示例(非穷尽性列表)包括以下:具有一个或多个布线的电连接部(电子装置),便携式计算机盘盒(磁装置),随机存取存储器(RAM),只读存储器(ROM),可擦除可编辑只读存储器(EPROM或闪速存储器),光纤装置,以及便携式光盘只读存储器(CDROM)。另外,计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质,因为可以例如通过对纸或其他介质进行光学扫描,接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序,然后将其存储在计算机存储器中。

应当理解,本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中,多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如,如果用硬件来实现,和在另一实施方式中一样,可用本领域公知的下列技术中的任一项或他们的组合来实现:具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路,具有合适的组合逻辑门电路的专用集成电路,可编程门阵列(PGA),现场可编程门阵列(FPGA)等。

在本说明书的上述描述中,参考术语“一个实施方式/实施例”、“另一实施方式/实施例”或“某些实施方式/实施例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施方式或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。

尽管已经示出和描述了本发明的实施方式,本领域的普通技术人员可以理解:在不脱离本发明的原理和宗旨的情况下可以对这些实施方式进行多种变化、修改、替换和变型,本发明的范围由权利要求及其等同物限定。

以上是对本发明的较佳实施进行了具体说明,但本发明并不限于上述实施例,熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换,这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

10页详细技术资料下载
上一篇:一种医用注射器针头装配设备
下一篇:一种多频低噪声放大器

网友询问留言

已有0条留言

还没有人留言评论。精彩留言会获得点赞!

精彩留言,会给你点赞!

技术分类