阅读说明：本技术 一种基于时间竞争的同步信号生成电路 (Synchronous signal generating circuit based on time competition ) 是由 王世晨 陈雷清 彭志辉 于 2020-11-27 设计创作，主要内容包括：本发明公开了一种基于时间竞争的同步信号生成电路,包括：控制芯片,其上升沿中断输入用于实现对Syn信号上升沿的捕获,其PWM输出端口输出PWM信号,其I/O输出端口输出信号CTL-(Tri)用于控制三态门G1的通断；三态门G1,其输入端与所述控制芯片1的PWM输出端口连接、其控制端与所述控制芯片1的输出信号CTL-(Tri)连接,其输出端与同步信号Syn连接；接线端子J,用于接入/输出同步信号Syn；电阻R,其一端与所述同步信号Syn连接,另一端与地连接,用于保证同步信号Syn电平的确定性。本发明具有结构简单,成本低、速度快、抗干扰能力强、可靠性高和实用性好的特点。(The invention discloses a synchronizing signal generating circuit based on time competition, which comprises: a control chip, the rising edge interrupt input of which is used for realizing the capture of the rising edge of the Syn signal, the PWM output port of which outputs the PWM signal, and the I/O output port of which outputs a signal CTL Tri The three-state gate G1 is used for controlling the on-off of the three-state gate; a tri-state gate G1, the input terminal of which is connected with the PWM output port of the control chip 1, and the control terminal of which is connected with the output signal CTL of the control chip 1 Tri A connection, the output of which is connected to the synchronization signal Syn; the connecting terminal J is used for accessing/outputting a synchronous signal Syn; and one end of the resistor R is connected with the synchronous signal Syn, and the other end of the resistor R is connected with the ground, and the resistor R is used for ensuring the certainty of the level of the synchronous signal Syn. The invention has the characteristics of simple structure, low cost, high speed, strong anti-interference capability, high reliability and good practicabilityAnd (4) point.)

一种基于时间竞争的同步信号生成电路

技术领域

本发明涉及一种系统同步方法，特别是一种基于时间竞争的同步信号生成电路。

背景技术

在机械、电子、电气、电力、计算机、化工等控制等领域，通常需要对多个设备进行同步控制。例如：在太阳能发电系统中，逆变器并联供电时需要同步输出电压的相位；在UPS供电时，逆变器并联供电时同样需要同步输出电压的相位；在多轴数控加工领域，需要对多个自由度的控制器进行同步调节控制。同步控制性能直接关系到系统的输出性能，甚至关系到系统的安全可靠运行。由此可知，同步信号是实现同步控制的前提条件。

现有的同步信号主要由两种方案实现：一、外部同步信号方案——外部设备提供一个基准信号作为同步信号。其存在主要问题是可靠性差。一旦同步信号发生器发生故障或丢失，则系统不能实现同步控制，引起整个系统控制紊乱，导致系统故障。二、基于通信总线的同步方案——系统的每个设备通过通信总线将具有唯一特性的识别码(例如芯片的SN号)发送给其他的设备，并且接收系统其他设备的识别码。然后，基于系统中所有设备的识别码，通过特定算法(例如求解识别码值最大或最小值)确定系统中的主模块。主模块就担负起协调控制整个系统的功能，包括同步、均流、状态信息上传和命令下发等。

现有的同步信号产生方法，要么可靠性差，要么需要通信总线组网和复杂的算法，其在成本、可靠性、电路规模、软件程序复杂性等方面的缺陷均比较突出。

发明内容

本发明的目的在于，提供一种基于时间竞争的同步信号生成电路。本发明具有结构简单，成本低、速度快、抗干扰能力强、可靠性高和实用性好的特点。

本发明的技术方案：一种基于时间竞争的同步信号生成电路，其特征在于，包括：控制芯片、三态门G1、接线端子J和电阻R；

控制芯片，其上升沿中断输入用于实现对Syn信号上升沿的捕获，其PWM输出端口输出PWM信号，其I/O输出端口输出信号CTL_Tri用于控制三态门G1的通断；

三态门G1，其输入端与所述控制芯片1的PWM输出端口连接、其控制端与所述控制芯片1的输出信号CTL_Tri连接，其输出端与同步信号Syn连接；

接线端子J，用于接入/输出同步信号Syn；

电阻R，其一端与所述同步信号Syn连接，另一端与地连接，用于保证同步信号Syn电平的确定性。

前述的基于时间竞争的同步信号生成电路中，基于时间竞争的同步信号电路的生成方法按下述步骤进行：

①初始化程序，用于初始化PWM模块输出及中断的设置、Syn丢失定时器设置、上升沿中断设置和I/O输出设置；

②PWM溢出中断处理程序，实现上电延时和对I/O输出信号CTL_Tri的控制；

③上升沿中断处理程序，实现对Syn信号上升沿的识别及Syn丢失定时器清零控制；

④yn丢失定时器溢出中断处理程序，实现相关参数复位，以便重新开始Syn的竞争。

与现有技术相比，具有以下优势：

本发明采用非主从、基于时间竞争动态同步方案，与静态主从同步方案相比较，即便当前提供同步信号Syn的电路拔出或者因故障导致信号丢失，其会在设定时间内从剩余的PWM信号中通过时间竞争重新产生一个新的同步信号，因而具有更高的可靠性；

由于各电路PWM溢出中断信号出现时间存在差异，基于该差异选择PWM溢出中断信号出现最早的电路其对应输出的PWM信号为Syn，因而同步信号Syn唯一。

本发明支持电路进行热插拔，以及能有效抑制因接触不良、元件失效或者干扰等原因导致Syn信号短时间丢失，具有很强的抗干扰能力和稳定可靠性。

与通过通信总线进行同步方案相比较，本发明具有以下几点优势：首先，本发明不需要进行数据交换；其次，同步信号的频率完全由PWM信号的频率决定，同步信号频率的带宽很大。而通信总线同步方案受限于通信波特率及各种校验，所以同步信号频率的带宽有限；再次，各个电路几乎能同时获取到同步信号Syn。因为，同步信号Syn会同时出现在各个电路的接线端子J，故所有模块能同时接收到同步信号Syn，理论上不存在时间差异。但是，通信总线同步方案从发出同步信号到接收到同步信号，由于数据传送，接收和校验及程序处理等过程，会导致各个模块获取同步信号的时间上存在一定差异；然后，本发明提供的同步信号生成电路及方法不需要通信协议，不会影响模块内部软件的运行，可以对不同型号，不同厂家的模块进行同步，因而具有广泛的兼容性；最后，本发明提供的同步信号生成电路及方法所需电子元件均为常用元件和模块，具有实现方便、成本低，性价比高、稳定可靠等优势。

附图说明

图1是本发明的生产电路结构图；

图2是本发明的生产电路原理图；

图3是集成有同步信号生成电路的系统连接示意图；

图4a是初始化流程图；

图4b是PWM溢出中断处理程序流程图；

图4c是上升沿中断处理程序流程图；

图4d是Syn丢失定时器溢出中断处理程序流程图。

具体实施方式

下面结合附图和实施例对本发明作进一步的说明，但并不作为对本发明限制的依据。

实施例。一种基于时间竞争的同步信号生成电路，构成如图1所示，包括：控制芯片1、三态门G1、接线端子J和电阻R；

其中，控制芯片，其上升沿中断输入用于实现对Syn信号上升沿的捕获，其PWM输出端口输出PWM信号，其I/O输出端口输出信号CTL_Tri用于控制三态门G1的通断；

三态门G1，其输入端与所述控制芯片1的PWM输出端口连接、其控制端与所述控制芯片1的输出信号CTL_Tri连接，其输出端与同步信号Syn连接；

接线端子J，用于接入/输出同步信号Syn；

电阻R，其一端与所述同步信号Syn连接，另一端与地连接，用于保证同步信号Syn电平的确定性。

图2所示为同步信号生成原理图，同步信号生成主要有上电延时、PWM模块、三态门、PWM输出控制模块、同步信号Syn丢失定时/计数模块和接线端子组成。其中，上电延时实现电路在上电之后延时T_d，T_d必须满足：T_d>T_s。其中，T_s为PWM信号的周期。为便于程序实现，令T_d＝KT_s(K为大于1的正整数)。PWM模块输出PWM信号和溢出信号OV，PWM信号连接到三态门的输入，溢出信号OV输入到PWM输出控制模块。三态门接收PWM输出控制模块的输出信号CTL，控制PWM信号与端子的接通或断开，起到总线控制开关作用。Syn丢失定时/计数模块通过判断Syn连续丢失时间(或个数)是否达到设定触发值。如果达到设定触发值，则输出复位信号Reset信号给PWM输出控制模块。PWM输出控制模块通过接收PWM模块的输出OV、Syn丢失定时/计数模块的Reset和同步信号Syn，基于时间竞争关系得到输出控制信号CTL，实现对三态门的通断控制，进而确定同步信号Syn。

图3所示为集成有本发明提供一种基于时间竞争的同步信号生成电路的系统连接示意图，其通过导线将所有模块的同步信号生成电路接线端子连接在一起，该导线上的信号即为同步信号Syn。

图4为基于图1电路和图2原理得到的同步信号生成方法程序流程图，其包括按下述步骤进行：

⑴初始化程序，用于初始化PWM模块输出及中断的设置、Syn丢失定时器设置、上升沿中断设置和I/O输出设置等；

⑵PWM溢出中断处理程序，实现上电延时和对I/O输出信号CTL_Tri的控制；

⑶上升沿中断处理程序，实现对Syn信号上升沿的识别及Syn丢失定时器清零控制；

⑷Syn丢失定时器溢出中断处理程序，实现相关参数复位，以便重新开始Syn的竞争。

综上所述，本发明提供的一种基于时间竞争的同步信号发生电路不但具有很强的抗干扰能力、可靠性和支持系统进行热插拔，而且只需很少的常用元件及导线连接即可实现系统同步信号的产生，具有结构简单，成本低、速度快、抗干扰能力强、可靠性高和实用性好等特点。