基板构造体
阅读说明:本技术 基板构造体 (Substrate structure ) 是由 平谷俊悟 奥见慎祐 中村有延 原口章 于 2019-07-12 设计创作,主要内容包括:基板构造体具备具有汇流条(111、112)的第一电路基板和与该第一电路基板分隔配置的第二电路基板,在汇流条(111、112)配置有多个FET(13A~13D),上述多个FET(13A~13D)的端子与汇流条(111、112)连接,基板构造体具备通电线组片(16),该通电线组片覆盖汇流条(112)的一部分且设置有使各FET(13A~13D)的栅极端子(135A~135D)与上述第二电路基板通电的多个通电线(161A~161D),并列设置的半导体元件FET(13A~13D)以相对于并列设置方向在同一方向上配置栅极端子(135A~135D)的方式设置。(The substrate structure is provided with a first circuit board having bus bars (111, 112) and a second circuit board arranged separately from the first circuit board, wherein a plurality of FETs (13A-13D) are arranged on the bus bars (111, 112), terminals of the plurality of FETs (13A-13D) are connected to the bus bars (111, 112), the substrate structure is provided with a current-carrying wire group piece (16) which covers a part of the bus bar (112) and is provided with a plurality of current-carrying wires (161A-161D) for conducting current between gate terminals (135A-135D) of the FETs (13A-13D) and the second circuit board, and the semiconductor element FETs (13A-13D) arranged in parallel are arranged in a manner that the gate terminals (135A-135D) are arranged in the same direction relative to the parallel arrangement direction.)
技术领域
本发明涉及一种基板构造体。
本申请主张基于2018年7月18日提出申请的日本申请第2018-135251号的优先权,并引用上述日本申请中记载的全部记载内容。
背景技术
以往,对形成有导电图案的基板设有导电片(也称为汇流条等)的基板构造体普遍地为人所知,上述导电图案构成使比较小的电流导通的电路,上述导电片构成用于使比较大的电流导通的电路。
专利文献1公开了一种电接线箱,具有:一对汇流条、安装在该一对汇流条上的功率半导体、安装有对该功率半导体进行控制的控制部的控制基板及设于上述一对汇流条的上表面并将上述功率半导体的控制端子及上述控制基板电连接的FPC。
专利文献1:日本特开2016-220277号公报
发明内容
本公开的一个方式的基板构造体具备具有导电片的第一电路基板和与该第一电路基板分隔配置的第二电路基板,在上述导电片配置有多个半导体元件,上述多个半导体元件的端子与上述导电片连接,上述基板构造体具备通电线组片,上述通电线组片覆盖上述导电片的一部分,且设有使各半导体元件的特定端子与上述第二电路基板通电的多个通电线,并列设置的半导体元件以相对于并列设置方向在同一方向上配置上述特定端子的方式设置。
附图说明
图1是本实施方式的电气装置的主视图。
图2是本实施方式的电气装置的分解图。
图3是从上方观察本实施方式的电气装置的基板构造体的俯视图。
图4是放大示出在本实施方式的基板构造体中并列设置的FET附近的放大图。
具体实施方式
[本公开要解决的问题]
然而,在专利文献1的电接线箱中,因为设置成FPC覆盖一对汇流条的大致整个表面,所以FPC变大而难以实现电接线箱的紧凑化。
另外,因为FPC覆盖一对汇流条的大致整个表面,所以为了进行功率半导体与一对汇流条的电连接,需要根据功率半导体的各端子的位置而在FPC上设置缺口。因此,FPC的形状变得复杂。
因此,本发明的目的在于,提供一种结构更简单且紧凑的基板构造体。
[本公开的效果]
根据本公开,能够提供结构更简单且紧凑的基板构造体。
[本发明的实施方式的说明]
首先,列举出本公开的实施方式来进行说明。另外,也可以任意地组合以下记载的实施方式中的至少一部分。
(1)本公开的一个方式的基板构造体具备具有导电片的第一电路基板和与该第一电路基板分隔配置的第二电路基板,在上述导电片配置有多个半导体元件,上述多个半导体元件的端子与上述导电片连接,上述基板构造体具备通电线组片,上述通电线组片覆盖上述导电片的一部分,且设有使各半导体元件的特定端子与上述第二电路基板通电的多个通电线,并列设置的半导体元件以相对于并列设置方向在同一方向上配置上述特定端子的方式设置。
在本方式中,第一电路基板的多个半导体元件的特定端子经由通电线组片而一并连接于与该第一电路基板分隔配置的第二电路基板。并且,并列设置的多个半导体元件相对于并列设置方向在同一方向上配置有上述特定端子。
因此,仅在并列设置的多个半导体元件的上述特定端子附近设置通电线组片即可,能够使通电线组片小型化且实现简单的结构。此外,能够使基板构造体紧凑化。
(2)在本公开的一个方式的基板构造体中,上述通电线组片包含使上述导电片与上述通电线绝缘的绝缘膜,上述通电线组片的一部分粘贴于上述导电片上,上述基板构造体具备配置在上述通电线组片的一部分上的上侧电路元件。
在本方式中,在导电片的上侧的、通电线组片的上方配置有上侧电路元件。因此,在导电片的上侧也能够安装其他电路元件,能够使基板构造体紧凑化。
(3)在本公开的一个方式的基板构造体中,上述通电线组片为FPC(FlexiblePrinted Circuits:柔性印刷电路)。
在本方式中,将FPC用作通电线组片。因此,能够简化电路基板的制造工序。
(4)在本公开的一个方式的基板构造体中,上述第一电路基板和上述第二电路基板相向配置,上述通电线组片在上述第一电路基板中粘贴于与上述第二电路基板相向的相向面。
在本方式中,因为通电线组片在第一电路基板中粘贴于与第二电路基板相向的相向面,所以能够缩短通电线组片的到第二电路基板为止的长度。
(5)在本公开的一个方式的基板构造体中,上述半导体元件为场效应晶体管,上述特定端子为栅极端子。
在本方式中,第一电路基板的多个场效应晶体管的栅极端子经由通电线组片而一并连接于与该第一电路基板分隔配置的第二电路基板。并且,并列设置的多个场效应晶体管相对于并列设置方向在同一方向上配置有栅极端子。因此,仅在并列设置的多个场效应晶体管的栅极端子附近设置通电线组片即可,能够使通电线组片小型化且设为简单的结构。
[本发明的实施方式的详细情况]
针对本发明,基于示出其实施方式的附图来具体地进行说明。以下,参照附图来说明本公开的实施方式的基板构造体。另外,本发明不限于这些示例,而由权利要求书示出,意在包含与权利要求书等同的意思及范围内的全部变更。
以下,以具有本实施方式的基板构造体的电气装置为例来进行说明。
图1是本实施方式涉及的电气装置1的主视图。
电气装置1构成配置于电力供给路径的电接线箱,上述电力供给路径是在车辆具备的蓄电池等电源与车灯、雨刷器等车载电气部件或由电动机等构成的负载之间的电力供给路径。电气装置1用作例如DC-DC转换器或逆变器等半导体元件。
电气装置1具备基板构造体10和支撑基板构造体10的支撑部件20。图2是本实施方式的电气装置1的分解图。
在本实施方式中,为了便于说明,通过图1及图2所示的前后、左右、上下各方向来定义电气装置1的“前”、“后”、“左”、“右”、“上”、“下”。以下,使用以上述方式定义的前后、左右、上下各方向来进行说明。
基板构造体10具备电力电路基板30(第一电路基板)和控制电路基板12(第二电路基板),上述电力电路基板30具有构成电力电路的汇流条及安装于汇流条的半导体元件13等,上述控制电路基板12控制电力电路基板30的接通/断开等。半导体元件13根据电气装置1的用途而适当地安装,包含例如FET(Field Effect Transistor:场效应晶体管)等开关元件、电阻器、线圈、电容器等。
支撑部件20具备:基部21,在上表面具有支撑基板构造体10的支撑面211;散热部22,设于与支撑面211相反一侧的面(下表面212);及多个脚部(未图示),夹着散热部22而设置在基部21的左右两端。支撑部件20具备的基部21、散热部22及上述腿部例如由使用了铝、铝合金等金属材料的压铸件来一体成型。
基部21是具有适当厚度的矩形的平板部件。基板构造体10通过粘接、螺纹紧固、钎焊等公知的方法而固定于基部21的支撑面211。
散热部22具备从基底21的下表面212向下方突出的多个散热翅片221,将由基板构造体10产生的热量向外部散热。多个散热翅片221沿着左右方向延伸并且在前后方向上隔开预定间隔地并列设置。
图3是从上方观察本实施方式的电气装置1的基板构造体10的俯视图。在图3中,为了便于说明,示出去除了控制电路基板12的状态下的基板构造体10。
基板构造体10具备电力电路基板30、安装有向电力电路基板30提供接通/断开信号的控制电路的控制电路基板12及收容电力电路基板30和控制电路基板12的收容部11。控制电路基板12及电力电路基板30彼此分离地设置。
电力电路基板30在与控制电路基板12相向的相向面上设置有汇流条111、112(导电片)及被输入来自控制电路基板12的控制信号而基于输入的控制信号来切换通电/断电的多个半导体开关元件13(半导体元件)。
电力电路基板30的汇流条111、112设于同一平面上。在汇流条111和汇流条112之间存在绝缘区域114。绝缘区域114被后述的通电线组片16遮挡。在图3中,以单点划线表示绝缘区域114。
汇流条111呈矩形的板状,且在汇流条111的相邻的两个边附近隔着绝缘区域114而设有汇流条112。与汇流条111相同地,汇流条112也呈板状。汇流条111及汇流条112是由铜或铜合金等金属材料形成的导电性板部件。
通过使用了酚醛树脂、玻璃环氧树脂等绝缘性树脂材料的嵌件成型来制造绝缘区域114。绝缘区域114也可以例如与收容部11一体形成。
半导体开关元件13例如是场效应晶体管(FET),更具体地说,是表面贴装型的功率MOSFET。半导体开关元件13(以下称为FET13)配置在汇流条111或汇流条112的上方。在本实施方式中,以在汇流条111上配置有七个FET13的情况为例来进行说明。
即,在图3的例子中,上述七个FET13中的四个FET13沿着矩形的汇流条111的一个长边并列设置,其余三个FET13沿着与上述一个长边相邻的一个短边并列设置。换言之,沿着汇流条111的上述一个长边并列设置的四个FET13和沿着汇流条111的上述一个短边并列设置的三个FET13在彼此不同的方向上并列设置。
汇流条111是与FET13的漏极端子连接的汇流条,汇流条112是与FET13的源极端子连接的汇流条。以下,汇流条111及汇流条112也分别称为漏极汇流条111及源极汇流条112。
另外,除了FET13以外,也可以在汇流条111、112的上侧安装稳压二极管等半导体元件。
另外,在图3的例子中,为了便于说明,示出了上述四个FET13并列设置在漏极汇流条111的一个长边侧且上述三个FET13并列设置在漏极汇流条111的一个短边侧的结构,但不限于此。也可以是,四个以上的FET13并列设置在漏极汇流条111的上述一个长边侧,且三个以上的FET13并列设置在漏极汇流条111的上述一个短边侧。
图4是放大示出在本实施方式的基板构造体10中并列设置的FET13附近的放大图。即,图4是将图3中的虚线的椭圆部分放大而得到的图。
在源极汇流条112上设有通电线组片16。通电线组片16覆盖源极汇流条112的一部分,且使各FET13的栅极端子135(特定端子)与控制电路基板12通电。通电线组片16呈L字形状。通电线组片16以沿着漏极汇流条111的上述一个长边和上述一个短边覆盖绝缘区域114的方式设置。
通电线组片16具有使各FET13的栅极端子135与控制电路基板12电连接的通电线161及使通电线161相对于漏极汇流条111及源极汇流条112绝缘的绝缘膜162。
即,各FET13的栅极端子135经由各通电线161而与控制电路基板12电连接,且通电线组片16一并具有这些多个通电线161。
例如,通电线161由铜箔构成,绝缘膜162由树脂构成,且多个通电线161埋设于绝缘膜162的内部。通电线组片16例如可以是FPC(Flexible Printed Circuits:柔性印刷电路)。
另外,不限于此,也可以在绝缘膜162上粘贴多个通电线161。
另外,通电线组片16在一端部具有扩展部163,扩展部163延伸至与电力电路基板30相向配置的控制电路基板12,而与控制电路基板12电连接。在图2中,为了便于说明,通电线组片16以被切断的方式表示,但实际上连接在一起。
以下,详细地说明FET13与漏极汇流条111、源极汇流条112及通电线组片16之间的连接关系。以图4所示的四个FET13为例来进行该说明。另外,对于上述三个FET13,省略说明。
FET13A、FET13B、FET13C、FET13D这四个FET13依次并列设置在漏极汇流条111的上述一个长边侧。以下,FET13A~13D也统称为FET13。
FET13A~13D固定于漏极汇流条111。此时,FET13A~13D以相对于其并列设置方向在同一方向上配置栅极端子135的方式设置。在图3及图4中,FET13A~13D的栅极端子135全部以朝向后方向即朝向漏极汇流条111的外侧的方式配置。
FET13A具有元件主体134A,且隔着元件主体134A而在彼此相反侧具有漏极端子131A及三个源极端子132A。例如,相对于元件主体134A而漏极端子131A设置在前方侧,源极端子132A设置在后方侧。另外,FET13A具有栅极端子135A,例如,栅极端子135A设于源极端子132A附近。不过,栅极端子135A的位置不限于此。
FET13A通过钎焊而固定于漏极汇流条111。此外,FET13A的漏极端子131A通过焊接而与漏极汇流条111电连接。
另一方面,FET13A沿着绝缘区域114配置,使得源极端子132A朝向后方,换句话说,使得源极端子132A朝向源极汇流条112。
另外,源极端子132A经由连接片14A而与夹着绝缘区域114而隔开的源极汇流条112电连接。即,连接片14A以横跨绝缘区域114的方式设置在汇流条111、112上。
连接片14A具有使源极端子132A与源极汇流条112电连接的线状的通电部141A(在图4中用虚线表示)及使通电部141A相对于漏极汇流条111绝缘的绝缘部142A。通电部141A的一端焊接于源极端子132A,且通电部141A的另一端焊接于源极汇流条112。即,连接片14A的另一端经由焊接部15A而与源极汇流条112连接。连接片14A例如可以是FPC。
FET13A的栅极端子135A与通电线组片16的通电线161A的一端电连接。通电线161A通过扩展部163而延伸至控制电路基板12,通电线161A的另一端与控制电路基板12电连接。
FET13B具有漏极端子131B、源极端子132B和栅极端子135B,且源极端子132B经由连接片14B而与源极汇流条112连接。连接片14B在焊接部15B处焊接于源极汇流条112。另外,栅极端子135B与通电线161B的一端电连接。
FET13C具有漏极端子131C、源极端子132C和栅极端子135C,且源极端子132C经由连接片14C而与源极汇流条112连接。连接片14C在焊接部15C处焊接于源极汇流条112。另外,栅极端子135C与通电线161C的一端电连接。
FET13D具有漏极端子131D、源极端子132D和栅极端子135D,且源极端子132D经由连接片14D而与源极汇流条112连接。连接片14D在焊接部15D处焊接于源极汇流条112。另外,栅极端子135D与通电线161D的一端电连接。
FET13B、FET13C和FET13D各自与漏极汇流条111、源极汇流条112及通电线组片16之间的连接关系与FET13A相同,省略详细的说明。
通电线组片16以覆盖绝缘区域114和源极汇流条112的一部分的方式沿着绝缘区域114设置。
另外,在通电线组片16中,在与焊接部15A~15D对应的位置分别形成有缺口(未图示)。焊接部15A~15D通过该缺口而与被遮挡在通电线组片16下方的源极汇流条112连接。
通电线组片16一并具有使FET13A~13D的栅极端子135A~135D与控制电路基板12通电的通电线161A~161D。具体地说,在通电线组片16中,通电线161A~161D形成于柔性的绝缘膜162。
即,FET13A~13D的栅极端子135A~135D经由柔性且可形变的通电线组片16而与控制电路基板12电连接。
另一方面,在使用金属材料的汇流条等(以下称为栅极汇流条)来连接栅极端子135A~135D与控制电路基板12的情况下,上述栅极汇流条配置在控制电路基板12和电力电路基板30之间。因此,上述栅极汇流条的尺寸由控制电路基板12及电力电路基板30之间的距离决定,且要求精度。此外,在上述栅极汇流条的数量较多的情况下,基板构造体10的重量增加。
与此相对,在本实施方式的基板构造体10中,通电线组片16一并具有所有FET13的通电线(在图3及图4中为通电线161A~161D)。所有FET13的栅极端子135经由可自由变形的通电线组片16而与控制电路基板12电连接。
因此,与使用上述栅极汇流条的情况相比,设计的自由度提高,能够应对设计误差,并且能够实现基板构造体10的轻量化。另外,在控制电路基板12及电力电路基板30之间的空间中,不存在上述栅极汇流条,结构变得简单,能够有效地利用该空间。
另外,在本实施方式的基板构造体10中,以使FET13A~13D的栅极端子135A~135D全部配置于后方向的方式设置FET13A~13D。即,所有FET13的栅极端子135配置在绝缘区域114侧,且所有栅极端子135朝向通电线组片16。在这种状态下,所有栅极端子135分别与通电线组片16的通电线161连接。
因此,仅在除去漏极汇流条111以外的源极汇流条112上的一部分设置通电线组片16即可,能够简化通电线组片16。并且,因为未覆盖漏极汇流条111,所以不需要形成用于将各FET13的漏极端子131与漏极汇流条111连接的缺口,结构变得简单。
此外,能够尽可能地缩短通电线161的长度,能够使通电线组片16小型化。因此,能够使基板构造体10紧凑化。
在本实施方式的基板构造体10中,在电力电路基板30的与控制电路基板12相向的相向面上设置有汇流条111、112和七个FET13,且在源极汇流条112上粘贴有通电线组片16。
因此,能够缩小通电线组片16中的扩展部163,能够进一步使基板构造体10紧凑化。
另外,在通电线组片16中,在粘贴于源极汇流条112的部分的上方还安装有电阻器、线圈、电容器、半导体元件等电路元件18(以下称为上侧电路元件18)。上侧电路元件18通过绝缘膜162而与汇流条111、112绝缘。上侧电路元件18可以与形成在绝缘膜162上的电路图案(未图示)电连接,或者经由形成在绝缘膜162上的预定的通电线而与控制电路基板12连接。
这样,在本实施方式的基板构造体10中,能够在不使结构变得复杂的情况下将半导体元件也配置在汇流条111、112上,所以能够有效地利用汇流条111、112的上侧的空间。因此,能够进一步实现基板构造体10的紧凑化。
应该理解为,本次公开的实施方式在全部方面均为例示,而不是限制性的内容。本发明的范围并不由上述意思示出,而由权利要求书示出,意在包含与权利要求书同等含义及范围内的全部变更。
附图标记说明
10 基板构造体
12 控制电路基板
13 FET
16 通电线组片
18 上侧电路元件
30 电力电路基板
111 漏极汇流条
112 源极汇流条
114 绝缘区域
131 漏极端子
132 源极端子
135 栅极端子
161 通电线
162 绝缘膜。
- 上一篇:一种医用注射器针头装配设备
- 下一篇:一种多功能园艺工具及其使用方法