阅读说明：本技术 一种振荡器电路及flash芯片 (Oscillator circuit and flash chip ) 是由 南锺基 吴彤彤 刘梦 于 2020-12-15 设计创作，主要内容包括：本发明公开了一种振荡器电路及flash芯片,本振荡器电路的结构连接简单,当使能信号为0,第一mos管和第二mos管均导通,振荡器时钟脉冲始终保持低电平,但是振荡器的电流没有被关断,因此,等使能信号再次恢复高电平时,整个振荡器电路能快速振荡至稳定状态；在尽可能降低flash芯片的面积的同时满足振荡器电路的快速振荡稳定要求。(The invention discloses an oscillator circuit and a flash chip, the oscillator circuit has simple structural connection, when an enabling signal is 0, a first mos tube and a second mos tube are both conducted, clock pulse of the oscillator is always kept at a low level, but the current of the oscillator is not turned off, so that the whole oscillator circuit can rapidly oscillate to a stable state when the enabling signal recovers to a high level again; the area of the flash chip is reduced as much as possible, and the requirement of the oscillator circuit on quick oscillation stability is met.)

一种振荡器电路及flash芯片

技术领域

本发明涉及半导体集成电路技术领域，尤其涉及的是一种振荡器电路及flash芯片。

背景技术

振荡器在其不使用时比较常见的关闭方法是直接将电流关断。但是在振荡器重新启用时，由于电流要重新流过振荡器，振荡器重新振荡至稳定有一个建立过程，如图1所示，在此时间内振荡器的频率不是我们所需要的。

一般振荡器电路包括奇数个振荡器，而为了解决上述问题，一般会在顺序连接的两个振荡器之间连接一个nmos管或者pmos管，使振荡器时钟脉冲始终保持低电平，但是振荡器的电流没有被关断，当使能信号再次恢复高电平时，整个振荡器电路能快速振荡至稳定状态。但是，现有的振荡器电路结构连接复杂，无形中增加了flash芯片的面积，带来了芯片面积上的问题。

因此，现有的技术还有待于改进和发展。

发明内容

本发明的目的在于提供一种振荡器电路及flash芯片，旨在解决现有的振荡器电路结构连接复杂，增加了flash芯片面积的问题。

本发明的技术方案如下：一种振荡器电路，其中，包括奇数个反相器，所述反相器设置至少3个，第一个反相器的输入端与最后一个反相器的输出端连接，在第一个反相器和最后一个反相器之间，前一个反相器的输出端与后一个反相器的的输入端连接；每一个反相器的电流输入端与第二电流源I0的一端连接，第二电流源I0另一端与第一电流源Itot一端连接，第二电流源I0另一端连接电源电压VCC，第一电流源Itot另一端连接电源电压VCC，每一个反相器的电流输出端连接第三电流源I1一端，第三电流源I1另一端接地GND，最后一个反相器的输出端输出振荡器时钟脉冲OSC_CLK；在每两个相邻反相器之间均连接一个mos管，在第奇数个反相器与第偶数个反相器之间连接第一mos管nm0，所述第一mos管nm0的漏极连接第奇数个反相器的输出端，第一mos管nm0的源极接地GND，第一mos管nm0的栅极连接使能信号enb，在第偶数个反相器与第奇数个反相器之间连接第二mos管pm0，所述第二mos管pm0的漏极连接电源电压VCC，第二mos管pm0的源极连接第偶数个反相器的输出端，第二mos管pm0的栅极连接使能信号en，所述使能信号enb是使能信号en的反相；

所述第二电流源I0为第三mos管pm1，反相器包括第四mos管pm2和第五mos管nm1，第三电流源I1为第六mos管nm2，所述振荡器电路还包括第七mos管nm3、第八mos管nm4和第九mos管pm3,所述第七mos管nm3的漏极和栅极连接在一起后与第一电流源Itot另一端连接，第七mos管nm3的源极接地，第八mos管nm4的栅极与漏极连接在一起后与第七mos管nm3的栅极连接，第八mos管nm4的源极接地，第八mos管nm4的漏极与第九mos管pm3的源极连接，第九mos管pm3的漏极与第三mos管pm1的漏极连接，第三mos管pm1的栅极和源极连接在一起后与第九mos管pm3的栅极连接，第三mos管pm1的栅极和源极连接在一起后与第四mos管pm2的漏极连接，第四mos管pm2源极与第五mos管nm1的漏极连接，第五mos管nm1的源极与第六mos管nm2的漏极连接，第六mos管nm2的源极接地，第四mos管pm2的栅极和第五mos管nm1的栅极连接在一起后输出振荡器时钟脉冲OSC_CLK，第四mos管pm2的源极和第五mos管nm1的漏极连接在一起后与第一mos管nm0的漏极连接/与第二mos管pm0源极连接；第六mos管nm2的栅极和漏极连接在一起后与第八mos管nm4的栅极连接。

所述的振荡器电路，其中，所述第一mos管nm0为nmos管。

所述的振荡器电路，其中，所述第二mos管pm0为pmos管。

所述的振荡器电路，其中，所述第三mos管pm1、第四mos管pm2为pmos管，第五mos管nm1、第六mos管nm2为nmos管。

所述的振荡器电路，其中，所述第七mos管nm3、第八mos管nm4为nmos管，第九mos管pm3为pmos管。

所述的振荡器电路，其中，所述反相器设置5个。

所述的振荡器电路，其中，在第一个反相器和第二个反相器之间设置一个第一mos管nm0，在第二个反相器和第三个反相器之间设置一个第二mos管pm0，在第三个反相器和第四个反相器之间设置一个第一mos管nm0，在第四个反相器和第五个反相器之间设置一个第二mos管pm0。

一种flash芯片，其中，包括如上述任一所述的振荡器电路。

本发明的有益效果：本发明通过提供一种振荡器电路及flash芯片，本振荡器电路的结构连接简单，当使能信号为0，第一mos管和第二mos管均导通，振荡器时钟脉冲始终保持低电平，但是振荡器的电流没有被关断，因此，等使能信号再次恢复高电平时，整个振荡器电路能快速振荡至稳定状态；在尽可能降低flash芯片的面积的同时满足振荡器电路的快速振荡稳定要求。

附图说明

图1是现有技术中使能en和振荡器时钟脉冲OSC_CLK的信号波形图。

图2是本发明中振荡器电路示意图。

图3是本发明中使能en和振荡器时钟脉冲OSC_CLK的信号波形图。

图4是本发明中反相器的电路示意图。

具体实施方式

下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

如图1所示，一种振荡器电路，包括奇数个反相器1，所述反相器1设置至少3个，第一个反相器1的输入端与最后一个反相器1的输出端连接，在第一个反相器1和最后一个反相器1之间，前一个反相器1的输出端与后一个反相器1的的输入端连接；每一个反相器1的电流输入端与第二电流源I0的一端连接，第二电流源I0另一端与第一电流源Itot一端连接，第二电流源I0另一端连接电源电压VCC，第一电流源Itot另一端连接电源电压VCC，每一个反相器1的电流输出端连接第三电流源I1一端，第三电流源I1另一端接地GND，最后一个反相器1的输出端输出振荡器时钟脉冲OSC_CLK；在每两个相邻反相器1之间均连接一个mos管，在第奇数个反相器1与第偶数个反相器1之间连接第一mos管nm0，所述第一mos管nm0的漏极连接第奇数个反相器1的输出端，第一mos管nm0的源极接地GND，第一mos管nm0的栅极连接使能信号enb，在第偶数个反相器1与第奇数个反相器1之间连接第二mos管pm0，所述第二mos管pm0的漏极连接电源电压VCC，第二mos管pm0的源极连接第偶数个反相器1的输出端，第二mos管pm0的栅极连接使能信号en，所述使能信号enb是使能信号en的反相。

在某些具体实施例中，所述第一mos管nm0为nmos管，第二mos管pm0为pmos管。

在某些具体实施例中，如图4所示，所述第二电流源I0为第三mos管pm1，反相器1包括第四mos管pm2和第五mos管nm1，第三电流源I1为第六mos管nm2，所述振荡器电路还包括第七mos管nm3、第八mos管nm4和第九mos管pm3,所述第七mos管nm3的漏极和栅极连接在一起后与第一电流源Itot另一端连接，第七mos管nm3的源极接地，第八mos管nm4的栅极与漏极连接在一起后与第七mos管nm3的栅极连接，第八mos管nm4的源极接地，第八mos管nm4的漏极与第九mos管pm3的源极连接，第九mos管pm3的漏极与第三mos管pm1的漏极连接，第三mos管pm1的栅极和源极连接在一起后与第九mos管pm3的栅极连接，第三mos管pm1的栅极和源极连接在一起后与第四mos管pm2的漏极连接，第四mos管pm2源极与第五mos管nm1的漏极连接，第五mos管nm1的源极与第六mos管nm2的漏极连接，第六mos管nm2的源极接地，第四mos管pm2的栅极和第五mos管nm1的栅极连接在一起后输出振荡器时钟脉冲OSC_CLK，第四mos管pm2的源极和第五mos管nm1的漏极连接在一起后与第一mos管nm0的漏极连接/与第二mos管pm0源极连接；第六mos管nm2的栅极和漏极连接在一起后与第八mos管nm4的栅极连接。

在某些具体实施例中，所述第三mos管pm1、第四mos管pm2为pmos管，第五mos管nm1、第六mos管nm2为nmos管。

在某些具体实施例中，所述第七mos管nm3、第八mos管nm4为nmos管，第九mos管pm3为pmos管。

其中，所述反相器1可以根据需要设置3个、5个、7个，等等。本实施例中，所述反相器1设置5个，分别为第一反相器、第二反相器、第三反相器、第四反相器和第五反相器，所述在第一反相器和第二反相器之间设置一个第一mos管nm0，在第二反相器和第三反相器之间设置一个第二mos管pm0，在第三反相器和第四反相器之间设置一个第一mos管nm0，在第四反相器和第五反相器之间设置一个第二mos管pm0。

本振荡器电路的工作原理为：当使能信号en=1时，整个振荡器电路正常工作；当使能信号en=0时，enb=1，第一mos管nm0和第二mos管pm0均导通，a、c点分别被下拉到GND，b、d点分别被上拉到电源电压VCC，振荡器时钟脉冲OSC_CLK始终保持低电平，但是电流没有被关断；因此，等使能信号en再次恢复高电平时，整个振荡器电路能快速振荡至稳定状态，其中使能en和振荡器时钟脉冲OSC_CLK的信号波形如图3所示。

本技术方案还保护一种flash芯片，包括如上述所述的振荡器电路。

在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。