阅读说明：本技术 能量收集图像传感器系统 (Energy harvesting image sensor system ) 是由 N·沙 P·拉耶瓦迪 K·沃切乔夫斯基 C·朗 于 2020-08-20 设计创作，主要内容包括：本发明涉及一种传感器系统。传感器系统包括像素阵列、DC/DC转换器和光电二极管堆叠。像素阵列被配置成在图像捕获模式或能量收集模式下操作。DC/DC转换器被配置成在处于能量收集模式时转换由像素阵列捕获的能量。光电二极管堆叠邻近于像素阵列定位,并被配置成向DC/DC转换器供电。(The present invention relates to a sensor system. The sensor system includes a pixel array, a DC/DC converter, and a photodiode stack. The pixel array is configured to operate in an image capture mode or an energy harvesting mode. The DC/DC converter is configured to convert energy captured by the pixel array when in an energy harvesting mode. The photodiode stack is positioned adjacent to the pixel array and is configured to provide power to the DC/DC converter.)

能量收集图像传感器系统

相关申请的交叉引用

本申请要求2019年8月20日提交的美国临时申请序列号62/889,487的的权益，其公开内容通过引用整体并入本文。

技术领域

本发明总体上涉及一种经由图像传感器系统来收集能量的系统和方法。

背景技术

在具有图像传感器的能量收集系统中，自供电图像传感器的电源轨必须在其可以开始捕获图像之前被充电到所需的操作电压。期望使用DC-DC转换器来从入射光生成供电轨。然而，操作DC-DC转换器也需要稳定的供电轨。常常使用小型可充电电池、电容器或其他电荷存储装置来冷启动系统。

发明内容

传感器系统包括像素阵列、DC/DC转换器和光电二极管堆叠。像素阵列被配置成在图像捕获模式或能量收集模式下操作。DC/DC转换器被配置成在处于能量收集模式时转换由像素阵列捕获的能量。光电二极管堆叠邻近于像素阵列定位，并被配置成向DC/DC转换器提供功率。

传感器系统包括像素阵列和光电二极管堆叠。像素阵列被配置成在图像捕获模式或能量收集模式下操作。光电二极管堆叠与像素阵列以单片的方式集成，并且邻近于像素阵列定位。光电二极管堆叠被配置成提供电压以向DC/DC转换器供电，该DC/DC转换器被配置成在处于能量收集模式时转换由像素阵列捕获的能量。

传感器系统包括图像区域，该图像区域包括被配置成在图像捕获模式或能量收集模式下操作的像素阵列，以及被配置成提供电压以给DC/DC转换器供电的一个或多个辅助光电二极管，该DC/DC转换器被配置成在处于能量收集模式时转换由像素阵列捕获的能量。

附图说明

图1是电池供电的传感器节点的框图。

图2是能量收集传感器节点的框图。

图3是示例性能量收集图像传感器节点的框图。

图4是由图像传感器像素供电的能量收集系统的框图。

图5是使用带有乒乓迟滞控制的开关电容器（SC）升压转换器的输出电压调节器的框图。

图6是用于图5所示的SC升压转换器的乒乓迟滞控制的控制信号的图形图示。

图7是非重叠时钟相位发生器的框图。

图8是图7的非重叠时钟相位发生器的控制和中间信号的图形图示。

图9是使用带有功率门控缓冲器的交错振荡器的时钟发生器的框图。

图10是缓冲高速环形振荡器的框图。

图11是缓冲高速电流饥饿型环形振荡器的框图。

图12A是具有频率无关延迟的第一示例性非重叠两相时钟发生器的框图。

图12B是具有频率无关延迟的第二示例性非重叠两相时钟发生器的框图。

图13是具有交错环形振荡器的两相时钟发生器的框图。

图14是具有功率门控缓冲器的交错电流饥饿型环形振荡器的框图。

图15是具有功率门控缓冲器和非门控缓冲器的交错电流饥饿型环形振荡器的框图。

图16是基于状态机的多个非重叠时钟相位发生器的框图。

图17是能量收集系统的框图。

图18是控制开关频率或占空比的最大输出功率跟踪调节器的框图。

图19是控制开关频率或占空比的最大输入功率跟踪调节器的替代实施例的框图。

图20是开关频率调节器的系统模型示意图。

图21是带有开关电容器转换器、最大输出功率跟踪调节器和乒乓迟滞控制器的调节器的框图。

图22是带有开关电容器转换器和乒乓迟滞控制的调节器的输出电压相对于时间的图形表示。

图23A是迟滞控制器的示意图。

图23B是输出电压和控制信号相对于时间的图形表示。

图24A是乒乓迟滞控制器的示意图。

图24B是输出电压和控制信号相对于时间的图形表示。

图25是用以最小化输出电容器充电时间的爬山算法的流程图。

图26是充电时间和开关频率相对于时间的图形表示。

图27是异步最大输出功率跟踪电路的框图。

图28是使用最大功率点跟踪的系统的测量峰值效率和跟踪效率相对于时间的图形表示。

图29是具有外围二极管的图像传感器的透视图，所述外围二极管被配置成捕获邻近于图像视场的光。

图30是辅助能量收集二极管的框图，所述二极管被配置成经由带有低频（LF）振荡器的DC-DC转换器为系统加电。

图31是使用带有高频（HF）振荡器的DC-DC转换器的能量收集模式下的图像传感器的框图。

图32是邻近于图像传感器布置的二极管堆叠的示意图。

图33是被配置成捕获光的两个半导体结构的实施例的截面图。

图34是被配置成捕获光的两个半导体结构的替代实施例的截面图。

图35是具有外围二极管的图像传感器节点的示意图，所述外围二极管捕获用于自供电能量收集器的冷启动序列的邻近的光。

图36是具有用于上电复位（POR）的内置参考阈值的比较器的示意图。

图37是迟滞比较器的示意图，其中参考电压由隔离光电二极管生成。

图38是使用外围二极管的冷启动图像传感器的测量电压和逻辑电平相对于时间的图形表示。

图39是基于相对于时间的图像捕获速率的典型图像传感器应用的图形表示。

具体实施方式

根据需要，本文公开了本发明的详细实施例；然而，应当理解，所公开的实施例仅仅是本发明的示例，本发明可以以各种和替代形式来实施。这些图不一定是按比例的；一些特征可能被放大或缩小以示出特定部件的细节。因此，本文公开的具体结构和功能细节不应被解释为限制性的，而仅仅是作为用于教导本领域技术人员以各种方式采用本发明的代表性基础。

术语“基本上”在本文中可用来描述所公开或要求保护的实施例。术语“基本上”可修饰在本公开中所公开或要求保护的值或相对特性。在这种情况下，“基本上”可表示它修饰的值或相对特性在所述值或相对特性的±0%、0.1%、0.5%、1%、2%、3%、4%、5%或10%之内。

使用采用能量收集技术的分布式传感器节点可提高电池寿命和形状因子。使用传感器自身作为能量收集元件是进一步降低这种节点的成本和占地面积的有吸引力的选项。CMOS图像传感器是像素阵列可以被重新配置以收集入射光的一个示例。包括仓库库存跟踪和结构故障检测在内的若干应用可以以慢的速率捕获图像，诸如每2-5分钟一次，并且因此与超低能量收集功率电平兼容。然而，这种电路配置的关键挑战是要确保在很宽的光强范围内的稳健的冷启动和高效的操作。

从成像仪像素阵列收集能量利用像素阵列在不用于捕获图像时生成能量。然而，像素阵列需要修改以在能量收集模式和图像捕获模式之间复用（multiplex）。这些修改导致低填充因子和大像素间距（即，降低的图像分辨率）。此外，系统修改需要电池或片外电感器来启动（即，冷启动）。此外，为了在变化的光强下进行节能操作，现有技术的设计采用最大输入功率点跟踪（MPPT）。然而，这并不一定导致到负载的最大功率输送。

这一领域中的其他相关工作已经探索了具有功率管理能力的更通用的能量收集器。一种专用的电荷泵被用来使得能够实现冷启动，但是这带来了很大的面积开销。该设计采用片外太阳能电池，这给传感器节点增加了额外的成本和占地面积。

图1是电池供电的传感器节点100的框图。传感器节点100至少包括传感器102，诸如成像传感器、麦克风、湿度传感器、压力传感器、红外传感器、磁传感器、温度传感器或其组合。传感器102的输出然后可经由模数转换器（ADC）104从模拟信号转换成数字信号，并且数字信号然后可由中央处理单元（CPU）106进行处理。传感器节点还包括通信节点108。通信节点108可以是被配置成经由无线协议进行通信的无线节点，所述无线协议诸如是蜂窝、802.11（Wi-Fi）、802.15、光学（例如，经由光纤）、红外（例如，IrDA）或声波（例如，超声波）。这里，传感器节点100由电池110供电，或者替代地例如经由AC/DC转换器连接到电网。

图2是能量收集传感器节点200的框图。传感器节点200包括至少一个传感器202，诸如成像传感器、麦克风、湿度传感器、压力传感器、红外传感器、磁传感器、温度传感器或其组合。传感器202的输出然后可经由模数转换器（ADC）204从模拟信号转换成数字信号，并且数字信号然后可由中央处理单元（CPU）106进行处理。传感器节点还包括通信节点208。通信节点208可以是被配置成经由无线协议进行通信的无线节点，所述无线协议诸如是蜂窝、802.11（Wi-Fi）、802.15、光学（例如，经由光纤）、红外（例如，IrDA）或声波（例如，超声波）。这里，传感器节点200由传感器202供电，该传感器202包括能量收集系统，或者替代地可以选择性地被配置为能量收集系统。

图3是示例性能量收集传感器节点300的框图。传感器节点300包括集成电路（IC）302，集成电路302包括像素阵列304和DC/DC转换器306。集成电路302被示为被配置成将像素阵列304操作为电压源以给生成至少一个电压电平的DC/DC转换器供电，抑或在成像模式下，其中将所捕获的图像的数字信号发送到可用于产生远程图像310的图像读出电路308。

例如，考虑完全集成的能量收集器IC，其使用常规的4-T图像传感器像素，其中布置为QVGA（320x240）像素阵列的填充因子或像素间距不变。参考回到图3，该图像传感器被配置成在成像模式（I_M）或能量收集模式（EH）下操作。该设计包括DC/DC转换器306，诸如开关电容器（S_C）升压转换器，其升高像素阵列电压（V_IN）以产生用于标准成像仪读出的两个输出电压（A_VDD和D_VDD）。在这个原型中，不以单片的方式包括读出电路，但是由于像素结构没有改变，所以这种集成应当相对简单。

接下来，我们将描述IC芯片架构及其关键构建块，之后是电路细节，并且最后以来自在亚500 nm CMOS图像传感器（CIS）工艺中制造的原型的测量结果结束，然而，本申请中公开的概念不限于这些技术。

图4是能量收集图像传感器系统400的框图。传感器系统400包括具有图像/像素阵列404和辅助光电二极管的图像区域402。阵列404与DC/DC转换器406和电压调节器408耦合，其中经调节的输出经由MPPT控制器401和振荡器412反馈到DC/DC转换器406。QVGA像素阵列在被配置在能量收集（EH）模式中时是正向偏置的。当被照明时，像素阵列404收集能量并根据光强生成在0.25-0.4 V之间的V_IN。该电压（V_IN）被升压到数字（D_VDD）和模拟（A_VDD）供应，使用迟滞控制电路，所述数字（D_VDD）和模拟（A_VDD）供应被调节到0.6 V和1.8 V。SC转换器使用来自振荡器的非重叠时钟操作。振荡器频率由MPPT算法设置，以在不同的光和负载条件下最大化输送给负载的功率。邻近于像素阵列的辅助光电二极管在成像仪像素阵列的外围处捕获边缘光，以使得能够实现冷启动。

QVGA像素阵列由常规的4-T像素组成。如图33和34所示，每个像素被嵌入在共享的P阱和深N阱中。在成像（IM）模式期间，P阱-N扩散（PD1）结反向偏置，而P阱-深N阱（PD2）结短路。PD1的结深度不变，并且因此对图像质量具有可忽略的影响。

在EH模式期间，4-T像素的NMOS传输门和复位晶体管将N扩散偏置到GND。正向偏置的PD1和PD2结从不同波长下的光收集能量，从而在P阱节点处生成正VIN。整个阵列可被配置成共享阵列外部的一组重新配置开关，以在IM和EH模式之间复用它。这种方法与像素间距无关，并且不会牺牲填充因子。因此，这项工作实现了针对EH像素的高报告像素填充因子（60.4%）和小间距（例如，5 μm）。

辅助阵列中的每个单元光电二极管可具有类似于像素阵列中的结构，并且被放置在它自己的N阱中。光电二极管可以以串联、并联或其组合来配置。例如，光电二极管可以以串联的2、3、4、5、6、7、8、9、10、11、12、13、14或15个布置，从而产生期望电压的光电二极管串，然后该光电二极管串可与其他光电二极管串并联以实现期望的电流。测试芯片由九个串联堆叠的光电二极管构建（参见图32）。该堆叠生成未经调节的辅助供电轨（V_AUX），该供电轨可以达到约1.8 V。二极管的尺寸逐渐增大（4x至35x），以补偿深N阱-P衬底结处的反向光电流损耗（即I_s,leak）。这种尺寸设置大大增强了V_AUX轨的输出驱动能力。

图5是使用具有乒乓迟滞控制的开关电容器（SC）升压转换器的输出电压调节器500的框图。电压调节器500使用修改后的迪克逊（Dickson）拓扑用于完全集成的SC升压转换。这种拓扑使得能够实现对电容器的逐步充电（step charging），从而降低开关两端的传导损耗。这种拓扑还确保了顶板和底板寄生电容器两端的电压偏移最小，以降低损耗。SC升压-1和SC升压-2转换器采用菊花链方式，以逐步增加方式生成（未经调节的）V_DIG和V_ANA电压。然后使用迟滞控制来调节这些输出，以生成D_VDD和A_VDD。SC升压-1在频率f_HF下在非重叠时钟（φ1和φ2）上操作，频率f_HF由高频振荡器提供。当SC升压-2从SC升压-1获取输入时，它以较低频率f_DIV在门控时钟上工作。MPPT控制调节f_HF和f_DIV，以最大化由每级输送的输出功率。图6是用于图5所示的SC升压转换器的控制信号的图形图示。

测试装置具有升压转换器，该升压转化器具有10级，每个级包含200 pF单元飞电容器（fly capacitor）。转换器可以被编程为从任何两个不同的级分接两个输出，这提供了独立改变转换比的灵活性。参考图5，在第2级之后，标称地分接来自SC升压转换器1的V_DIG输出，并且在第6级之后分接来自SC升压转换器2的V_ANA输出。未使用的级的时钟被关闭以节省能量。

电压调节通过乒乓迟滞控制发生。两个输出电容器C1和C2以相反的相位缓冲升压转换器输出。当一个电容器向负载输送能量时，另一个电容器缓冲被升压的输出。充电使能信号QEN1对C1进行充电，而负载使能信号LEN2将C2连接到负载。同样，一旦QEN1和LEN2两者都已经被禁用，QEN2和LEN1就开始同相。将C1和C2两端的电压与V_refL和V_refH进行比较允许独立控制充电和放电时间。

取决于A_VDD和D_VDD下的负载，开关频率f_HF通常在从0.5至10 kHz范围内，而f_DIV/f_HF的比率在从0.75至1之间变化。用于SC升压转换器开关的时钟发生器和驱动器常常是能量收集器中能量损失的主要来源。这是经由下面描述的改进的交错环形振荡器（IRO）设计解决的。

该芯片的振荡器在82 Hz（LF用于冷启动；见下文）和10 kHz（HF）操作。这里，参考图14和15，公开了一种生成两个非重叠时钟相位的超低功率交错环形振荡器（IRO）。该IRO汲取与其频率成比例的电流，这是由于最小化其前级缓冲器中的直通电流（这将另外导致不成比例的开销）特殊的电路配置。IRO采用两个交错环形振荡器链，它们以相同的工作频率工作，但是异相。每个链由奇数个（例如，在该实施例中为五个）电流饥饿型级组成，以控制振荡频率。每个级中的电流源被门控以控制充电和放电的相位。级输出1-5和1’-5’控制另一个链中的门控控制。这导致i和i’（1≤I≤5）异相。为了最小化环形振荡器随后的缓冲器中的直通电流，特定的i和i’节点被用于功率门控。六个门控缓冲器级被用于恢复小的转变时间，并且主要消耗动态开关电流。常规的时钟驱动器在门控缓冲器之后并驱动升压转换器开关。

在82 Hz的最低操作频率下，测试装置的所测量的IRO电流消耗为2.1 nA/kHz，其中直通电流忽略不计。偏置环形振荡器的电流源设置振荡器频率。非重叠延迟与级节点的上升和下降时间成比例，这放松了时钟驱动器要求。

这里，公开了用于生成用于信号处理和功率转换的超低功率时钟相位的电路技术。本公开描述了以非常低的功率消耗在非常宽的频率范围内生成非重叠时钟。

大多数信号处理或功率转换IC使用开关电容器或电感器电路，然而在能量受限的应用中（如能量收集装置、无线传感器节点或可植入装置），能量消耗的一个重要来源是生成这些非重叠的时钟。在这些应用和其他应用中，时钟发生器需要根据操作模式或可用功率在很宽的频率范围内操作。

常规的片上非重叠时钟发生器由虚线矩形中的块组成，随后是如图7和8所指示的时钟驱动器。

图7是非重叠时钟相位发生器700的框图。时钟发生器700包括振荡器702、缓冲器706、两相非重叠发生器708和时钟驱动器710。图8是图7的非重叠时钟相位发生器的控制和中间信号的图形图示。

图9是具有缓冲两相交错振荡器902的时钟发生器900的框图。缓冲两相交错振荡器902包括具有功率门控缓冲器906的交错振荡器904。缓冲两相交错振荡器902向时钟驱动器908提供输入。

图10是缓冲高速环形振荡器1000的框图。缓冲高速环形振荡器1000包括环形振荡器1002、缓冲器1004和非重叠发生器1006。环形振荡器1002被示为5级环形振荡器，然而环形振荡器可以是任何奇数级，诸如5、7、9、11、21、31、41、51级等。此外，缓冲器1004被示为单个缓冲器，然而这可被实施为以串联或并联或其组合布置的多个缓冲器。

电流饥饿型环形振荡器或张弛振荡器常常用于以较低的功率生成可变频率时钟。当时钟频率降低超过某个极限时，振荡器输出（ɸ_OSC）的上升时间（T_r）和下降时间（T_f）增加。这导致振荡器随后的缓冲器中有更高的直通电流，并且通过降低振荡器频率获得的任何功率降低都会丢失。

图11是缓冲电流饥饿型高速环形振荡器1100的框图。缓冲高速环形振荡器1100包括环形振荡器1102、缓冲器1104和非重叠发生器1106。环形振荡器1102被示为5级环形振荡器，然而环形振荡器可以是任何奇数级，诸如5、7、9、11、21、31、41、51等。此外，缓冲器1104被示为单个缓冲器，然而这可被实施为以串联或并联或其组合布置的多个缓冲器。

为了降低芯片中时钟驱动器和中继器的数量，当输入电源受限时，非重叠周期（T_nov）必须是大的。该非重叠周期取决于在非重叠发生器中引入的延迟。常规地，增加延迟的长度还会增加非重叠发生器的功率消耗。

为了在较低的电源下克服这些重要问题，我们提出了一种新型交错振荡器来生成非重叠时钟（ɸA和ɸB），而不需要额外的非重叠发生器电路。非重叠周期随着频率的降低而增加，由此在能量受限的应用中实现减少的时钟驱动器。为了降低时钟的上升和下降时间，我们提出了新型功率门控缓冲器来避免直通电流。

常规的环形振荡器具有奇数个反相器级。振荡器输出在被时钟驱动器驱动之前得到缓冲。为了降低通过振荡器的功率，使振荡器中的反相器更弱（更小的W/L尺寸）。这增加了环形振荡器输出的上升和下降时间，从而导致缓冲器中的大直通电流。

电流饥饿型环形振荡器被用于使用与反相器串联的可编程电流源来调谐频率。如图11所示，电流饥饿型振荡器的输出也具有大的上升和下降时间，以实现低频时钟。然而，在较低频率下，电流饥饿型环形振荡器随后的缓冲器中的直通电流主导总功率消耗。

图12A是具有频率无关延迟的第一示例性CMOS逻辑电路非重叠两相时钟发生器1200的框图。图12B是具有频率无关延迟的第二示例性CMOS逻辑电路非重叠两相时钟发生器1250的框图。这里，延迟级I_A1至I_AN、I_B1至I_BN以及I₁至I_N可以是任何数量的反相器或类似的逻辑结构。

对于低功率、低频应用，期望具有更大的非重叠相位。这使得能够使用减少数量的缓冲器级，同时容忍更大的时钟偏斜。然而，较大的延迟以这些延迟级的功率消耗为代价。

对于由电流饥饿型环形振荡器生成的高频时钟，上升和下降时间是小的，并且因此，较小的非重叠相位足以确保两相操作。较小的非重叠相位确保高频应用中更大的接通时间。这改进了开关电容器或电感器电路的瞬态稳定行为。

因此，将期望使非重叠时钟相位之间的延迟与其频率成比例。

图13是具有交错环形振荡器1302的两相时钟发生器1300的框图。交错环形振荡器1302包括第一电流饥饿型环形振荡器1304和第二电流饥饿型环形振荡器1306，它们耦合使得第一电流饥饿型环形振荡器1304的输出是到第二电流饥饿型环形振荡器1306的输入，并且第二电流饥饿型环形振荡器1306是到第一电流饥饿型环形振荡器1304的输入。第一电流饥饿型环形振荡器1304和第二电流饥饿型环形振荡器1306将信号发送给功率门控缓冲器1308和1310。第一电流饥饿型环形振荡器1304的输出是到第一功率门控缓冲器1308的输入，并且用于第一功率门控缓冲器1308的门控控制是第二电流饥饿型环形振荡器1306的输出。类似地，第二电流饥饿型环形振荡器1306的输出是到第二功率门控缓冲器1310的输入，并且用于第二功率门控缓冲器1310的门控控制是第一电流饥饿型环形振荡器1304的输出。时间周期或时钟频率可基于电流饥饿型反相器中的可编程电流源。

交错环形振荡器有助于生成原始相位差一半处的时钟相位。这些中间时钟相位被用作门控控制信号，以防止功率门控缓冲器中的直通电流，如图13所示。

一旦时钟的边沿在经过几个级的电源门控缓冲器之后足够尖锐，常规缓冲器或时钟驱动器就有助于驱动非重叠的时钟。

这种方法还固有地引入时钟相位之间的延迟，该延迟也与频率成比例。因此，可以使用更少的时钟中继器级来实施低功率低频率操作。

在较高的可用功率下，时钟频率可以根据操作模式而增加，并且非重叠周期较小。该特征有助于改进开关电容器电压的稳定。

图14是具有功率门控缓冲器系统1400的交错电流饥饿型环形振荡器的框图。交错环形振荡器1402包括第一电流饥饿型环形振荡器1404和第二电流饥饿型环形振荡器1406，它们耦合使得第一级第一电流饥饿型环形振荡器1404的输出门控第一级第二电流饥饿型环形振荡器1406，并且第一级第二电流饥饿型环形振荡器1406门控第一级第一电流饥饿型环形振荡器1404。第三电流饥饿型环形振荡器1404和第二电流饥饿型环形振荡器1406将信号发送给功率门控缓冲器1408和1410。第一电流饥饿型环形振荡器1404的输出是到第一功率门控缓冲器1408的输入，并且用于第一功率门控缓冲器1408的门控控制是第二电流饥饿型环形振荡器1406的输出。类似地，第二电流饥饿型环形振荡器1406的输出是到第二功率门控缓冲器1410的输入，并且用于第二功率门控缓冲器1410的门控控制是第一电流饥饿型环形振荡器1404的输出。

环形振荡器1404、1406被示为5级环形振荡器，然而环形振荡器可以是任何奇数级，诸如5、7、9、11、21、31、41、51等。此外，缓冲器1108、1410被示为双缓冲器，然而这可被实施为以串联或并联或其组合布置的多个缓冲器。

此外，第一环形振荡器1404的每个内部级是交错的并被用于门控第二环形振荡器1406的内部级，并且第二环形振荡器1406的每个内部级是交错的并被用于门控第一环形振荡器1404的内部级。例如，到第一环形振荡器I_A1的第一反相器级的输出A₁被用于门控第二环形振荡器I_B1的第一反相器级，并且到第二环形振荡器I_B1的第一反相器级的输出B₁被用于门控第一环形振荡器I_A1的第一反相器级。这以每个环形振荡器的每个级继续。

交错环形振荡器和功率门控缓冲器消耗的功率与时钟频率线性地成比例，这指示，即使在非常低的时钟频率下也没有直通电流。此外，非重叠时钟相位发生器的功率与供应电压线性地成比例。

图14示出了两个交错电流饥饿型环形振荡器，每个振荡器有5级。每个级中的电流源有助于控制频率。

环形振荡器-A中的每个电流饥饿型反相器分别由振荡器-B中对应的反相器的开关输出（B1-B5）门控。同样，振荡器-B中的反相器分别由来自振荡器-A的开关输出（A1-A5）门控。

这些交错的环形振荡器产生彼此异相18°的时钟相位，并产生180度异相的输出。来自这些振荡器的输出具有相同的频率。

从节点A5和B5获取输出，我们得到相位相反的非重叠时钟。然而，在低时钟频率下，上升和下降时间是非常大的转变时间。

这些大的转变时间将会导致随后的缓冲器中的大直通电流。我们使用功率门控缓冲器解决了这个问题。用于缓冲器的功率门控信号被选择为已经生成的合适的振荡器相位A1-A5和B1-B5中的一者。这在图14中示出，其中第一功率门控缓冲器B_A1由第一环形振荡器I_A2的第二反相器级的输出门控，并且第一功率门控缓冲器B_B1由第二环形振荡器I_B2的第二反相器级的输出门控。在这个示例中，使用了第二功率门控缓冲器，其中第二功率门控缓冲器B_A2由第一环形振荡器I_A3的第三反相器级的输出门控，并且第二功率门控缓冲器B_B2由第二环形振荡器I_B3的第三反相器级的输出门控。

作为示例，如果A5上升，则它之后的第一个反相器的输出将从高→低转变。因此，为了避免该反相器中的直通电流，它由时钟相位B2门控。这导致输出具有更低的转变时间，而没有任何直通电流损失。

以这种方式生成更尖锐的时钟相位导致时钟具有与交错环形振荡器的缓慢上升和下降时间成比例的非重叠周期。在较低的电源电压电平和较低的时钟频率下，我们获得了较大的非重叠周期。另一方面，在更快的时钟频率下，非重叠周期降低。

图15是具有功率门控缓冲器和非门控缓冲器系统1500的交错电流饥饿型环形振荡器的框图。

图15是具有功率门控缓冲器系统1500的交错电流饥饿型环形振荡器的框图。交错环形振荡器1502包括第一电流饥饿型环形振荡器1504和第二电流饥饿型环形振荡器1506，它们耦合使得第一级第一电流饥饿型环形振荡器1504的输出门控第一级第二电流饥饿型环形振荡器1506，并且第一级第二电流饥饿型环形振荡器1506门控第一级第一电流饥饿型环形振荡器1504。第三电流饥饿型环形振荡器1504和第二电流饥饿型环形振荡器1506将信号发送给功率门控缓冲器1508和1510。第一电流饥饿型环形振荡器1504的输出是到第一功率门控缓冲器1508的输入，并且用于第一功率门控缓冲器1508的门控控制是第二电流饥饿型环形振荡器1506的输出。类似地，第二电流饥饿型环形振荡器1506的输出是到第二功率门控缓冲器1510的输入，并且用于第二功率门控缓冲器1510的门控控制是第一电流饥饿型环形振荡器1504的输出。

常规时钟驱动器缓冲器增加了这些非重叠时钟的驱动强度。简单的状态机利用多路复用器来传递两个时钟中的一个可以生成任何数量的非重叠时钟相位，如图16所示。

图16是基于状态机的多个非重叠时钟相位发生器1600的框图。时钟发生器包括状态机1602和多路复用器。在该示例性框图中，存在用于产生三相时钟的三个多路复用器（第一多路复用器1604、第二多路复用器1606和第三多路复用器1608）。然而，更多或更少的多路复用器可以用于生成期望数量的相位。例如，如果只需要两个相位，那么将只需要第一多路复用器1604、第二多路复用器1606，并且可以移除第三多路复用器1608。如果需要更多的相位，那么可以增加附加的多路复用器。

能量收集器具有将如振动、光或温差的物理能量转换成电能的换能器。这种电能常常在不同于给电池或电容器充电所需电压的电压下生成。开关电压转换器通常用于升高/降低电压。

在能量受限的应用中，跟踪在不同输入下的最大输出功率具有挑战性。本公开概述了一种模拟最大输出功率跟踪方案，该方案使用爬山（也称为扰动和观察）算法在非常低的能量下调节电压调节器的开关频率。所提出的方法调整开关频率来改变电压调节器的输入和输出阻抗。这种阻抗匹配有助于从收集器输送最大功率输出。

能量收集系统通常由于其简单性和低功率实施方式而利用迟滞控制来调节输出电压。本公开描述了具有更高效率的改进的修改后的迟滞控制，其还提供用于跟踪输出功率的控制信号。

典型的能量收集系统具有将如光、压力或热能转换成电能的换能器。来自换能器的电能在电压V_IN下产生。这需要先升高/降低电压，然后才能将其输送到负载R_LOAD或存储在电容器C_LOAD中。

图17是能量收集系统1700的框图。能量收集系统1700包括时钟发生器1702、换能器1704、开关电压转换器1706、电压调节器1708和具有电阻负载R_LOAD和/或电容C_LOAD的负载。换能器1704包括成像传感器、麦克风、湿度传感器、压力传感器、红外传感器、磁传感器、温度传感器或其组合。

开关电压转换器在电压V_OUT下输送经调节的输出功率。转换器需要时钟来周期性地打开和关闭其开关。通过改变开关频率或占空比来调节从源输送到负载的功率。反馈环路感测输出功率，并调制开关频率或占空比，如图18所示。

图18是具有开关频率调节器的能量收集系统1800的框图。能量收集系统1800包括时钟发生器1802、换能器1804、开关电压转换器1806、电压调节器1808、具有负载电阻R_LOAD和/或负载电容C_LOAD的负载以及最大输出功率跟踪模块1810。换能器1804包括成像传感器、麦克风、湿度传感器、压力传感器、红外传感器、磁传感器、温度传感器或其组合。

感测输出功率需要感测输出电压和电流，并获得其乘积来调整开关频率。这在如从环境源收集能量的能量受限的应用中极具挑战性。

图19示出了一种最大化能量收集系统中的功率的方法。图19是具有开关频率调节器的能量收集系统1900的框图。能量收集系统1900包括时钟发生器1902、换能器1904、开关电压转换器1906、电压调节器1908、具有负载电阻R_LOAD和/或负载电容C_LOAD的负载以及最大输出功率跟踪模块1910。换能器1904包括成像传感器、麦克风、湿度传感器、压力传感器、红外传感器、磁传感器、温度传感器或其组合。

每个源在其操作区中都具有明确的特性，在操作区中其功率可以被最大化。例如，当热电发电机（TEG）两端的电压是在空载条件下电压的一半时，它会输送最大功率。同样，当光电电池或太阳能电池两端的电压约为空载条件下电压的0.8倍时，光电电池或太阳能电池输送最大功率。

在空载条件下测量源电压的一种简单且相对低功率的实施方式导致图19所示的反馈控制系统。通过控制开关频率或占空比来调节由源输送的电压（V_IN），使得能够实现从源中提取最大功率。这个系统的功能可以从图20所示的总系统模型中得到更好的描述。图20是开关频率调节器的系统模型2000的示意图。换能器源2002可以被建模为具有等效阻抗Rs的戴维宁（Thevenin）电压源Vs。开关电压转换器2004被建模为具有比率1∶N和与开关频率f_CLK成反比的等效输出阻抗的电压转换器。并且负载2006被建模为负载电阻R_LOAD和负载电容C_LOAD。

控制时钟的频率或占空比，对看到转换器（R_IN）中的阻抗进行调制，使得V_IN根据能量源而成为V_IN的一部分。在这种条件下，R_IN变得等于Rs并从能量源提取最大功率。因此，优化时钟以在匹配网络-1中具有阻抗匹配导致匹配网络-2的次优操作。这导致来自电压转换器的总功率输出较低。

本公开涉及调节时钟以最大化来自电压转换器的总功率输出。这种方案的主要优点在于，它使得能够实现从能量收集系统输送的最大功率，并且不限于从源提取最大功率。一些新颖的点包括：

该最大功率跟踪系统的一些关键方面包括：

该系统可以在能量受限应用（如，能量收集）中测量并最大化输出功率，但实施方式不限于最大化来自能量源的功率。

实现了在消耗非常低的能量的同时通过测量来自输出电压调节器的电流来感测输出功率的方法。

来自电压调节器的电流测量不需要串联电阻器或复制生成。通过测量电压调节器中的中间电容器的充电时间来测量来自电压调节器的电流输出。

通过将小偏置电流转换成对应的电压并使用电压调节器来比较不同时钟下的充电时间来测量中间电容器的充电时间。

公开了一种新型复用的乒乓迟滞输出电压调节器方案，该方案提高了效率，但保持了常规迟滞控制的简单性。

图21是具有调节器的系统2100的框图，该调节器具有开关电容器转换器和乒乓迟滞控制。能量收集系统2100包括时钟发生器2102、换能器2104、诸如开关电容器转换器的开关电压转换器2106、乒乓迟滞控制电压调节器2108、具有负载电阻R_LOAD和/或负载电容C_LOAD的负载、以及最大输出功率跟踪模块2110。换能器2104包括成像传感器、麦克风、湿度传感器、压力传感器、红外传感器、磁传感器、温度传感器或其组合。

在一个实施例中，系统2100是具有迟滞控制的完全集成的开关电容器转换器。我们通过改变开关电容器转换器2106的开关频率来调节输出功率。使用新型乒乓迟滞控制器2108来调节输出电压，这可以改进电压调节器的效率。这里描述的技术不限于电压调节器的类型。反馈控制变量也不限于开关频率，并且可以包括占空比或电压调节器阻抗可以通过其得到控制的任何其他变量。输出功率是输出电压和电流的乘积，输出功率可以如等式1表示。

Pout = Vout * Iout （1）

对于低能量系统而言，感测输出电压和输出电流以确定乘积的能力具有挑战性。输出电压在迟滞带内被调节，如图22所示。图22是具有开关电容器转换器和乒乓迟滞控制的调节器的输出电压2202相对于时间2204的图形表示2200。在该图形表示2200中，输出电压波形2206以在时间2208和2212之间的周期在时间2208处的高输出电压和时间2210处的低输出电压之间来回摆动。

V_OUT（=V_OUT,_HIGH–V_OUT,_LOW）上的纹波电压被设计成小的，其中输出电压基本保持恒定，并且因此输出功率与输出电流成比例。为了最大化输出功率，来自转换器的输出电流需要最大化。

为了感测输出电流，通过测量串联电阻器两端的电压或使用复制电流镜来测量电流。然而，这些需要附加的电路并消耗功率来感测电流。

这里，使用时间来对迟滞控制器中的输出电容器进行充电被用作对输出电流的估计，如图23A所图示的。图23A是使用施密特触发器2302的迟滞控制器的示意图2300。图23B是输出电压2352和控制信号2354、2356相对于时间2358的图形表示2350。充电电流越高，充电时间越短。

当QEN（充电-使能）为高时，来自转换器的输出电流对输出电容器Co进行充电。当QEN为低时，Co放电以向负载输送功率。当向负载输送功率时，来自断开的转换器的能量没有被利用，从而导致低效操作。

为了纠正这个问题，图24A中公开了一种乒乓迟滞控制技术。图24A是乒乓迟滞控制器2400的示意图，其包括生成控制信号的组合逻辑2402。图24B是输出电压2452和控制信号2454、2456、2458和2460相对于时间2462的图形表示2450。使用两个电容器在来自转换器的输出被输送到负载之前存储该输出。当第一电容器C_O1从转换器充电时，第二电容器C_O2放电以向负载输送功率。将每个节点与V_OUT,HIGH抑或V_OUT,LOW进行比较给出对充电时间的独立控制。

两个电容器的这种乒乓操作在负载输送期间输送输出功率而不浪费转换器的能量，使得它比常规的迟滞控制更加高效。在其他实施例中，可以使用3个或更多个电容器，其中电荷以循环方式（in a round robin fashion）提供给每个电容器。

为了测量来自转换器的输出电流，可以观察一个或两个电容器中的充电时间。使用爬山或扰动和观察算法来调整时钟的开关频率，使得输出电容器的充电时间最小化。用图25中的流程图来解释该算法。

图25是最小化输出电容器充电时间的爬山算法2500的流程图。这里，控制器在步骤2502处开始操作。在步骤2504处，控制器将最小充电时间初始化为初始值，诸如基于电容器值和输出负载条件的最大值。在步骤2506处，控制器减小开关频率（f_CLK），减小量可以是固定量或可变量。在步骤2508处，控制器监控充电时间。

在步骤2510处，控制器将充电时间与最小充电时间进行比较。如果充电时间小于最小充电时间，则控制器在步骤2512中将最小充电时间设置为当前充电时间，并分支回到步骤2506。如果充电时间大于或等于最小充电时间，则控制器分支到步骤2514。在步骤2514处，控制器增加开关频率（f_CLK），并进行到步骤2516，其中控制器监控充电时间。

在步骤2518处，控制器将充电时间与最小充电时间进行比较。如果充电时间小于最小充电时间，则控制器在步骤2520中将最小充电时间设置为当前充电时间，并分支回到步骤2514。如果充电时间大于或等于最小充电时间，则控制器分支到步骤2522。在步骤2522处，控制器将开关频率（f_CLK）减小到先前值，并在步骤2524处退出循环。

图26是充电时间2602和开关频率2604相对于时间2606的图形表示2600。开关频率在一段时间内的变化如图26所示，以作为一个示例案例。该算法将开关频率从f1降低到f2，并且观察到的充电时间增加。因此，频率更新方向反向，并且我们不断增加开关频率f2至f5，并观察到充电时间不断降低。这表明我们正在操作我们的完整系统，以从转换器输送更多的输出功率。如果我们将开关频率进一步增加到f6，则充电时间增加，并且我们停止爬山算法。我们选择倒数第二个开关频率值（在本案例中为f5）作为最佳值。

充电时间是通过将其转换成比例电压来检测的，使得可以使用常规的电压比较器对其进行比较。如图27所示，小偏置电流I_BIAS用于在充电时间内对电容器（C_X或C_Y）充电。

图27是异步最大输出功率跟踪电路2700的框图。异步最大输出功率跟踪电路2700包括电容器群组2702、施密特触发器比较器2704、可用于控制电容器群组2702中电容器的充电和复位的爬山逻辑2706。爬山逻辑2706馈送递增/递减计数器2708，该计数器然后具有偏置控制2710，以设置至少一个振荡器2712的频率。

最初，C_X充电以供应V_AUX，而C_Y存储对应于电流频率f1的充电时间。频率从f1降低到f2，并且I_BIAS给C_X进行充电历时增加的充电时间。因此，电压比较器决定V_X大于V_Y。我们保留C_Y中的最小值，并重置C_X。爬山逻辑断言使频率递增，并且递增/递减计数器设置对新开关频率f3的偏置控制。在我们的示例案例中，I_BIAS为C_X进行再充电历时降低的充电时间，并且电压比较器决定V_X小于V_Y。C_Y现在复位，并且频率更新继续，直到充电时间开始再次增加。

这里提出的电路可以设计成异步电路，该电路只在一个充电周期结束时进行切换。这防止了每个时钟处的功率损耗。

最大功率点跟踪（MPPT）控制调节由IRO生成的升压转换器时钟频率。升压转换器的开关频率调制转换器的输入和输出阻抗。通过与有限的源和负载阻抗对接，MPPT控制可在经调节的输出电压下最大化负载电流输送。最小化QEN1/QEN2脉冲宽度使负载电流最大化，并因此使输送给负载的输出功率最大化。

在图27的电路中，小偏置电流（I_BIAS）给电容器（C_A或C_B）充电，并将QEN1的充电时间转换为电压。比较V_A和V_B有助于比较不同频率下的充电时间。在加电期间，V_A被初始化为V_AUX，并且V_B被初始化为GND。爬山逻辑块选择CA或CB以保持较小的电压，并在使其复位之后覆盖较大的电压。因此，开关频率逐渐减小或增加，直到QEN1脉冲宽度开始增加。这是使用到控制HF振荡器的偏置的递增/递减计数器的递增或递减信号来建立的，再次参见图27。

爬山逻辑被实施为定制的事件触发逻辑，其仅在QEN1的下降沿上评估新状态。这种缓慢的评估使得能够实现超低功率操作，并为更新HF振荡器频率提供充足的时间。因此，每个QEN1脉冲宽度对应于不同的开关频率。

图28是使用最大功率点2804的系统的测量峰值效率2802和跟踪效率相对于时间2806的图形表示2800。

图28示出了各种光强下的最大升压转换器效率和跟踪效率。测量是在D_VDD上的2-12 MΩ负载和A_VDD上的27-530 MΩ负载下进行的（在较亮的照明下负载电阻较低）。通过在MPPT预测值周围扫掠开关频率，找到了最大的升压转换器效率。MPPT跟踪效率是由MPPT环路预测的效率与通过扫掠发现的最大效率的比率。在430勒克斯的室内光照条件下，我们的升压转换器以52.4%的最大效率工作。在52勒克斯的弱光下，升压转换器在79.1 nW的最小输入功率下的效率为38.2%。MPPT输出功率跟踪效率超过96%。

对于诸如图像传感器的自供电换能器，在图像传感器可以开始捕获图像之前，电源轨必须充电至所需电压。这是使用DC-DC转换器从入射光生成这些供电轨来实现的。然而，操作这种DC-DC转换器还需要稳定的供电轨。

本公开使用靠近图像传感器的边缘入射光解决了DC-DC转换器的冷启动。本公开图示了如何将光的非常低的电平转换为更高的电压，并建立稳定的电源轨，在此之后，常规的DC-DC转换器可以保持电源轨，并且传感器然后可以用于捕获图像。

来自物体的光穿过透镜或透镜系统，并落在图像传感器上。穿过透镜或透镜系统的光的某一部分还落在图像传感器周围的外围区域上。这种边缘光能量被用于冷启动DC-DC转换器，以生成成像仪的电源轨。

在本公开中，外围区域填充有以串联、并联及其组合布置的光电二极管，其被配置成收集未经调节的电压Vaux，该电压Vaux足够高以允许电路的操作，但是其具有非常有限的电流驱动能力。辅助电压（Vaux）启用低频（LF）振荡器的操作/为低频（LF）振荡器的操作供电，低频振荡器驱动用于生成主供应电压的DC-DC转换器。

图29是包括图像传感器2904和具有二极管的外围区域2906的集成电路（IC）2902的透视图。图像传感器被配置成捕获来自经由透镜2908或透镜系统聚集的物体的光。外围区域2906被配置成捕获穿过透镜2908入射到IC 2902并邻近于图像传感器2904的区域的外围光2910。

图30是辅助能量收集系统3000的框图，该辅助能量收集系统3000具有靠近图像传感器3004的辅助二极管3008，并且被配置成经由具有LF振荡器3002的DC-DC转换器3006提供功率。

图31是辅助能量收集系统3100的框图，该系统具有图像传感器3104，该图像传感器在能量收集模式下使用由HF振荡器3102计时的DC-DC转换器3106来馈送电压调节器3108以生成供应电压V_sup。

到DC-DC转换器3006的主要输入电压（能量）由被配置为能量收集器的图像传感器3004生成。使用LF振荡器3002，来自Vaux的能量用于将Vsup上的电压升压到足够的电平，以允许次级高频（HF）振荡器3102接管。一旦处于这种常规操作配置中，冷启动就已经完成，并且能量可以被储存起来或用来驱动负载（R_load），如图31所示。常规操作可以从成像仪传感器3004、3104生成多得多的能量，因为它使用高频振荡器3102来驱动DC-DC转换器3006、3106。

在从完全断电的启动期间，光首先落在图像传感器上，而所有电源电压轨基本上处于地电位。一旦这些轨达到阈值电压电平，就可开始使用HF振荡器的常规转换，如图31所示。

图32是包括集成电路3200的成像系统3200的示意图，集成电路3200具有像素阵列3204和邻近于像素阵列3204布置的二极管堆叠3206。二极管堆叠具有：第一二极管D₁，其中阳极是P阱（PW）且阴极是深N阱（DNW）；第二二极管D2，其中阳极是P阱（PW）且阴极是深N阱（DNW），并且第二二极管D2与D1串联；以及形成一连串串联二极管直到第N个二极管D_n，其中阳极是P阱（PW）且阴极是深N阱（DNW）。通过D₁的电流是I₁，并且通过D₂的电流是I₂，它等于通过I₁的电流和通过衬底二极管D_R1的漏电流I_R1。此外，通过D_n的电流为I_n，其等于通过I₂的电流（I₁ + I_R1）和通过衬底二极管D_R2的漏电流I_R2。

图32示出了基于测试IC的能量收集（EH）图像传感器周围的辅助光电二极管堆叠的布置的一个实施例。测试IC被配置有被堆叠以形成串联连接的九个光电二极管。在其他实施例中，辅助二极管布置可不在像素阵列的整个周向部分周围，而是可以在像素阵列的一侧上，或者在像素阵列的多侧上。此外，测试芯片将像素阵列和辅助二极管以单片的方式组合，然而在其他实施例中，辅助二极管可以在单独的芯片上，使得两个芯片组合在多芯片模块（MCM）中。

图33是被配置成捕获光的两个单片半导体结构S₀和S₁的实施例的截面图3300。第一结构S₀具有三个结，在N区和P阱（PW）之间的J1₁、在PW和深N阱（DNW）之间的J2₁、以及在P衬底（PSUB）和DNW之间的J3₁。这三个结形成三个二极管D₀₁、D₀₂、D₀₃。该结构包括互连，使得D₀₃和D₀₂并联，并且D₀₁反向偏置。

图34是被配置成捕获光的两个半导体结构S₀和S₁的替代实施例的截面图3400。类似于图33，该结构具有第一结构S₀，该第一结构S₀具有三个结，在N区和P阱（PW）之间的J1₁、在PW和深N阱（DNW）之间的J2₁、以及在P衬底（PSUB）和DNW之间的J3₁。这三个结形成三个二极管D₀₁、D₀₂、D₀₃。该结构包括互连，使得D₀₃被正向偏置，并且D₀₂和D₀₁被反向偏置。

在测试芯片中，堆叠中的每个光电二极管都位于专用的单独的深N阱中，如图33和34中的结构的截面所示。为了解决每个深N阱-P衬底结（I2、I3）处的反向饱和漏电流，堆叠中较低的光电二极管被制作得更大。随着我们在堆叠中上升，光电二极管的尺寸逐渐减小，如图32中示意图所示。最低的光电二极管较大，因为它必须承载比在其上方的承载（I1+I2）电流的光电二极管更大的（I1+I2+I3）电流。图32的示意图中示出了整个九个光电二极管堆叠的金字塔结构，并且该金字塔结构极大地改进了所生成的Vaux供应范围的电流驱动能力。

二极管的尺寸设置近似按几何级数四舍五入到最接近的整数。堆叠中的每个光电二极管由一组单元电池组成。这使得堆叠在外围区域中的布局高度灵活，同时保持几何级数比率。

图35是具有外围二极管3502和图像传感器3504的图像传感器节点3500的示意图。外围二极管3502被配置成从图像传感器3504外围处的光收集能量。图像传感器3504被配置成收集能量并捕获图像。系统3500在冷启动期间使用连接到DC-DC转换器3508的低频（LF）振荡器3506。一旦在Win上产生了足够的电压且DVDD和AVDD已经达到其规定的电平，DC-DC转换器就切换到高频（HF）振荡器并且其输出连接到负载。

从冷启动到正常操作的功率序列必须遵循明确的次序，以防止任何不想要的通过芯片的泄漏，并确保正确的功能。下文描述了用于冷启动的步骤序列。

为了实现能量自主操作，构建IC使得系统3500在光第一次照射在芯片上时就开始使用V_AUX供电轨。测试装置在昏暗的室内光照条件下（25勒克斯）下以1.8伏输送近似25 nW。图35所示的四相冷启动序列描述如下：

首先，对整个芯片3500进行功率门控，直到V_AUX攀升越过某个阈值，并断言V_AUXGD （V_AUX__GOOD）信号。

第二，当V_IN超过隔离像素的开路电压（V_OC）的一部分时，由V_AUX供电的比较器断言V_INGD（V_{IN_GOOD}）。换句话说，当V_IN超过阈值电平时。

第三，超低功率、低频（LF）振荡器3506从V_AUX轨工作，为SC升压转换器生成非重叠的时钟。

第四，SC升压转换器将V_IN升高至A_VDD和D_VDD轨，而不向负载输送功率。一旦输出轨在调节范围内（例如，期望输出电压的1%、2%、3%、4%、5%），断言COLDST（冷启动完成）信号以开始利用HF振荡器和相同升压转换器的正常操作。图35中的常开唤醒比较器A_IS可具有内置的权重或偏移来实现内置参考。当V_AUX超过由偏移生成的阈值（~1.8 V）时断言V_AUXGD。V_AUXGD相关的PMOS负载装置引入迟滞。

更详细的流程遵循以下四个步骤：

步骤1：利用入射光，来自光电二极管堆叠的Vaux攀升到更高的电压。当它越过某个最小阈值时，断言Vaux_Good信号。这打开电源门控开关，并且来自Vaux_Gated的功率到达芯片的所有其他部分。在直到断言Vaux_Good，芯片的其余部分不会获得任何功率，并且因此，整个芯片中唯一的功率消耗块是超低功率Vaux比较器。

步骤2：在断言Vaux_Good之后，将来自成像仪像素的Vin的输入电压与某个参考进行比较。一旦Vin达到某个最小值以上的稳定电压，就断言Vin_Good。

步骤3：Vaux_Good和Vin_Good两者的断言暗指我们可以以非常小的电流和非常低的频率从Vaux_Gated供应开始运行偏置电流和LF振荡器。

步骤4：这些低频时钟然后驱动DC-DC转换器生成输出Vsup电压。Vsup达到最小定义值断言冷启动完成信号。然后，该断言启用使用HF振荡器的常规高效转换模式。

Vin以高得多的效率不断被转换为Vsup，并且启用输出负载输送。输出Vsup被调节到某个电压带内。

这种系统和方法的优点在于，它使得能够实现自供电图像传感器的冷启动。这是在电路中不使用任何额外电池、超级电容器、电感器或电荷泵的情况下实现的，并且因此具有成本和尺寸优势。

每个光电二极管都有两个竖直堆叠的收集光的PN结：N扩散-P阱和P阱-深N阱。每个光电二极管都位于其自己的深N阱中。

如图32、33和34所示，在每个深N阱-P衬底结处都存在反向光电流损失。在另一个实施例中，堆叠中的光电二极管的尺寸以近似成几何级数设置，以解决两个连续的光电二极管之间的反向电流结泄漏。这使得能够实现从Vaux供应的更高电流输送。

光电二极管的尺寸比率被选择为<2，以供应深N阱-P衬底光电流损耗，同时仍然保持辅助光电二极管堆叠的面积足够小以配合在像素阵列的外围中。

若干小单元光电二极管并联布置，以生成更大的光电二极管。较小的光电二极管可以布置在图32所示的像素阵列外部的外围环中。

这种冷启动方案确保，在所有光照条件下，每个供电轨都达到其所定义的电压电平，而没有任何漏电流或功能损失。

当光第一次入射在芯片上时，不存在参考电压来与Vaux进行比较，因此图36中公开了可以充当参考的新的具有偏移的偏斜比较器。

并且，隔离光电二极管的开路电压（Voc）的一部分被用作用于与Vin进行比较的参考，如图37所示。

冷启动序列以Vaux生成开始，其具有以下四个步骤。

步骤1： Vaux是偏斜比较器的供应和输入，如图36所示。图36是具有用于上电复位（POR）的内置参考阈值的比较器3600的示意图。当光第一次落在光电二极管上时，Vaux接近地，并且I_L~I_R~0。由于偏斜的尺寸设置，最初采用的是小的Vaux。然而，当Vaux攀升超过某个电压电平时，由于当在亚阈值区中操作时晶体管的漏极电流与栅极电压成指数关系，所以I_L>I_R。这样，参考电压被内置到比较器中。

超低功率操作是通过在深亚阈值中偏置的尾电流源实现的。阈值中的迟滞是通过根据当前Vaux_Good值使比较器的负载偏斜而引入的。在测试芯片中，为了在比较器中为所述步骤提供偏移，V_IN1被设置为3*V_AUX/8，V_IN2被设置为5*V_AUX/8，并且V_BIAS被设置为V_AUX/8，使得0 < V_BIAS < V_IN1 < V_IN2 < V_AUX。

步骤2：当断言Vaux_Good时，功率门控的Vaux_Gated供应启用比较器，以检查来自成像仪像素的V_IN轨是否足够高以便被加载。用于Vin_Good生成的参考电压是使用隔离的光电二极管的一部分开路电压（Voc）实施的，如图37所示。Voc是由空载Vin达到的最大电压。

图37是迟滞比较器的示意图3700，其中参考电压由隔离光电二极管D₁生成。第一比较器3702和第二比较器3704具有来自分压器3708的参考电压输入，该分压器3708用于从二极管D₁电压产生参考电压。第一比较器3702的输出用于启用触发器（Flip-Flop），而来自第二比较器3704的输出用于驱动触发器的低电平有效RESET。

步骤3：在Vaux_Good和Vin_Good断言之后，实施低功率电流偏置生成，随后使用LF振荡器进行非重叠时钟生成。

步骤4：这些非重叠的时钟驱动DC-DC转换器生成稳定的Vsup功率轨。一旦建立了该轨，就使用HF振荡器的常规操作在经调解的电压电平下向负载输送功率。

图38是使用外围二极管的冷启动图像传感器的测量电压3802和逻辑电平3804相对于时间的图形表示3800。

图38图示了所测量的冷启动序列波形。一旦V_AUX攀升到1.8 V以上，就断言V_AUXGD，并且当V_IN超过0.7 V_OC时，断言V_INGD。一旦断言DV_DDGD和AV_DDGD，芯片就开始正常操作，并提供经调解的输出电压。

具体实施本文描述的算法和/或方法的程序代码能够以各种不同的形式作为程序产品被单独或共同分发。程序代码可以使用其上具有计算机可读程序指令的计算机可读存储介质来分发，以用于使处理器实施一个或多个实施例的各方面。固有地非暂时性的计算机可读存储介质可包括以任何方法或技术实施的易失性和非易失性、以及可移除和不可移除的有形介质，用于存储信息，诸如计算机可读指令、数据结构、程序模块或其他数据。计算机可读存储介质还可包括RAM、ROM、可擦除可编程只读存储器（EPROM）、电可擦除可编程只读存储器（EEPROM）、闪存或其他固态存储技术、便携式光盘只读存储器（CD-ROM）或其他光学存储装置、盒式磁带、磁带、磁盘存储器设备或其他磁存储装置，或者可以用于存储所期望的信息并且可以由计算机读取的任何其他介质。计算机可读程序指令可从计算机可读存储介质下载到计算机、另一种类型的可编程数据处理设备或另一种装置，或者经由网络下载到外部计算机或外部存储装置。

存储在计算机可读介质中的计算机可读程序指令可用于指导计算机、其他类型的可编程数据处理设备或其他装置以特定方式运行，使得存储在计算机可读介质中的指令产生包括实施流程图或图中规定的功能、动作和/或操作的指令的制品。在某些替代实施例中，流程图和图中规定的功能、动作和/或操作可以与一个或多个实施例一致地被重新排序、串行处理和/或并发处理。此外，任何流程图和/或图可包括比与一个或多个实施例一致的所图示的那些的更多或更少的节点或块。

虽然已经通过对各种实施例的描述说明了本发明的全部，并且虽然已经相当详细地描述了这些实施例，但是申请人并不意图将所附权利要求的范围约束或以任何方式限制于这样的细节。本领域技术人员将很容易想到附加的优点和修改。因此，本发明在其更广泛的方面中不限于特定的细节、代表性的设备和方法以及所示出和所描述的说明性示例。因此，在不脱离本发明总体构思的精神或范围的情况下，可以偏离这种细节。