阅读说明：本技术 集成电路、集成电路系统的构造及形成阵列的方法 (Integrated circuit, structure of integrated circuit system and method for forming array ) 是由 G·卢加尼 K·B·坎贝尔 M·J·迪奇诺 A·W·弗雷兹 A·科甘 K·R·谢伊 于 2019-04-03 设计创作，主要内容包括：一种形成阵列的方法,其包括使用两种不同成分遮蔽材料形成具有彼此基本上相同的大小且彼此基本上相同的形状的间隔重复第一特征的图案。具有相较于所述第一特征的大小或形状不同的大小或不同的形状中的至少一者的图案中断第二特征在所述第一特征图案内且中断所述第一特征的图案。将所述第一特征的所述图案与所述图案中断第二特征平移到所述第一特征及所述图案中断第二特征下方的下衬底材料中。在所述平移期间或在所述平移之后中的至少一者移除所述下衬底材料上方的所述第一特征及所述图案中断第二特征的材料。在所述移除之后,使用所述下衬底材料中的所述图案中断第二特征作为估计所述两种不同成分遮蔽材料中的哪一者用于在所述下衬底材料上方的所述材料中的分析区中的所述第一特征之间留出第一空间或所述两种不同成分遮蔽材料中的哪一者用于在所述分析区中的所述第一特征之间留出与所述第一空间交替的第二空间的参考位置。揭示独立于方法的结构。(A method of forming an array comprising forming a pattern of spaced repeating first features having substantially the same size as each other and substantially the same shape as each other using two different compositions of masking material. A pattern having at least one of a different size or a different shape than a size or a shape of the first feature interrupts a pattern of second features within the pattern of first features and interrupts the first features. Translating the pattern of the first feature and the pattern break second feature into a lower substrate material below the first feature and the pattern break second feature. Removing material of the first feature and the pattern disrupting second feature over the underlying substrate material at least one of during or after the translating. After the removing, using the pattern interrupted second features in the underlying substrate material as a reference location to estimate which of the two different composition masking materials is used to leave first spaces between the first features in an analysis region in the material above the underlying substrate material or which of the two different composition masking materials is used to leave second spaces alternating with the first spaces between the first features in the analysis region. A method independent structure is disclosed.)

具体实施方式

参考图1到40描述根据本发明的实例实施例。图1展示可例如为大得多的衬底(例如半导体晶片)的一部分的衬底构造10的一部分。最初在形成可形成于衬底10上的阵列的方法中描述本发明的实施例，在图1中所展示的一个实例中，衬底10包括通过切割道区7分离的多个集成电路裸片区5(例如制造过程中的集成电路芯片)。

图2及3展示根据本发明的实例方法实施例的过程中的衬底构造10，其包括具有导电/导体/传导(即，在本文中是电传导的)、半导电/半导体/半传导或绝缘性/绝缘体/绝缘(即，在本文中是电绝缘)中的任一者或多者的基底衬底11。在基底衬底11之上已竖向地形成各种材料。材料可在图2及3描绘的材料旁边、竖向内部或竖向外部。举例来说，集成电路系统的其它部分或全部制造组件可提供于基底衬底11上方、周围或内部的某一位置。还可制造用于操作阵列(例如阵列12)内的组件的控制及/或其它外围电路系统，且其可在或可不完全或部分在阵列或子阵列内。此外，还可制造多个子阵列，且其彼此独立地、协力地或以其它方式进行操作。在此文档中，“子阵列”也可被视为阵列。阵列12可仅为个别裸片区5的一小部分。

阵列12被展示为包括参考区14及横向地远离参考区14的分析区16。在一个实施例中，参考区14可在切割道区7内，且在另一实施例中可在裸片区5内。衬底构造10可包含多个参考区14及/或多个分析区16。在一个实施例中，分析区16可在切割道区7内，且在另一实施例中可在裸片区5内。分析区16及参考区14当各自处于裸片区5中时可处于相同或不同裸片区5中。类似地，分析区16及参考区14当各自处于切割道区7中时可处于紧邻裸片区5之间的相同或不同切割道区7中。

包括光可成像材料17(例如能够被光图案化的材料，例如光致抗蚀剂、聚酰亚胺或未来开发的光可成像材料)的纵向伸长且横向间隔平行掩模线15A到15H(统称为15*)已经形成于下衬底材料18之上。出于说明且图式清晰目的，仅展示8个掩模线15A到15H。然而，至少个别裸片区5在其中很可能具有成千上万、数百万等数目的此类掩模线15*。成百上千、数百万等数目的此类掩模线也可在切割道区7内，例如当参考区14在切割道区7内时。掩模线15*举实例来说可通过光可成像材料17的光刻图案化及蚀刻来形成，且其可在制造时在此图案化的最低分辨率下进行图案化。个别掩模线15*可被视为具有相对侧壁25。下衬底材料18可包括多个相同或不同成分材料(展示了三个层19、21及22)，且可包括外部硬遮蔽层、抗反射涂层等且其中一些可为牺牲的或其中一些仍可至少部分保持在成品构造中(例如，至少在通过切穿切割道区7以将裸片区5单切成个别集成电路裸片来进行切块之前)。

在一些实施例中，掩模线15*包括(a)：掩模桥，其包括横向延伸于所述掩模线中的两个横向紧邻者之间且使所述两个横向紧邻者互连的光可成像材料，或(b)：纵向掩模间隙，其完全横向延伸跨所述掩模线中的一者。图2及3展示包括(a)的实例实施例，明确来说，具有包括横向延伸于参考区14内的两个横向紧邻掩模线15F与15G之间且使两个横向紧邻掩模线15F及15G互连的掩模桥20。掩模桥20可被视为具有相对侧壁26。

参考图4及5，且在一个实施例中，光可成像材料17已经横向修整，借此横向地修整掩模线15A到15H及掩模桥20。此可例如通过各向同性蚀刻发生，各向同性蚀刻还将可能减小光可成像材料17的垂直厚度(未展示)。

参考图6，具有与光可成像材料17的成分(例如氧化物，例如二氧化硅)不同的成分的材料28已经如展示那样形成。此可被视为间隔件层或间隔件形成层，例如，如用于某些人可认为是间距倍增处理的处理中。

图7及8展示实例后续处理，其中材料28已经图案化(例如通过无掩模各向异性蚀刻材料28)以从水平表面之上在很大程度上移除材料28，借此沿着个别掩模线15*的相对侧壁25且沿着掩模桥20的相对侧壁26形成具有与光可成像材料17不同的成分的侧壁块体30。横向地在紧邻的个别掩模线15*之间的紧邻侧壁块体30可被视为在其间具有第一空间A。空间A可能不一定具有彼此相同的大小。

参考图9及10，掩模线15*(未展示)已经从侧壁块体30之间移除(例如通过光可成像材料17[未展示]的选择性蚀刻及/或灰化)以在侧壁块体30之间形成与第一空间A横向交替的第二空间B。关于空间A及B使用“第一”及“第二”是为了便于区分一者与另一者，且任一者可在形成另一者之前或形成另一者时形成。第二空间B可能不一定具有彼此相同的大小。掩模桥20(未展示)也已经被移除。剩余侧壁块体30可被视为共同地包括掩模31。

参考图11及12，包括侧壁块体30(未展示)的掩模31(未展示)在蚀刻到其下方的下衬底材料18中时已经用作掩模以形成具有横向地在其间的第三空间C的纵向伸长且平行目标线34A到34Q(统称为34*)。此可例如通过相对于侧壁块体30(未展示)的材料选择性地蚀刻材料19(例如牺牲硬遮蔽材料)而发生。掩模31(未展示)在此蚀刻期间及/或在此蚀刻之后已经被移除。无论如何，此至少部分由于图7及8中所展示的掩模桥20导致了具有纵向目标间隙35的目标线中的两个横向紧邻者(例如34M及34N)，纵向目标间隙35完全横向延伸跨所述两个横向紧邻目标线34M及34N且完全横向地在所述两个横向紧邻目标线34M及34N之间。此外，下衬底材料桥36(图11)横向地延伸于所述两个横向紧邻目标线34M与34N的纵向端38之间且在纵向目标间隙35的相对纵向端37处使纵向端38互连。因此，在一个实施例中，分析区16横向地远离纵向目标间隙35及下衬底材料桥36。在其中分析区、纵向目标间隙及下衬底材料桥各自处于裸片区5中的一个实施例中，此处于相同裸片区中。在其中分析区、纵向目标间隙及下衬底材料桥各自处于裸片区5中的另一实施例中，此处于裸片区中的两个不同者中。

接下来参考图13到20关于衬底构造10a描述根据本发明的方面的替代实例方法实施例。在适当情况下已使用来自上述实施例的相似数字，其中一些构造差异用后缀“a”或用不同数字指示。参考图13及14，包括光可成像材料17的纵向伸长及横向间隔平行掩模线15A到15G(统称为15*)已经形成于下衬底材料18之上。图13及14展示如可在掩模线15*的横向修整之后发生的类似于上文关于图4及5展示及描述的处理的实例处理。然而，未将衬底构造10a展示为包括掩模桥(尽管在别处其可具有一个掩模桥)，而是将其展示为包括完全横向延伸跨掩模线中的一者(例如掩模线15F)的纵向掩模间隙40。

图15到18展示类似于上文关于图6到10描述的处理的实例后续处理，其中第一空间A及第二空间B已经形成，然而，其中相较于图9及10，图17及18中的A及B空间最终在位置上相反。无论如何，且在所展示的一个实施例中，如与图9及10相比，相同基本构造可在图17及18中产生。

图19及20展示类似于上文关于图11及12描述的处理的后续处理，且其被展示为彼此具有相同基本构造(例如，图19、20至少部分通过使用纵向掩模间隙40产生且图11、12至少部分通过使用掩模桥20产生)。

无论如何，考虑在掩模31(图9、10或图17、18)已经移除之后(图11、12或图19、20)，某人可能会询问(例如不知道)第三空间C中的哪一者由第一空间A所致且哪一者由第二空间B所致。为了便于描绘，图中的第一空间A及第二空间B被展示为个别地具有相同横向尺寸。另外，A及B空间被展示为彼此相同(在图11、12、19及20中在材料21顶上的包括材料19的竖向突出特征34*也是如此)。然而，如果此是合意的，那么此可能不一定发生，由于此类横向尺寸部分取决于掩模线15*的图案化(包含其任何横向修整)及侧壁块体30的材料28的沉积厚度。这些中的一或多者的变化可导致空间A及B的横向尺寸彼此不同，这可为高度不合意的且至今为止非常难以或不可能在掩模31已经被移除之后确定什么引起了什么。然而，纵向目标间隙35及/或下衬底材料桥36的提供使能够使用此类中的一者或两者作为估计分析区16中的第三空间C中的哪一者来源于第一空间A及/或分析区16中的第三空间C中的哪一者来源于第二空间B的参考位置(例如，作为起始位置或点)。举例来说，固有地知道是掩模桥20还是纵向掩模间隙40最初形成于参考区14中使即使是在掩模31移除之后也能够确定在纵向目标间隙或下衬底材料桥处的空间A或B中的哪一者由在计数或从参考区14朝向分析区16前进时可用作起始位置/起点的第一空间A或由第二空间B产生，从而使能够确定第三空间C中的哪一者由第一空间A及/或由第二空间B所致。使用此信息，例如，所述领域的技术人员可确定不同尺寸的空间/竖向突出特征的成因且可修改对相同或不同衬底构造的后续处理。

无论如何，且在其中制造图1中所展示的衬底构造10的一个实施例中，本发明的实施例包含在某一时间点(例如现在或稍后)切穿切割道区7以将裸片区5单切成个别集成电路裸片。

参考图21及22，其分别展示在由图11及12展示的处理之后的衬底构造10的实例处理。在一个实施例中且如展示，导电材料42(例如金属材料或导电掺杂半导体材料)已经形成于纵向目标间隙35中且沿着下衬底材料桥36的侧壁形成。在一个此实施例中且如展示，由图11及12所描绘的蚀刻已经停止(即，终止)，且目标线34*、纵向目标间隙35及下衬底材料桥36随后在形成导电材料42之前已经平移(例如通过蚀刻)到下衬底材料18中的更深处(例如，平移到材料21中的更深处)。无论如何，导电材料42可例如通过沉积材料42接着无掩模各向异性蚀刻材料42以从水平表面之上在很大程度上移除材料42来形成。在一个实施例中，沿着下衬底材料桥36的侧壁形成的所述导电材料42包括在成品构造中是虚设的导电桥47。

图23及24展示实例后续处理，其中目标线34*(未展示)已例如通过相对于材料42及22选择性地蚀刻目标线34*而被移除。可发生额外或其它处理。

例如在参考图25到33及37到40描述的实施例中，可发生其它及/或后续处理。参考图25及26，将后续处理展示为可紧接在由图11、12或图19、20关于衬底10或10a展示的处理之后发生，举实例来说，仅在上述实施例中，衬底10或10a是相同基本构造且因此在图25到33及37到40中称为衬底构造10。包括光成像材料51(例如能够被光图案化的材料，例如光致抗蚀剂、聚酰亚胺或未来开发的光成像/光可成像材料，且其可具有与光可成像材料17相同或不同的成分)的纵向伸长且横向间隔平行遮蔽线50A到50D(统称为50*)已经形成于下子材料53(其可包括下衬底材料18)上方的目标线34*上方。遮蔽线50*相对于目标线34*成角度(即，除了平角之外)。遮蔽线50*及目标线34*被展示为彼此成90°，但当然可使用其它角度。实例下子材料53被展示为包括可为牺牲的实例硬掩模或底层材料56(例如，碳、二氧化碳、氮化硅、抗反射涂层等中的一或多者)。

在一些实施例中，遮蔽线50*包括(c)：遮蔽桥，其包括横向延伸于所述遮蔽线中的两个横向紧邻者之间且使所述两个横向紧邻者互连的光成像材料，或(d)：纵向遮蔽间隙，其完全横向延伸跨所述遮蔽线中的一者，类似于上文所描述的(a)(d)。此外，掩模线及遮蔽线两者都可包括桥，两者都可包括纵向间隙，或一者可包括桥且另一者包括纵向间隙。图25及26展示包括(c)的实例实施例，其具体来说具有包括光成像材料51的遮蔽桥52，光成像材料51横向延伸于两个横向紧邻遮蔽线50B、50C之间且使两个横向紧邻遮蔽线50B、50C互连且可在不同于参考区14的参考区75内延伸。图25及26展示类似于上文图4及5中或通过上文图4及5展示的处理的处理，其中遮蔽线50*及遮蔽桥52如同掩模线15*那样已经横向修整。遮蔽线50*及遮蔽桥52可被视为分别包括相对侧壁54及55。

参考图27，具有与光成像材料51的成分(例如氧化物，例如二氧化硅)不同的成分的材料57已经如展示那样形成。此可被视为间隔件层或间隔件形成层，例如，如用于某些人可认为是间距倍增处理的处理中。

图28及29描绘实例后续处理，其中材料57已经图案化(例如通过无掩模各向异性蚀刻材料28)以从水平表面之上在很大程度上移除材料57，借此沿着个别遮蔽线50*的相对侧壁54且沿着遮蔽桥52的相对侧壁55(或沿着(d)：纵向遮蔽间隙的相对侧壁(如果使用的话))形成具有与光成像材料51成分不同的成分的侧块体59。横向地在紧邻个别遮蔽线50*之间的紧邻侧块体59可被视为在其间具有第四空间D。第四空间D可能不一定具有彼此相同的大小。

参考图30及31，遮蔽线50*(未展示)已经从侧块体59之间移除(例如通过光成像材料51[未展示]的选择性蚀刻及/或灰化)以在侧块体59之间形成与第四空间D横向交替的第五空间E。关于空间D及E使用“第四”及“第五”是为了便于区分一者与另一者，且任一者可在形成另一者之前或形成另一者时形成。第五空间E可能不一定具有彼此相同的大小。遮蔽桥52(未展示)也已经移除。剩余侧壁块体59可被视为共同地包括掩模58。

参考图32及33，包括侧块体59(未展示)的掩模58(未展示)在蚀刻到下子材料53中时已经用于形成具有横向地在其间的第六空间G的纵向伸长且平行标定线60A到G(统称为60*)。两个横向紧邻标定线(例如60D、60E)具有至少部分由于(c)或(d)完全横向延伸跨所述个别两个横向紧邻标定线60D、60E之间且完全横向地在所述个别两个横向紧邻标定线60D、60E之间的纵向标定间隙62。互连桥64横向地延伸于所述两个横向紧邻标定线60D、60E的纵向端68之间且在纵向标定间隙62的相对纵向端68处使纵向端66互连。

在一个实施例中且如展示，标定线60*处于分析区(例如16)中，其中此分析区远离纵向标定间隙62间隔且互连桥64(例如，其处于参考区75中)。在一个实施例中且如图32及33中展示，掩模58(未展示)已经移除，且纵向标定间隙62或互连桥64中的一者用作估计分析区中的第六空间G中的哪一者来源于第四空间D或第六空间G中的哪一者来源于第五空间E的参考位置。在一个实施例中且如展示，使用侧块体59作为掩模58蚀刻到下子材料53中形成标定线中的至少一者(例如60D及/或60E)，且在一个实施例中形成标定线中的多者(例如60D及60E)，其在纵向目标间隙35中(例如在参考区14中)且横向地跨纵向目标间隙35。

在一个实施例中且如展示，在蚀刻下子材料53时使用侧块体59作为掩模58在下衬底材料18中形成开口72、72A、72B、72C、72D、72E及72H(统称为72*)，其个别地具有下衬底材料18的环绕水平周长74(为了使图式清晰起见，仅少数几个以粗体以及数字74及相关联引线展示)。共同地，开口72*可具有多种不同大小及/或形状。在一个实施例中且如展示，开口72A、72B、72C、72D、72E及72H个别地具有相应最大直线水平范围(例如图32中的个别开口72A、72B、72C、72D、72E及72H中的角对角对角线)，其大于个别开口72的最大直线水平范围(例如图32中的个别开口72中的角对角对角线)。

在一个此实施例中，此蚀刻可进行到目标线34*(在图32、33中未展示)中，且在一个实施例中，关于包括实例材料19的标定线60*执行，例如，如参考图34到36关于衬底构造10b所展示及描述。在适当情况下已使用来自上述实施例的相似数字，其中一些构造差异用后缀“b”或用不同数字指示。参考图34，与图33的构造相比，展示替代构造10B。仅通过实例，材料19被展示为已经形成为比在首先描述的实施例中更厚，且由材料19形成目标线35*尚未通过完全蚀刻通过材料19进行。

参考图35及36，已进行在很大程度上类似于由图32及33展示的处理的处理。标定线60*包括材料19的最下部分，其中目标线34*包括相同材料19且相对于标定线60*竖向(例如垂直)突出。

可使用本文中关于其它实施例所展示及/或描述的任何其它属性或方面。

图37及38展示后续处理。明确来说，图32、33或图35、36的图案已经平移(例如通过蚀刻)到下衬底材料18中的更深处而到材料22中，且材料19(未展示)及材料21(未展示)已经移除。

可发生上文所描述的后续处理或其它处理。举例来说，且参考图39、39A、39B及40，导电材料42已经形成(e)：纵向目标间隙35中；(f)：沿着下衬底材料桥36的相对侧壁；(g)：纵向标定间隙62中；(h)：沿着互连桥64的相对侧壁；及(j)：开口72*中。(e)、(f)、(g)及(h)中的导电材料42可经形成为在成品构造中是虚设的。在一个此实施例中，消除全部(e)、(f)、(g)及(h)中的全部导电材料42(例如如果在切割道区内，那么通过蚀刻或锯穿)。不消除全部(j)中的全部导电材料42(即，导电材料42的至少部分仍保持在至少一些开口72*中)且其可至少部分用作导电操作电路系统组件的部分，例如作为电容器电极。将导电材料42展示为给开口72*加衬里且不完全填充开口72*。替代地，仅作为实例，导电材料42可完全填充开口72*(未展示)。

可使用本文中关于其它实施例所展示及/或描述的任何其它属性或方面。

本发明的实施例涵盖一种形成阵列(例如12)的方法。此包括使用两种不同成分遮蔽材料(例如17、28)形成具有彼此基本上相同的大小及基本上相同的形状的间隔重复第一特征(例如30)的图案。具有相较于所述第一特征(例如，图9中的纵向间隙29及桥33中的任一者或组合)的大小或形状不同的大小或不同的形状中的至少一者的图案中断第二特征在所述第一特征图案内且中断所述第一特征图案。将所述第一特征与所述图案中断第二特征的所述图案平移(例如通过蚀刻)到所述第一特征及所述图案中断第二特征下方的下衬底材料(例如图11及12中的18)中。

在所述平移期间或在所述平移之后中的至少一者移除(例如通过蚀刻)所述下衬底材料上方的所述第一特征及所述图案中断第二特征的材料。在一个实施例中，所述平移包括蚀刻到所述下衬底材料中。在此移除之后，使用所述下衬底材料中的所述图案中断第二特征(例如图11中的纵向间隙35及桥36中的任一者或组合)作为估计所述两种不同成分遮蔽材料中的哪一者用于在所述下衬底材料上方的所述材料中的分析区中的所述第一特征之间留出第一空间(例如A或B中的一者)或所述两种不同成分遮蔽材料中的哪一者用于在所述分析区中的所述第一特征之间留出与所述第一空间(例如A或B中的另一者)交替的第二空间的参考位置。

在一个实施例中，两种不同成分中的一者包括光致抗蚀剂，且在一个此实施例中，两种不同成分中的另一者缺少任何光致抗蚀剂。在一个实施例中，所述两种不同成分中的一者沉积在另一者顶上，且所述方法进一步包括从另一者顶上无掩模各向异性地蚀刻所述一者。在一个实施例中，所述第一特征包括纵向伸长且平行的线。在一个此实施例中，所述线中的两个横向紧邻者具有完全横向延伸跨所述两个横向紧邻线中的个别者且完全横向地在所述两个横向紧邻线之间的纵向间隙，且所述图案中断第二特征包括所述纵向间隙。在一个实施例中，下衬底材料桥横向延伸于所述两个横向紧邻线的纵向端之间且在所述纵向间隙的相对纵向端处使所述两个横向紧邻线的纵向端互连，其中所述图案中断第二特征包括所述下衬底材料桥。

在一个实施例中，所述下衬底材料中的所述第一特征在其中包括个别地具有所述下衬底材料的环绕水平周长的开口。在一个此实施例中，所述图案中断第二特征在所述下衬底材料中包括具有大于所述第一特征的所述开口中的个别者的最大直线水平范围的最大直线水平范围的开口。

可使用本文中关于其它实施例所展示及/或描述的任何其它属性或方面。

本发明的实施例包括一种集成电路且包括一种独立于制造方法的集成电路系统的构造。尽管如此，此可包含上文关于方法实施例描述的属性中的任一者。

在一个实施例中，一种集成电路包括电路操作特征(例如区16中的34*)阵列(例如12)。此电路还包括至少一个电路不可操作导电构造，其包括两个横向间隔且平行纵向伸长导电线(例如沿着34M、34N纵向形成的42)。纵向间隙(例如35)完全横向延伸跨所述两个横向间隔导电线且完全横向地在所述两个横向间隔导电线之间。导电桥(例如47，且其可在成品构造中是虚设的)横向延伸于所述两个横向间隔导电线的纵向端(例如图23中的49)之间且在纵向目标间隙的相对纵向端(例如图23中的76)处使所述纵向端互连。可使用本文中关于其它实施例所展示及/或描述的任何其它属性或方面。

在一个实施例中，一种集成电路系统的构造包括具有基本上相同的大小及基本上相同的形状的第一特征的阵列(例如12)，其包括导电材料(例如作为图39、39A、39B及40中的第一特征的开口72中的42)且在水平行中(即，在3维空间中；例如，在图39、39A、40及40B中的2维空间中展示的水平或垂直97)与彼此水平间隔(即，在3维空间中)且个别地包括导电材料的环绕水平周长(例如74)。第二特征(例如开口72A、72B、72C、72D、72E及72H中的任一者中的42)在第一特征阵列之中且包括完全延伸于水平行(例如，正交于其，如展示)中的两个紧邻者之间的非导电材料(例如包括二氧化硅及/或氮化硅的22)的桥(例如图39、39A、39B及40中的99)。导电材料(例如42且其可在成品电路系统构造中是虚设的)全都沿着桥的相对纵向侧(例如图39A及39B中的93)。桥的相对纵向侧中的每一者上的导电材料具有大于第一特征中的个别者的导电材料的最大直线水平范围(例如对角线87，因为导电材料42跨个别开口72的全部基底)的最大直线水平范围(例如对角线89，因为导电材料42跨个别开口72A、72B、72C、72D、72E及72H的全部基底)。可使用本文中关于其它实施例所展示及/或描述的任何其它属性或方面。

在此文档中，除非另外指示，否则“竖向”、“较高”、“上”、“下”、“顶部”、“顶上”、“底部”、“上方”、“下方”、“下”、“在…之下”、”上”及“下”大体上是参考垂直方向。“水平”是指沿着主衬底表面的大致方向(即，在10度内)且可相对于在制造期间处理衬底的方向，且垂直是大体上正交于水平的方向。对“完全水平”的参考是沿着主衬底表面的方面(即，与其无度数)，且可相对于在制造期间处理衬底的方向。此外，本文中所使用的“垂直”及“水平”是彼此大体上垂直的方向且独立于衬底在三维空间中的定向。另外，“竖向延伸(elevationally-extending/extend(ing)elevationally)”是指与完全水平成至少45°角的方向。此外，关于场效应晶体管“竖向延伸(extend(ing)elevationally/elevationally-extending)”、水平延伸(extend(ing)horizontally/horizontally-extending)是参考在操作中电流沿着其在源极/漏极区域之间流动的晶体管沟道长度的定向。针对双极结晶体管，“竖向延伸”及水平延伸是参考在操作中电流沿着其在发射极与集电极之间流动的基底长度的定向。

此外，“正上方”及“正下方”要求两个所述区域/材料组件彼此至少在某种程度上横向重叠(即，水平)。而且，使用不带“直接”的“上方”仅要求所述区域/材料/组件中的在另一者上方的某一部分在另一者的竖向外部(即，独立于是否存在两个所述区域/材料/组件的任何横向重叠)。类似地，使用不带“直接”的“下”仅要求所述区域/材料/组件中的在另一者下的某一部分在另一者的竖向内部(即，独立于是否存在两个所述区域/材料/组件的任何横向重叠)。

本文中描述的材料、区域及结构中的任一者可为同质或非同质的，且无论如何，在此上覆的任何材料之上是连续或不连续的。在一或多个实例成分经提供用于任何材料的情况下，所述材料可包括此(类)一或多个成分、基本上由所述一或多个成分组成或由所述一或多个成分组成。此外，除非另外声明，否则每一材料可使用任何合适或尚待开发的技术形成，其中原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂及离子植入是实例。

另外，“厚度”本身(不带方向形容词)被定义为垂直地从不同成分的紧邻材料或紧邻区域的最近表面穿过给定材料或区域的平均直线距离。另外，本文中描述的各种材料或区域可具有基本上恒定的厚度或具有可变厚度。如果具有可变厚度，那么厚度指代平均厚度，除非另外指示，且此材料或区域归因于厚度是可变的而将具有某一最小厚度及某一最大厚度。如本文中使用，“不同成分”仅需要两种所述材料或区域中可直接彼此抵靠的那些部分在化学上及/或在物理上不同，例如，前提是此类材料或区域是非同质的。如果两种所述材料或区域并非是直接彼此抵靠，那么“不同成分”仅需要两种所述材料或区域中最靠近彼此的那些部分在化学上及/或在物理上不同，前提是此类材料或区域是非同质的。在此文档中，材料、区域或结构在所述材料、区域或结构彼此存在至少某一物理触摸接触时“直接抵靠”另一者。相比来说，不带“直接”的“在…之上”、“在…上”、“邻近”、“沿着”及“抵靠”涵盖“直接抵靠”以及其中中介材料、区域或结构不会导致所述材料、区域或结构彼此物理触摸接触的构造。

在本文中，如果在正常操作中电流能够从一者连续流到另一者且在次原子正及/或负电荷被充足地产生时主要通过次原子正及/或负电荷的移动来进行此流动，那么区域-材料-组件是彼此“电耦合”。另一电子组件可在区域-材料-组件之间且电耦合到区域-材料-组件。相比来说，当区域-材料-组件称为“直接电耦合”时，在直接电耦合的区域-材料-组件之间无中介电子组件(例如，无二极管、晶体管、电阻器、换能器、开关、熔丝等)。

另外，“金属材料”是元素金属、混合物或两种或更多种元素金属的合金及任何导电金属化合物中的任一者或组合。

在本文中，关于蚀刻(etch/etching)、移除(removing/removal)及/或形成(forming/formation)的“选择性”是一种所述材料相对于另一所述材料基于按体积计至少2:1的比率来如此作用的这样一种动作。

除非另外指示，否则本文中“或”的使用涵盖任一者及两者。

在本文中，“虚设”意味着在成品电路系统构造中无穿过其的电流且其可为电路不可操作死端，其并非是电路的电流路径的部分，即使是延伸到电子组件或从电子组件延伸。

结论

在一些实施例中，一种形成阵列的方法，其包括使用两种不同成分遮蔽材料形成具有彼此基本上相同的大小且彼此基本上相同的形状的间隔重复第一特征的图案。具有相较于所述第一特征的大小或形状不同的大小或不同的形状中的至少一者的图案中断第二特征在所述第一特征的图案内且中断所述第一特征的图案。将所述第一特征的所述图案与所述图案中断第二特征平移到所述第一特征及所述图案中断第二特征下方的下衬底材料中。在所述平移期间或在所述平移之后中的至少一者移除所述下衬底材料上方的所述第一特征及所述图案中断第二特征的材料。在所述移除之后，使用所述下衬底材料中的所述图案中断第二特征作为估计所述两种不同成分遮蔽材料中的哪一者用于在所述下衬底材料上方的所述材料中的分析区中的所述第一特征之间留出第一空间或所述两种不同成分遮蔽材料中的哪一者用于在所述分析区中的所述第一特征之间留出与所述第一空间交替的第二空间的参考位置。

在一些实施例中，一种形成包括图案的阵列的方法，其包括：形成包括光可成像材料的纵向伸长且横向间隔的平行掩模线。所述掩模线包括(a)：掩模桥，其包括横向延伸于所述掩模线中的两个横向紧邻者之间且使所述两个横向紧邻者互连的所述光可成像材料，或(b)：纵向掩模间隙，其完全横向延伸跨所述掩模线中的一者。具有与所述光可成像材料的成分不同的成分的侧壁块体沿着所述掩模线中的个别者的相对侧壁且沿着所述(a)或(b)的相对侧壁形成。横向地在所述个别掩模线中的紧邻者之间的所述侧壁块体中的紧邻者在其间具有第一开口。从所述侧壁块体之间移除所述掩模线以在所述侧壁块体之间形成与所述第一空间横向交替的第二空间。在移除所述掩模线之后，在蚀刻到所述侧壁块体下方的下衬底材料中时使用所述侧壁块体作为掩模以形成横向地在其间具有第三空间的纵向伸长且平行的目标线，所述目标线中的两个横向紧邻者具有至少部分由于所述(a)或(b)完全横向延伸跨所述两个横向紧邻目标线中的个别者且完全横向地在所述两个横向紧邻目标线之间的纵向目标间隙，下衬底材料桥横向延伸于所述两个横向紧邻目标线的纵向端之间且在所述纵向目标间隙的相对纵向端处使所述纵向端互连。

在一些实施例中，一种集成电路包括电路操作特征阵列及至少一个电路不可操作导电构造，后者包括两个横向间隔且平行的纵向伸长导电线。纵向间隙完全横向延伸跨所述两个横向间隔导电线且完全横向地在所述两个横向间隔导电线之间。导电桥横向地延伸于所述两个横向间隔导电线的纵向端之间且在纵向标定间隙的相对纵向端处使所述纵向端互连。

在一些实施例中，一种集成电路系统的构造包括基本上相同的大小及基本上相同的形状的第一特征的阵列，其包括导电材料且在水平行中与彼此水平间隔且个别地包括所述导电材料的环绕水平周长。第二特征在所述第一特征的阵列之中。所述第二特征包括完全延伸于所述水平行中的两个紧邻者之间且跨所述两个紧邻者的非导电材料桥。导体材料全都沿着所述桥的相对纵向侧。所述桥的所述相对纵向侧中的每一者上的所述导体材料具有大于所述第一特征中的个别者的所述导电材料的最大直线水平范围的最大直线水平范围。