工艺与温度追踪参考负载及其方法
阅读说明：本技术 工艺与温度追踪参考负载及其方法 (Process and temperature tracking reference load and method thereof ) 是由 林嘉亮 于 2020-10-16 设计创作，主要内容包括：本发明提出一种校准电路以及一种参考负载,所述参考负载包含一电阻负载与一晶体管负载的一并联结构,该电阻负载包含一电阻,该晶体管负载包含多个晶体管,其中该电阻负载的一温度系数为正,该晶体管负载的一温度系数为负。(The invention provides a calibration circuit and a reference load, wherein the reference load comprises a parallel connection structure of a resistance load and a transistor load, the resistance load comprises a resistor, the transistor load comprises a plurality of transistors, one temperature coefficient of the resistance load is positive, and one temperature coefficient of the transistor load is negative.)
技术领域
本公开大体上涉及一参考负载，尤其涉及一电路与方法用来适应性地决定一参考负载的温度系数。
背景技术
本领域技术人员能够了解本公开所使用的用语，像是CMOS(互补式金属氧化物半导体)、NMOS(n通道金属氧化物半导体)晶体管、PMOS(p通道金属氧化物半导体)晶体管，并能了解用于电子电路的基本观念，像是电压、电流、负载、反相器、电阻、阻值、开关、逻辑信号、电流镜以及比较器。本领域技术人员能够识别一电阻符号、一接地符号、一PMOS晶体管符号以及一NMOS晶体管符号，并能识别一PMOS晶体管或一NMOS晶体管的源极、栅极与漏极。本领域技术人员能够理解一电路图包含电阻、NMOS晶体管与PMOS晶体管，而无需冗余的说明用来解释图中的一晶体管是如何连接到另一晶体管。本领域技术人员也能了解各种单位像是℃(摄氏度数)、微米(μm)、纳米(nm)以及千欧姆(KOhm；Kilo-Ohm)。类似这些的用语与基本观念从现有技术文件(例如：模拟CMOS晶体电路的设计(Behzad Razavi,McGraw-Hill,“Design of Analog CMOS Integrated Circuits”,ISBN 0-07-118839-8)，此文件反映出本领域技术人员的理解力)就可获悉，因此本说明书在此不予详述。
一个以CMOS(互补式金属氧化物半导体)工艺技术所生产的电路(例如：反相器)的速度通常高度相依于PVT(生产工艺、供应电压与接面温度)。相较于(生产)工艺与(接面)温度，该供应电压相对地容易被控制，因此，电路设计者通常选择调整该电路的供应电压，以维持该电路所需的速度。为了建立一稳定的供应电压，一电压调节器(voltage regulator)常被使用，其中该供应电压是以一闭回路的方式被控制，以追踪一参考电压。上例中，电路设计者可选择依据工艺与温度来调整该参考电压，借此因应工艺与温度的变化，从而提供给该电路的供应电压可被调整，以维持一所需的速度。
一参考电压的建立通常会使用一参考负载，其中一参考电流IREF被接收，并被转换为一参考电压VREF。如图1A所示，一现有技术的参考负载110包含一NMOS晶体管111与一PMOS晶体管112，这两个晶体管堆叠在一起(stacked)并以一二极管连接形态(diode-connecttopology)被配置。所谓“二极管连接”为本领域的通常知识，故本说明书在此不予详述。作为一范例，一28纳米CMOS工艺被采用，NMOS晶体管111的宽度/长度(width/length)为1.6μm/240nm，PMOS晶体管112的宽度/长度为1.6μm/240nm，该参考电流IREF的标称值(nominalvalue)为7.2μA，该参考电压VREF在42.5℃下的标称值为850mv。
如图1B所示，一替代的参考负载120(其被公开于美国专利10,222,818中)包含两个NMOS晶体管121与122以及两个PMOS晶体管123与124。作为一范例，NMOS晶体管121的宽度/长度为1.6μm/240nm，NMOS晶体管122的宽度/长度为1.2μm/240nm，PMOS晶体管123的宽度/长度为1.2μm/240nm，PMOS晶体管124的宽度/长度为1.6μm/240nm，该参考电流IREF的标称值为13.6μA，该参考电压VREF在42.5℃下的标称值为850mV。对两个参考负载110与120而言，IREF与VREF之间的关系高度相依于温度。图1C显示一曲线表示VREF的值(V(mv))与温度(temp(C))之间的关系，其中单位“C”代表摄氏温度的单位℃；对于参考负载110而言，当IREF被固定在7.2μA时，VREF在42.5℃(M22)下为850mV；当温度降至-40℃(M24)时，VREF会升至946mV；当温度升至125℃(M23)时，VREF会降至762mV。
图1D显示一曲线表示VREF的值与温度之间的关系；对于参考负载120而言，当IREF被固定在13.6μA时，VREF在42.5℃(M19)下为850mV；当温度降至-40℃(M20)时，VREF会升至941mV；当温度升至125℃(M21)时，VREF会降至770mV。当温度上升(下降)，一电路通常变得较慢(快)，因此它需要较高(较低)的参考电压以维持相同速度。上述需求可通过使用一参考电流(一固定转导(constant-gm)电流或一PTAT(与绝对温度成比例的)电流)来实现，其中该参考电流单纯地因为温度上升而增加。另一方面，若该参考电流IREF为定值，参考负载110与120都具有一负温度系数，其中VREF随着温度上升而下降。虽然使用该固定转导电流或该PTAT电流能够在温度上升时使该参考电压变高，但该负温度系数仍会稍微减损电流的增加。
据上所述，本领域需要一种方法用来适应性地决定一参考负载的温度系数。
发明内容
依据本公开的一实施例，一参考负载包含一电阻负载与一晶体管负载的一并联结构，该电阻负载包含一电阻，该晶体管负载包含多个晶体管，其中该电阻负载的一温度系数为正，以及该晶体管负载的一温度系数为负。本实施例中，该电阻负载的阻值是依据该阻值与该晶体管负载的阻值之间的比较而被校准。
依据本公开的一实施例，一校准电路包含：一电阻负载，包含一可调电阻受控于一控制信号，用来接收一第一电流并据以建立一第一电压；一晶体管负载，包含多个晶体管，用来接收一第二电流并据以建立一第二电压；一比较器，用来依据该第一电压与该第二电压之间的比较结果输出一逻辑信号；以及一有限状态机，用来接收该逻辑信号并输出该控制信号。
依据本公开的一实施例，一方法包含：通过使用一电阻负载与一晶体管负载的一并联结构，建立一可控温度系数的负载(a load of conditioned temperaturecoefficient)，其中该电阻负载包含一电阻，该晶体管负载包含多个晶体管，该电阻负载的一温度系数为正，以及该晶体管负载的一温度系数为负。本实施例中，该电阻负载的阻值是依据该阻值与该晶体管负载的阻值之间的比较而被校准。
有关本发明的特征、实作与技术效果，兹配合附图作优选实施例详细说明如下。
附图说明
图1A显示一现有技术的参考负载的示意图；
图1B显示另一现有技术的参考负载的示意图；
图1C显示图1A的参考负载的电压对温度的曲线；
图1D显示图1B的参考负载的电压对温度的曲线；
图2依据本公开的一实施例显示一参考负载的示意图；
图3A显示图2的参考负载的电压对温度的曲线；
图3B显示图2的参考负载中该电阻负载的电压对温度的曲线；
图4显示一可调电阻可作为图2的参考负载的电阻负载；以及
图5依据本公开的一实施例显示一校准电路的功能方框图。
符号说明
110：参考负载
111：NMOS晶体管
112：PMOS晶体管
IREF：参考电流
VREF：参考电压
120：参考负载
121：NMOS晶体管
122：NMOS晶体管
123：PMOS晶体管
124：PMOS晶体管
200：参考负载
210：电阻负载(Resistor load)
220：晶体管负载(Transistor load)
211：电阻
221：NMOS晶体管
222：NMOS晶体管
223：PMOS晶体管
224：PMOS晶体管
IREF：参考电流
VREF：参考电压
400：可调电阻
410、420、430：开关电阻单元
C1、C2、C3：逻辑信号
411、421、431：电阻
412、422、432：开关
500：校准电路
510：电阻负载(Resistor load)
520：晶体管负载(Transistor load)
530：比较器(comparator)
540：有限状态机(FSM)
I1：第一电流
I2：第二电流
V1：第一电压
V2：第二电压
DEC：逻辑信号
CTL：控制信号
具体实施方式
本公开是针对参考负载。尽管本说明书公开了本公开的多个实施例可视为实施本发明的优选范例，但本发明可通过多种方式被实施，不限于后述的特定范例，也不限于用来实现所述特定范例的技术特征的特定方式。在其它例子中，本领域人员所熟知的细节未被显示或说明，以避免妨碍呈现本公开的观点。
本公开的表达是基于工程上的观点。举例来说，“X等于Y”表示“X与Y之间的差异小于一特定的工程误差”；“X甚小于Y”表示“X除以Y所得到的值小于一工程误差”；以及“X为零”表示“X小于一特定的工程误差”。
本公开中，一逻辑信号是一电压，该电压可处于一高电压状态或一低电压状态；一开关系一受控于一逻辑信号的装置，其中当该逻辑信号处于一高电压状态时，该开关近似于一短路的电路；当该逻辑信号处于一低电压状态时，该开关近似于一开路的电路。为了让说明简洁，“该逻辑信号X为高(低)”表示“该逻辑信号X处于一高电压状态(低电压状态)”。
图2依据本公开的一实施例显示一参考负载200的示意图。参考负载200包含一电阻负载(Resistor load)210与一晶体管负载(Transistor load)220的并联结构。电阻负载210包含一电阻211。晶体管负载220包含两个NMOS晶体管221与222以及两个PMOS晶体管223与224。晶体管负载220同于图1B所示的参考负载120，且已详述于美国专利10,222,818中，故本说明书在此不予赘述。作为一非限制性的范例，参考负载200的制造是使用一28纳米CMOS工艺；电阻211的阻值为26.6KOhm；NMOS晶体管221的宽度/长度为1.6μm/240nm；NMOS晶体管222的宽度/长度为1.2μm/240nm；PMOS晶体管223的宽度/长度为1.2μm/240nm；PMOS晶体管224的宽度/长度为1.6μm/240nm；IREF的标称值为44.5μA；VREF在42.5℃时的标称值为850mV。当IREF固定为44.5μA时，VREF的值对温度的曲线如图3A所示。
如图3A所示，VREF在42.5℃(M16)时的标称值为850mV；当温度降至-40℃(M18)时，VREF升至908mV；当温度升至125℃(M17)时，VREF降至802mV。虽然它仍具有一负温度系数，该电压随温度变化的程度远少于图1A的参考负载110与图1B的参考负载120的例子。电阻负载210的温度系数可通过下述方式来定性(characterized)：移除晶体管负载220与调整参考电流IREF，以使VREF在42.5℃仍旧是850mV；接着变化温度以观察VREF是如何据以变化。当晶体管负载220被移除且IREF被固定为31.0μA时，VREF的值对温度的曲线如图3B所示。
如图3B所示，VREF在42.5℃(M4)时的标称值为850mV；当温度降至-40℃(M5)时，VREF降至767mV；当温度升至125℃(M6)时，VREF升至939mV，因此，电阻负载210具有一正温度系数。另一方面，晶体管负载220同于图1B的参考负载120，具有一负温度系数。因此，在温度相依性方面，电阻负载210补偿了晶体管负载220。通过调整电阻负载210的阻值，参考负载200的温度系数可被调整。电阻负载210的较小的(较大的)阻值会让电阻负载210产生较多的(较少的)显著影响，并使参考负载200的温度系数倾向正(负)温度系数的方向。
于一实施例中，电阻211为一可调电阻具有一可调阻值。图4依据本公开的一实施例显示一可调电阻400的一实施例。可调电阻400包含多个开关电阻单元410、420、430…等等的并联结构，所述开关电阻单元分别受控于多个逻辑信号C1、C2、C3…等等。上述多个逻辑信号整体而言是来自一控制信号。开关电阻单元410(420、430)包含一电阻411(421、431)，并包含一开关412(422、432)受控于C1(C2、C3)。当C1(C2、C3)为高，开关412(422、432)被开启，且开关电阻单元410(420、430)的阻值大约等于电阻411(421、431)的阻值。当C1(C2、C3)为低，开关412(422、432)被关闭，且开关电阻单元410(420、430)大约相当于一开路的电路。
通过改变逻辑信号C1、C2、C3等等其中之一的值，可调电阻400的阻值可被调整。由于这对本领域技术人员而言是显而易知的，因此冗余的解释应非必要。于一实施例中，电阻411、421、431等等都是相同的；此例中，当C1、C2、C3等等中更多(更少)的逻辑信号被设为高，可调电阻400具有较小的(较大的)阻值，且该控制信号的增量(减量)会导致可调电阻400的阻值的减少(增加)，该控制信号的增量(减量)发生在当C1、C2、C3等等其中之一由低(高)转高(低)时。
于一实施例中，电阻负载210的阻值是依据该阻值与晶体管负载220的阻值之间的比较结果而被调整。图5依据本公开的一实施例显示一校准电路500的功能方框图。校准电路500包含一电阻负载(Resistor load)510、一晶体管负载(Transistor load)520、一比较器(comparator)530以及一有限状态机(FSM)540。电阻负载510可为电阻负载210的一复制品；或者若一就地校准(in-situ calibration)被执行时，电阻负载510可为电阻负载210本身。同样地，晶体管负载520可为晶体管负载220的一复制品；或者若一就地校准被执行时，晶体管负载520可为晶体管负载220本身。电阻负载510与晶体管负载520并非被配置成并联连接形态，而是分开地接收一第一电流I1与一第二电流I2，从而分别地建立一第一电压V1与一第二电压V2。比较器530比较该第一电压V1与该第二电压V2，并输出一逻辑信号DEC指出该第一电压V1是否高于该第二电压V2。有限状态机540接收该逻辑信号DEC，并输出一控制信号CTL以调整电阻负载510。该控制信号CTL的值的增加(减少)会导致电阻负载510的阻值的减少(增加)。
举例而言，当图4的可调电阻400用来实现电阻负载510时，该控制信号CTL为所述逻辑信号C1、C2、C3等等的集合，该控制信号CTL的值的增加(减少)是通过将C1、C2、C3等等其中之一从低(高)翻转至高(低)而实现。若该逻辑信号DEC指出该第一电压V1高于(低于)该第二电压V2，有限状态机540会增加(减少)该控制信号CTL的值，以降低(提高)电阻负载510的阻值。因此，电阻负载510的阻值被调整，以令该阻值趋近等于晶体管负载520的阻值乘以一因数，该因数是依I2/I1而定，I2/I1为该第二电流I2与该第一电流I1之间的比例。举例而言，若I1为I2的三倍，电阻负载510的阻值会被调整，以令该阻值趋近于晶体管负载520的阻值的三分之一，此作法可通过欧姆定律来证实，欧姆定律为本领域技术人员所熟知。
于一实施例中，校准电路500进一步包含一温度检测器(未显示于图5)，其测量一温度，且该第一电流I1与该第二电流I2是基于该温度以及依据一查找表(look-up table)(未显示于图5)而被缩放。在一较高的(较低的)温度下，随着电阻负载510的阻值较高(较低)，I2/I1的值为该查找表中较大的(较小的)值。通过上述方式，电阻负载510的阻值会被调整，以令该阻值趋近等于晶体管负载520的阻值乘以一缩放因数(scaling factor)，该缩放因数是依据该温度而设定。通过使用一电流镜架构，一电流像是I1或I2可以被调整，由于电流镜为现有技术，因此本说明书在此不予详述。比较器、温度检测器、有限状态机以及查找表同样为本领域技术人员所熟知，因此本说明书在此不予详述。
若电阻负载510为电阻负载210的复制品，校准电路500的控制信号CTL是用来控制电阻负载210。
于一实施例中，该参考电流IREF为一固定转导(constant-gm)电流，其为现有技术，因此本说明书不予详述。于另一实施例中，该参考电流IREF为一PTAT(与绝对温度成比例的(proportional to absolute temperature))电流，其同样为现有技术，因此本说明书不予详述。固定转导电流与PTAT电流都可通过电流镜架构来缩放，由于电流镜架构为现有技术，故本说明书不予详述。
于一替代实施例中，晶体管负载210被参考负载110取代，参考负载110包含一NMOS晶体管与一PMOS晶体管堆叠在一起，且该二晶体管按一二极管连接形态(diode-connecttopology)而被配置。
虽然本发明的实施例如上所述，然而所述实施例并非用来限定本发明，本技术领域技术人员可依据本发明的明示或隐含的内容对本发明的技术特征施以变化，凡此种种变化均可能属于本发明所寻求的专利保护范围，换言之，本发明的专利保护范围须视本说明书的权利要求所界定者为准。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：温度感测带、温度控制组件和方法