阅读说明：本技术 封装结构的形成方法 (Forming method of packaging structure ) 是由 蔡宗甫 叶宫辰 黄怡婷 林士庭 卢思维 于 2020-04-24 设计创作，主要内容包括：本公开提供一种封装结构的形成方法,包括：形成基板通孔结构于基板之中；形成第一沟槽于基板之中；使用第一接合结构堆叠第一堆叠晶粒封装结构于基板之上,第一接合结构位于基板及第一堆叠晶粒封装结构之间,且空腔位于两邻近第一接合结构之间；形成底胶层于第一堆叠晶粒封装结构之上且于空腔之中,其中底胶层形成于第一沟槽的部分之中；以及形成封装层于底胶层之上。(The present disclosure provides a method for forming a package structure, including: forming a substrate through hole structure in the substrate; forming a first trench in the substrate; stacking a first stacked die package structure on a substrate using a first bonding structure, the first bonding structure being located between the substrate and the first stacked die package structure, and a cavity being located between two adjacent first bonding structures; forming a bottom glue layer on the first stacked die package structure and in the cavity, wherein the bottom glue layer is formed in a portion of the first trench; and forming a packaging layer on the bottom glue layer.)

封装结构的形成方法

技术领域

本发明实施例涉及一种半导体装置的制造方法，且特别涉及一种封装结构的形成方法。

背景技术

半导体元件使用于各种电子应用之中，例如个人电脑、行动电话、数码相机、及其他电子设备。半导体元件通常以依序沉积绝缘或介电层、导电层、以及半导体层材料于半导体基板之上制造，并使用光刻图案化各材料层以在其上形成电路组件和零件。许多集成电路一般于单一半导体晶片上制造，且以沿着切割道在集成电路之间锯开切割晶片上的个别晶粒。个别晶粒通常以例如多芯片模块，或者以其他封装类型分别封装。

新的封装科技，例如层叠封装(package on package，PoP)已开始发展，具有装置晶粒的顶封装接合至具另一装置晶粒的底封装。通过采用新的封装技术，可将不同或相似功能的封装整合在一起。

虽然现有的封装结构及制造封装结构的方法对于原目的来说已经足够，其并非在各个面向皆令人满意。

发明内容

本发明实施例包括一种封装结构的形成方法，包括：形成基板通孔结构于基板之中；形成第一沟槽于基板之中；使用第一接合结构堆叠第一堆叠晶粒封装结构于基板之上，第一接合结构位于基板及第一堆叠晶粒封装结构之间，且空腔位于两邻近第一接合结构之间；形成底胶层于第一堆叠晶粒封装结构之上且于空腔之中，其中底胶层形成于第一沟槽的部分之中；以及形成封装层于底胶层之上。

附图说明

以下将配合所附附图详述本发明实施例。应注意的是，各种特征部件并未按照比例绘制且仅用以说明例示。事实上，元件的尺寸可能经放大或缩小，以清楚地表现出本发明实施例的技术特征。

图1A-图1M是根据一些实施例绘示出形成封装结构的各阶段剖面图。

图2A是根据一些实施例绘示出封装结构的俯视图。

图2B-图2C是根据一些实施例绘示出图2A的区域A的放大剖面图。

图3A-图3B是根据一些实施例绘示出形成封装结构的各阶段剖面图。

图4A-图4B是根据一些实施例绘示出形成封装结构的各阶段剖面图。

图5A-图5B是根据一些实施例绘示出形成封装结构的各阶段剖面图。

图6A-图6B是根据一些实施例绘示出形成封装结构的各阶段剖面图。

附图标记说明如下:

100a,100b,100c,100d,100e:封装结构

11:第一晶粒区域

12:第二晶粒区域

13:切割道区域

19:回流工艺

102:基板

102a:前表面

102b:后表面

103:阻挡层

104:导电结构

105:基板通孔结构

106:导电层

108:介电层

110:内连结构

112:凸块下金属层

114:导电连接器

116:附着层

118:载体基板

119:保护胶

120:钝化层

123,123a,123b:第一沟槽

125:第二沟槽

127,127a,127b:第三沟槽

130:第一晶粒

132:接合结构

133:阻挡层

134:第一导电连接器

135:基板通孔结构

136:第二导电连接器

137:导电结构

138:焊点

141:空腔

150:第一堆叠晶粒封装结构

150a:第一侧壁

150b:第二侧壁

158:底胶材料

160:底胶层

170:封装层

172:框架胶带

230:第二晶粒

250:第二堆叠晶粒封装结构

250a:第一侧

W₁,W₁’:第一宽度

W₂,W₂’:第二宽度

W₃:第三宽度

W₄:第四宽度

H₁,H₁’:第一深度

H₂,H₂’:第二深度

H₃:第三深度

H₄:第四深度

D₁:第一距离

D₂:第二距离

D₃:第三距离

D₄:第四距离

A-A’:线

A:区域

具体实施方式

以下的公开内容提供许多不同的实施例或范例以实施本案的不同特征。以下的公开内容叙述各个构件及其排列方式的特定范例，以简化说明。当然，这些特定的范例并非用以限定。例如，若是本发明实施例叙述了一第一特征部件形成于一第二特征部件之上或上方，即表示其可能包含上述第一特征部件与上述第二特征部件是直接接触的实施例，亦可能包含了有附加特征部件形成于上述第一特征部件与上述第二特征部件之间，而使上述第一特征部件与第二特征部件可能未直接接触的实施例。此外，本发明实施例可在各范例重复使用标号及/或文字。这样的重复是为了简洁及清楚起见，而并非表示所讨论的各实施例及/或形态之间的关系。

描述了一些本发明实施例。通过各视图及所述的实施例，相似的元件可使用相似的标号表示。应理解的是，可在这些实施例所述的阶段之前、之中、及/或之后提供额外的操作。不同的实施例可取代或消除所述的一些阶段。

亦可包括其他部件及工艺。例如，可包括测试结构以助于三维封装或三维集成电路元件的验证测试。测试结构可包括例如允许三维封装或三维集成电路元件测试的重分布结构中或基板上所形成的测试垫层、使用探针及/或探针卡、及其相似物。除了在最终结构上，验证测试亦可在中继结构上进行。此外，可使用此处所示的结构及方法与测试方法结合，其包括已知良好晶粒的中间验证，以增加良率及降低成本。

提供了半导体装置结构及其形成方法的实施例。根据一些实施例，图1A-图1M绘示出形成封装结构100a各阶段的剖面图。存储器晶粒堆叠于基底基板之上，且形成沟槽于基底基板之中。当底胶材料分散入两邻近存储器晶粒之间的空腔时，多余的底胶材料流入第一沟槽之中。由于底胶层被第一沟槽分割成离散部分，更进一步减少了封装结构的翘曲。

参见图1A，提供了基板102。基板102包括位于第一晶粒区域11、第二晶粒区域12、以及第一晶粒区域11及第二晶粒区域12之间的切割道区域13。基板102包括前表面102a及后表面102b。基板102是作为逻辑电路的基础晶粒。基板102是逻辑晶粒以控制上方堆叠的晶粒，例如(随后形成的)存储器晶粒。

基板102可以由硅或其他半导体材料制成。或者或此外，基板102可包括其他元素半导体材料例如锗。在一些实施例中，基板102以化合物半导体例如碳化硅(siliconcarbide)、砷化镓(gallium arsenic)、砷化铟(indium arsenide)、或磷化铟(indiumphosphide)制成。在一些实施例中，基板102以合金半导体例如硅锗(silicon germanium)、碳化硅锗(silicon germanium carbide)、砷磷化镓(gallium arsenic phosphide)、或铟磷化镓(gallium indium phosphide)制成。在一些实施例中，基板102包括外延层。例如，基板102具有覆盖块材半导体的外延层。

数个导电结构104形成于基板102之中。导电结构104从基板102的前表面102a朝基板102的后表面102b延伸。在一些实施例中，以形成数个从基板102的前表面102a延伸的沟槽(未绘示)形成导电结构104。之后，填充阻挡层103于每个沟槽之中，且形成导电结构104于阻挡层103之上及每一沟槽之中。

形成内连结构110于导电结构104及基板102之上。可使用内连结构110作为绕线的重分布(redistribution，RDL)结构。内连结构110包括多导电层106形成于多介电层108之中。在一些实施例中，从介电层108顶部的顶表面露出或突出部分导电层106。露出或突出的导电层106可作为接合垫，其后将在此形成导电凸块(例如含锡焊料凸块)及/或导电柱(例如铜柱)。

可以一或多种聚合物材料制成介电层108，或包括一或多种聚合物材料。聚合物材料可包括聚苯并恶唑(polybenzoxazole，PBO)、聚酰亚胺(polyimide，PI)、一或多种其他合适的聚合物材料、或上述的组合。在一些实施例中，聚合物材料为光敏的。在一些实施例中，介电层的部分或全部以聚合物材料以外的介电材料制成，或包括聚合物材料以外的介电材料。介电材料可包括氧化硅(silicon oxide)、碳化硅(silicon carbide)、氮化硅(siliconnitride)、氮氧化硅(silicon nitride)、一或多种其他合适的材料、或上述的组合。

接着，形成凸块下金属层112于内连结构110之上，且形成导电连接器114于凸块下金属层112之上。凸块下金属层112可以钛(titanium)、氮化钛(titanium nitride)、钽(tantalum)、氮化钽(tantalum nitride)、钨(tungsten)、钨化钛(titanium tungsten)、镍(nickel)、金(gold)、铬(chrome)、铜(copper)、铜合金、其他合适的材料、或上述的组合制成。导电连接器114可以铜、铜合金、或其他合适的材料制成。

之后，根据一些实施例，如图1B所绘示，基板102通过附着层116附接至载体基板118。之后，形成保护胶119于内连结构110及载体基板118之间。使用保护胶119以保护导电连接器114免于在后续工艺步骤中受损害。

附着层116用以作为暂时的附着层。附着层116可为胶或胶带。在一些实施例中，附着层为光敏的且易于以光照而与载体基板118分离。例如，使用照射紫外(ultra-violet，UV)光或激光于基板118之上以分离附着层。在一些实施例中，附着层为光热转换(light-to-heat-conversion，LTHC)涂布。在一些其他实施例中，附着层116为热敏的且当暴露于热时容易从载体基板118分离。

配置载体基板118以在后续的工艺步骤提供暂时的机械及结构支撑。载体基板118包括玻璃、氧化硅、氧化铝、金属、上述的组合、及/或其相似物。根据一些实施例，载体基板118包括金属框架。

接着，根据一些实施例，如图1C所绘示，使用载体基板118作为支撑薄化基板102。在一些实施例中，从后表面102b薄化基板102直至露出导电结构104。结果，形成基板通孔(through-substrate via，TSV)结构105于基板102之中。基板通孔结构105可称为硅通孔(through-silicon via)。

在一些实施例中，使用平坦化工艺薄化基板102。平坦化工艺可包括化学机械研磨(chemical mechanical polishing，CMP)工艺、研磨工艺、蚀刻工艺、其他合适的工艺、或上述的组合。

接着，根据一些实施例，如图1D所绘示，从后表面102b更进一步薄化基板102。结果，基板通孔结构105突出于基板102。在一些实施例中，使用蚀刻工艺或其他合适的工艺薄化基板102。

之后，根据一些实施例，如图1E所绘示，沉积钝化层120于基板102之上。钝化层120包围基板通孔结构105的突出部分。

在一些实施例中，以氧化硅、氮化硅、另一合适的材料、或上述的组合制成钝化层120。在一些实施例中，使用旋转涂布工艺、化学气相沉积(chemical vapor deposition，CVD)工艺、其他合适的工艺、或上述的组合沉积钝化层120。

之后，根据一些实施例，如图1F所绘示，在沉积的钝化层120上进行平坦化工艺以露出基板通孔结构105。

接着，形成第一沟槽123及第二沟槽125于第一晶粒区域11之中，且形成第三沟槽127于第二晶粒区域12之中。第一沟槽123、第二沟槽125、及第三沟槽127延伸穿过钝化层120且从后表面102b延伸进入部分基板102。

形成第一沟槽123、第二沟槽125、及第三沟槽127于第一晶粒区域11及第二晶粒区域12的周围区域中，且无晶粒直接形成于第一沟槽123、第二沟槽125、及第三沟槽127之上。配置第一沟槽123、第二沟槽125、及第三沟槽127以接收多余的底胶材料158(后续于图1I中形成)。

第一沟槽123在水平方向具有第一宽度W₁且在垂直方向具有第一深度H₁。第二沟槽125在水平方向具有第二宽度W₂且在垂直方向具有第二深度H₂。第三沟槽127在水平方向具有第三宽度W₃且在垂直方向具有第三深度H₃。在一些实施例中，第一宽度W₁、第二宽度W₂、或第三宽度W₃独立地在约25μm至约150μm的范围中。在一些实施例中，第一深度H₁、第二深度H₂、或第三深度H₃独立地在约2μm至约20μm的范围中。当第一沟槽123、第二沟槽125、及第三沟槽127的宽度在上述的范围之内时，底胶材料158可有效地以第一沟槽123、第二沟槽125、及第三沟槽127阻挡。当第一沟槽123、第二沟槽125、及第三沟槽127的深度在上述的范围之内时，第一沟槽123、第二沟槽125、及第三沟槽127具有足够的空间以容纳底胶材料158。

在一些实施例中，基板102具有介于约40μm至约60μm的范围的深度。在一些实施例中，第一深度H₁与基板102厚度的比例介于约5％至约35％的范围。

平坦化工艺可包括化学机械研磨工艺、研磨工艺、蚀刻工艺、另一合适的工艺、或上述的组合。在一些实施例中，以激光蚀刻工艺形成第一沟槽123、第二沟槽125、及第三沟槽127。在一些实施例中，以蚀刻工艺例如干蚀刻工艺或湿蚀刻工艺形成第一沟槽123、第二沟槽125、及第三沟槽127。

之后，根据一些实施例，如图1G所绘示，形成第一存储器晶粒130于第一晶粒区域11中的基板102之上，且形成第二存储器晶粒230于第二晶粒区域12中的基板102之上。第一晶粒130及第二晶粒230从晶片切割，且可为“已知良好的晶粒”。在一些实施例中，第一晶粒130及第二晶粒230为存储器晶粒。第一晶粒130及第二晶粒230可包括静态随机存取存储器(static random access memory，SRAM)装置、动态随机存取存储器(dynamic randomaccess memory，DRAM)装置、高频宽存储器(high bandwidth memory，HBM)、或其他存储器晶粒。

第一晶粒130及第二晶粒230通过接合结构132接合至基板102。接合结构132包括第一导电连接器134、第二导电连接器136、及第一导电连接器134及第二导电连接器136之间的焊点138。

第一导电连接器134形成于基板通孔结构105之上，且第一焊料层(未绘示)形成于第一导电连接器134之上。第二导电连接器136形成于第一晶粒130之下，且第二焊料层(未绘示)形成于第二导电连接器136之下。第一导电连接器134以进行回流工艺接合至第二导电连接器136。接着，融化并重塑第一焊料层及第二焊料层以一并形成焊点138。在一些实施例中，形成金属间化合物(intermetallic compound，IMC)(未绘示)于焊点138及第一导电连接器134、第二导电连接器136之间。

形成数个基板通孔(TSV)结构135于第一晶粒130及第二晶粒230之中。基板通孔结构135以接合结构132电性连接至基板通孔结构105。每一基板通孔结构135包括导电结构137和包围导电结构137的阻挡层133。每一晶粒的基板通孔结构135电性连接至基板102的相应基板通孔(TSV)结构105。

接着，根据一些实施例，如图1H所绘示，数个晶粒堆叠于第一晶粒130及第二晶粒230之上以分别在第一晶粒区域11中形成第一堆叠晶粒封装结构150及在第二晶粒区域12中形成第二堆叠晶粒封装结构250。之后，对第一堆叠晶粒封装结构150及第二堆叠晶粒封装结构250进行回流工艺19以回流并接合两邻近晶粒(例如存储器晶粒)之间的接合结构132。结果，形成第一堆叠晶粒封装结构150于第一晶粒区域11中的基板102之上，且形成第二堆叠晶粒封装结构250于第二晶粒区域12中的基板102之上。

在一些实施例中，回流工艺19为大量回流工艺。在温度约摄氏220度至约摄氏275度的范围下进行回流工艺(回流阶段)。在一些实施例中，回流工艺(回流阶段)进行约60秒至约120秒的时间范围。

应注意的是，在回流工艺19时，未施加压力于第一堆叠晶粒封装结构150及第二堆叠晶粒封装结构250以避免挤出接合结构132中多余的焊料层，且避免两邻近接合结构132之间所不想要的连接。

在一些实施例中，第一堆叠晶粒封装结构150包括数个存储器晶粒。在一些实施例中，第二堆叠晶粒封装结构250包括数个存储器晶粒。每个存储器晶粒以数个接合结构132堆叠。存储器晶粒之间的信号可通过基板通孔(TSV)结构135及接合结构132传递。每一第一堆叠晶粒封装结构150或第二堆叠晶粒封装结构250中晶粒的基板通孔结构135电性连接至相应的基板102的基板通孔(TSV)结构105。存储器晶粒的数目并不限于四个，且此数目可依据实际应用调整。

数个空腔141位于第一堆叠晶粒封装结构150中及第二堆叠晶粒封装结构250中的邻近晶粒之间。更具体而言，空腔141位于两邻近接合结构132之间。

之后，根据一些实施例，如图1I所绘示，以喷嘴15从第一堆叠晶粒封装结构150的第一侧150a(底胶材料158从喷嘴15的入口端)散布底胶材料158。此外，以喷嘴15从第二堆叠晶粒封装结构250的第一侧250a(底胶材料158从喷嘴15的入口端)散布底胶材料158。箭头绘示出底胶材料158的流动。使用底胶分配装置(未绘示)的喷嘴15分配底胶材料158于基板102之上。

底胶层160包围并保护第一导电连接器134及第二导电连接器136。在一些实施例中，底胶层160直接接触第一导电连接器134及第二导电连接器136。底胶层160位于空腔141之间以保护第一堆叠晶粒封装结构150、第二堆叠晶粒封装结构250、及基板102之间的接合结构132。

在一些实施例中，底胶层160包括填料分散于其中的环氧基树脂(epoxy-basedresin)。填料可包括绝缘纤维、绝缘颗粒、其他合适的元素、或上述的组合。

应注意的是，当底胶材料158流入空腔141时，底胶材料158以毛细力流入第一沟槽123。由于第二沟槽125位于第一堆叠晶粒封装结构150的第二侧150b，且底胶材料158未触及第二侧150b，第二沟槽125仍是空的。在一些实施例中，底胶层160填充部分第一沟槽123，但由于底胶材料158首先流入第一沟槽123，第二沟槽125仍是空的。

在一些实施例中，底胶层160完全填充第一沟槽123。在一些其他实施例中，底胶层160填充第一沟槽123的底部，但第一沟槽123的顶部仍为空的。类似于第一沟槽123，在一些实施例中，底胶层160填充第三沟槽127的底部。

第一堆叠晶粒封装结构150的第一侧壁150a(底胶材料158从喷嘴15的入口端)与第一沟槽123的第一侧壁之间为第一距离D₁。第一堆叠晶粒封装结构150的第二侧壁150b(底胶材料158的出口端)与第二沟槽125的第一侧壁之间为第二距离D₂。第二堆叠晶粒封装结构250的第一侧壁250a(底胶材料158从喷嘴15的入口端)与第三沟槽127的第一侧壁之间为第三距离D₃。第一堆叠晶粒封装结构150的第二侧壁150b(底胶材料158的出口端)与第二堆叠晶粒封装结构250的第一侧壁250a(底胶材料158从喷嘴15的入口端)之间为第四距离D₄。

由于底胶材料158的量在入口端比底胶材料158的量在出口端多，底胶材料158最初在入口端分配的舌部(或底胶圆角)区域比底胶材料158在出口端的侧边区域宽。在一些实施例中，第二沟槽125相较于第一沟槽123更靠近第一堆叠晶粒封装结构150。

在一些实施例中，第一距离D₁大于第二距离D₂以使底胶材料158流经长路径以抵达第一沟槽123。因此，降低了第一沟槽123过载的风险。

在一些实施例中，第一距离D₁大抵等于第三距离D₃。在一些实施例中，第四距离D₄在约1000μm至约1200μm的范围。在一些实施例中，第二距离D₂在约200μm至约300μm的范围。在一些实施例中，第一距离D₁在约300μm至约400μm的范围。在一些实施例中，第一距离D₁与第四距离D₄的比例在约25％至约40％的范围。

接着，根据一些实施例，如图1J所绘示，底胶材料158继续从第一堆叠晶粒封装结构150的第一侧150a流至第一堆叠晶粒封装结构150的第二侧150b。空腔141完全以底胶材料158填充。

在一些实施例中，形成部分底胶层160于第二沟槽125的底部。在一些其他实施例中，底胶层160未形成于第二沟槽125之中。

在一些实施例中，形成底胶层160涉及射出工艺、涂布工艺、分配工艺、层压工艺、应用工艺、一或多个其他可用的工艺、或上述的组合。在一些实施例中，在形成底胶层160时使用热固化工艺。在一些实施例中，固化工艺在温度约摄氏150度至约摄氏250度的范围下操作。在一些实施例中，操作固化工艺为时约10分钟至约10小时。

应注意的是，由于底胶材料158具有相对于基板102的热膨胀系数(coefficientof thermal expansion，CTE)较大的热膨胀系数。在一些实施例中，底胶材料158的热膨胀系数为约30ppm/C，且基板102的热膨胀系数小于10ppm/C。因此，由于底胶材料158和基板102的热膨胀系数不匹配，在固化工艺后可能发生封装结构100a的翘曲。为了减少或避免封装结构100a的翘曲，形成沟槽123、125、127于基板102之中以分离底胶层160为离散的部分。更具体而言，以沟槽123、125、127阻挡底胶桥接。

如图1J所绘示，底胶层160包括第一部分位于第一晶粒区域11中的第一堆叠晶粒封装结构150之上，以及第二部分位于第二晶粒区域12中的第二堆叠晶粒封装结构250之上。第一部分与第二部分分离。第一堆叠晶粒封装结构150及第二堆叠晶粒封装结构250之间无底胶桥接。更具体而言，底胶层160未累积于切割道区域13之中。底胶层160的收缩体积减少了，而因此减少了翘曲问题。

接着，根据一些实施例，如图1K所绘示，形成封装层170于底胶层160之上。底胶层160和封装层170之间存在界面。封装层170包围且保护第一堆叠晶粒封装结构150及第二堆叠晶粒封装结构250。封装层170在底胶层160分离的第一部分及第二部分之间。

封装层170以模制化合物材料制成。模制化合物材料可包括聚合物材料，例如填料分散于其中的环氧基树脂。在一些实施例中，施加液态模制化合物材料于第一堆叠晶粒封装结构150及第二堆叠晶粒封装结构250之上。液态模制化合物材料可流入第一堆叠晶粒封装结构150及第二堆叠晶粒封装结构250之间的空间。接着使用热工艺以固化液态模制化合物材料且将其转移为封装层170。

接着，根据一些实施例，如图1L所绘示，移除了载体基板118及保护胶119，且上下翻转第一堆叠晶粒封装结构150及第二堆叠晶粒封装结构250并置于框架胶带172之上。接着，进行切单工艺以分离晶片级封装结构为多晶粒级封装结构。在一些实施例中，切单工艺为切割工艺。在一些实施例中，沿切割道区域13进行切割工艺。

框架胶带172用以作为暂时基板。框架胶带172基板在后续工艺步骤时提供了机械及结构支持，例如于后将详述的细节。

接着，如图1M所绘示，移除了框架胶带172，且获得了多晶粒级封装结构。形成内连结构110于基板102的前表面102a之上，且形成钝化层120于基板102的后表面102b之上。

形成第一堆叠晶粒封装结构150于基板102的后表面102b之上，且形成底胶层160于第一堆叠晶粒封装结构150之上。底胶层160包括第一突出部分，其延伸于基板通孔(TSV)结构105顶表面之下，且封装层170包括突出结构，其延伸于基板通孔(TSV)结构105顶表面之下。

形成第二堆叠晶粒封装结构250于基板102的后表面102b之上，且形成底胶层160于第二堆叠晶粒封装结构250之上。底胶层160包括第一突出部分，其延伸于基板通孔(TSV)结构105顶表面之下，且封装层170包括突出结构，其延伸于基板通孔(TSV)结构105顶表面之下。

应注意的是，由于底胶材料158流入第一沟槽123、第二沟槽125、及第三沟槽127，底胶层160分割为数个分离的部分。底胶层160在第一堆叠晶粒封装结构150及第二堆叠晶粒封装结构250之间不连续。因此，底胶层160未累积于切割道区域13之中，且减少了底胶层的收缩体积。因此，可减少热膨胀不匹配所造成封装结构110a的翘曲。

根据一些实施例，图2A绘示出封装结构100a的俯视图。根据一些实施例，图2B-图2C绘示出图2A的区域A的放大剖面图。图1H绘示出沿图2A的线A-A’截取的剖面图。

如图2B所绘示，在第一晶粒区域11中，形成第一沟槽123及第二沟槽125于第一堆叠晶粒封装结构150的两侧。第一沟槽123平行于第二沟槽125，且第一沟槽123以其他沟槽连接至第二沟槽125。因此，形成了环状沟槽结构包围第一堆叠晶粒封装结构150。

在第二晶粒区域12中，第三沟槽127位于第二堆叠晶粒封装结构250的一侧。形成了U状沟槽结构以包围第二堆叠晶粒封装结构250。

如图2C所绘示，在第一晶粒区域11之中，环状结构包括第一沟槽123及第二沟槽125包围第一堆叠晶粒封装结构150。在第二晶粒区域12之中，第三沟槽127包围第二堆叠晶粒封装结构250。

根据一些实施例，图3A-图3B绘示出形成封装结构100b各阶段的剖面图。封装结构100b与图1H中所绘示的封装结构100a相似或相同，除了形成第四沟槽129于切割道区域13之中以外。用以形成半导体装置结构100b的工艺与材料可与用以形成半导体装置结构100a的工艺与材料相似或相同，且于此处不重述。

第四沟槽129具有水平方向的第四宽度W₄及垂直方向的第四深度H₄。在一些实施例中，第四宽度在约50μm至约100μm的范围。在一些实施例中，第四深度H₄独立地在约4μm至约6μm的范围。

之后，如图3B所绘示，在第二晶粒区域12中，底胶层160完全填充第三沟槽127，但底胶层160未完全填充第四沟槽129。形成底胶层160于第四沟槽129的底部，且形成封装层170于第四沟槽129的顶部。在第一晶粒区域11中，在一些实施例中，底胶层160占据第一沟槽123的约80％，且封装层占据第一沟槽123的约20％。在一些实施例中，底胶层160占据第二沟槽125的约20％，封装层占据第二沟槽125的约80％。之后，图3B的结构继续进行图1L-图1M的步骤。

根据一些实施例，图4A-图4B绘示出形成封装结构100c各阶段的剖面图。封装结构100c与图1H所绘示的封装结构100a相似或相同，除了两第一沟槽123a、123b位于第一堆叠晶粒封装结构150的第一侧，及两第三沟槽127a、127b位于第二堆叠晶粒封装结构250的第一侧之外。第一沟槽的第一条标示为123a，且第一沟槽的第二条标示为123b。此外，第三沟槽的第一条标示为127a，且第三沟槽的第二条标示为127b。

用以形成半导体装置结构100c的工艺与材料可与用以形成半导体装置结构100a的工艺与材料相似或相同，且于此处不重述。应注意的是，可根据实际应用调整第一沟槽123的数目、第二沟槽125的数目、或第三沟槽127的数目。

接着，如图4B所绘示，在第一晶粒区域11之中，第一沟槽的第一条123a比第一沟槽的第二条123b更靠近第一堆叠晶粒封装结构150。第一沟槽的第二条123b比第一沟槽的第一条123a更远离第一堆叠晶粒封装结构150。底胶层160可占据第一沟槽的第一条123a的一半，且封装层170可占据第一沟槽的第一条123a的一半。底胶层160未流入第一沟槽的第二条123b，且第一沟槽的第二条123b以封装层170完全填充。

第二晶粒区域12之中，第三沟槽的第一条127a比第三沟槽的第二条127b更靠近第二堆叠晶粒封装结构250。底胶层160可占据第三沟槽的第一条127a的一半，但底胶层160未流入第三沟槽的第二条127b。之后，图4B的结构继续进行图1L-图1M的步骤。

根据一些实施例，图5A-图5B绘示出形成封装结构100d各阶段的剖面图。封装结构100d与图4A所绘示出的封装结构100c相似或相同，除了第一沟槽的第二条123b比第一沟槽的第一条123a更深且更窄，且第三沟槽的第二条127b比第三沟槽的第一条127a更深且更窄之外。更具体而言，第一沟槽的第二条123b的底表面低于第一沟槽的第一条123a的底表面。

在一些其他实施例中，第一沟槽的第一条123a比第一沟槽的第二条123b更深且更窄。在一些其他实施例中，第三沟槽的第一条127a比第三沟槽的第二条127b更深且更窄。第一沟槽的第二条123b具有在水平方向的第一宽度W₁’以及在垂直方向的第一深度H₁’。第三沟槽的第二条127b具有在水平方向的第二宽度W₂’以及在垂直方向的第二深度H₂’。

用以形成半导体装置结构100d的工艺与材料可与用以形成半导体装置结构100a的工艺与材料相似或相同，且于此处不重述。

接着，如图5B所绘示，在第一晶粒区域11中，第一沟槽的第一条123a以底胶层160完全填充，且底胶层160流入第一沟槽的第二条123b的底部。第一沟槽的第二条123b的顶部以封装层170填充。在第一晶粒区域11中，底胶层160具有第一突出部分(在第一沟槽的第一条123a中)及第二突出部分(在第一沟槽的第二条123b中)延伸于基板通孔结构105的顶表面之下。第二突出部分相较于第一突出部分更远离基板通孔结构105的顶表面。

此外，在第二晶粒区域12中，第三沟槽的第一条127a以底胶层160完全填充且底胶层160持续流入第三沟槽的第二条127b的底部。之后，图5B的结构继续进行图1L-图1M的步骤。

根据一些实施例，图6A-图6B绘示出形成封装结构100e各阶段的剖面图。封装结构100e与图1H所绘示出的封装结构100a相似或相同，除了形成第二沟槽125于第一晶粒区域11之中，且形成第五沟槽131于第二晶粒区域12之中。用以形成半导体装置结构100e的工艺与材料可与用以形成半导体装置结构100a的工艺与材料相似或相同，且于此处不重述。

之后，如图6B所绘示，底胶材料158从第二晶粒区域12通过切割道区域13流至第一晶粒区域11中的第二沟槽125。之后，形成封装层170于底胶层160上。因此，底胶层160以第二沟槽125分割为两离散部分。因此，由于第二沟槽125阻挡了底胶桥接，避免了封装结构100e的翘曲。之后，图6B的结构继续进行图1L-图1M的步骤。

应注意的是，形成第一沟槽123、第二沟槽125、及第三沟槽127于基板102的后表面102b上。沟槽123、125、及127提供了底胶材料158的容纳空间以确保底胶材料158的最小收缩。因此，可有效减少封装结构的翘曲问题。

提供了形成封装结构及其形成方法的实施例。封装结构包括在基板之中形成通孔结构且在基板中形成第一沟槽。存储器晶粒堆叠于基板上，且底胶材料分散入两邻近存储器晶粒之间的空腔中。当底胶材料分散入空腔中，底胶材料流入第一沟槽之中。之后，对底胶材料进行固化工艺以形成底胶层。以第一沟槽分割底胶层为分离的或离散的部分。在固化工艺之后，底胶层收缩的体积减少了，且封装结构的翘曲问题更进一步减少。因此，改善了封装结构的良率及效能。

在一些实施例中，提供了一种封装结构的形成方法。此方法包括形成基板通孔结构于基板之中，且形成第一沟槽于基板之中。此方法包括使用多个第一接合结构堆叠第一堆叠晶粒封装结构于基板之上。第一接合结构介于基板及第一堆叠晶粒封装结构之间，且多个空腔位于两邻近第一接合结构之间。此方法亦包括形成底胶层于第一堆叠晶粒封装结构之上且于空腔之中，且形成底胶层于第一沟槽的部分之中。此方法还包括形成封装层于底胶层之上。在一实施例中，此方法还包括移除基板的部分，使得基板通孔结构突出于基板的顶表面；形成钝化层于基板通孔结构及基板之上；以及移除钝化层的部分以露出基板通孔结构。在一实施例中，此方法还包括形成第一连接器于基板通孔结构之上；形成第二连接器于第一堆叠晶粒封装结构之下；以及接合第一连接器及第二连接器以形成接合结构之一。在一实施例中，第一堆叠晶粒封装结构包括多个存储器晶粒。在一实施例中，在基板中形成基板通孔结构中包括：形成导电连接器于基板的前表面上，第一连结器位于基板通孔结构上；接合导电连接器至载体基板；以及从基板的后表面薄化基板。在一实施例中，此方法还包括形成第二沟槽于基板之中，第二沟槽比第一沟槽更远离第一堆叠晶粒封装结构；以及形成封装层于第二沟槽之中。在一实施例中，第二沟槽比第一沟槽更深。在一实施例中，此方法还包括形成第二沟槽于基板之中，第一堆叠晶粒封装结构位于第一沟槽及第二沟槽之间；从第一堆叠晶粒封装结构的第一侧至第一堆叠晶粒封装结构的第二侧分散底胶材料以形成底胶层，相较于第二沟槽，第一侧更靠近第一沟槽；以及在以底胶层填充第一沟槽的部分之后，以底胶材料填充第二沟槽的部分。在一实施例中，第一堆叠晶粒封装结构的第一侧壁及第一沟槽之间具第一距离，第一堆叠晶粒封装结构的第二侧壁及第二沟槽之间具第二距离，且第一距离大于第二距离。在一实施例中，此方法还包括形成内连结构于基板的前表面上；形成基板通孔结构于基板的后表面上；以及形成第一沟槽于基板的后表面上。

在一些实施例中，提供了一种封装结构的形成方法。此方法包括提供基板。基板包括第一晶粒区域、第二晶粒区域、及于第一晶粒区域及第二晶粒区域之间的切割道区域。此方法亦包括形成第一沟槽于基板的第一晶粒区域之中，且形成第二沟槽于基板的第二晶粒区域之中。此方法还包括堆叠多个第一存储器晶粒于基板之上，且第一堆叠晶粒封装结构邻近第一沟槽。此方法包括堆叠多个第二存储器晶粒于基板之上，且第二堆叠晶粒封装结构邻近第二沟槽。此方法还包括形成底胶层于第一存储器晶粒、第二存储器晶粒、及基板之间，且底胶层包括第一存储器晶粒上的第一部分及第二存储器晶粒上的第二部分，且第一部分与第二部分相隔。此方法包括形成封装层于底胶层之上，且封装层位于底胶层的第一部分及第二部分之间。在一实施例中，此方法还包括形成多个接合结构于第一存储器晶粒之间，多个空腔位于两邻近接合结构之间；以及形成底胶层于空腔之中。在一实施例中，此方法还包括形成第三沟槽于切割道区域之中，第三沟槽位于第一沟槽及第二沟槽之间。在一实施例中，此方法还包括形成第三沟槽于基板之中，第一存储器晶粒位于第一沟槽及第三沟槽之间；从第一存储器晶粒的第一侧分散底胶层至第一存储器晶粒的第二侧以形成底胶层，相较于第二沟槽，第一侧更靠近第一沟槽；以及在以底胶层填充第一沟槽的部分之后，以底胶材料填充第二沟槽的部分。在一实施例中，此方法还包括以沿着切割道区域进行切割工艺分隔第一堆叠晶粒封装结构及第二堆叠晶粒封装结构。

在一些实施例中，提供了封装结构。封装结构包括形成于基板之上的基板通孔(TSV)结构，以及于基板通孔结构之上的第一堆叠晶粒封装结构。第一堆叠晶粒封装结构包括多个存储器晶粒。封装结构亦包括于第一堆叠晶粒封装结构之上的底胶层，且底胶层包括延伸于基板通孔结构的顶表面之下的第一突出部分。封装结构包括于底胶层之上的封装层，且封装层具有延伸于基板通孔结构的顶表面之下的第一突出部分。在一实施例中，第一堆叠晶粒封装结构还包括：位于两邻近存储器晶粒之间的多个接合结构；以及形成于每一存储器晶粒之中的多个基板通孔结构，每一存储器晶粒的基板通孔结构电性连接至相应的基板的基板通孔结构。在一实施例中，底胶层包括于第一存储器晶粒之上的第一部分，及于第二存储器晶粒之上的第二部分，且第一部分与第二部分相隔。在一实施例中，第一沟槽具有环形结构或U形结构。一实施例中，底胶层还包括延伸至基板通孔结构的顶表面之下的第二突出部分，相较于第一突出部分，第二突出部分更远离基板通孔结构的顶表面。

前述内文概述了许多实施例的特征部件，使本技术领域中普通技术人员可以从各个方面更佳地了解本发明实施例。本技术领域中普通技术人员应可理解，且可轻易地以本发明实施例为基础来设计或修饰其他工艺及结构，并以此达到相同的目的及/或达到与在此介绍的实施例相同的优点。本技术领域中普通技术人员也应了解这些相等的结构并未背离本发明实施例的发明精神与范围。在不背离本发明实施例的发明精神与范围的前提下，可对本发明实施例进行各种改变、置换或修改，因此本发明的保护范围当视后附的权利要求所界定者为准。另外，虽然本发明已以数个较佳实施例公开如上，然其并非用以限定本发明，且并非所有优点都已于此详加说明。