阅读说明：本技术 一种芯片封装方法 (Chip packaging method ) 是由 戴颖 李骏 于 2020-07-28 设计创作，主要内容包括：本申请公开了一种芯片封装方法,该方法包括：在多个芯片的侧面和功能面一侧形成第一塑封层,其中,第一塑封层远离功能面的一侧表面平整,且芯片的功能面上的焊盘从第一塑封层中露出；在第一塑封层上形成第一再布线层,第一再布线层与从第一塑封层中露出的焊盘电连接；在第一再布线层上对应相邻芯片之间的位置形成第一导电柱,第一导电柱通过第一再布线层与焊盘电连接；切割掉相邻芯片之间的部分第一塑封层、部分第一再布线层和部分第一导电柱,以获得包含单颗芯片的封装体,其中,第一导电柱具有从封装体的侧面露出的表面。通过上述方式,本申请能够将芯片功能面上的焊盘从芯片的侧面引出,进而与其他元件电连接,提高连接的可靠性和芯片的强度。(The application discloses a chip packaging method, which comprises the following steps: forming a first plastic package layer on the side surfaces and one side of the functional surfaces of the chips, wherein the surface of one side, far away from the functional surfaces, of the first plastic package layer is flat, and the bonding pads on the functional surfaces of the chips are exposed out of the first plastic package layer; forming a first redistribution layer on the first plastic package layer, wherein the first redistribution layer is electrically connected with the bonding pad exposed from the first plastic package layer; forming first conductive columns on the first redistribution layer corresponding to positions between adjacent chips, wherein the first conductive columns are electrically connected with the bonding pads through the first redistribution layer; and cutting off part of the first plastic packaging layer, part of the first rewiring layer and part of the first conductive columns among the adjacent chips to obtain a package body containing the single chip, wherein the first conductive columns are provided with surfaces exposed from the side surfaces of the package body. Through the mode, the bonding pad on the functional surface of the chip can be led out from the side surface of the chip, and then is electrically connected with other elements, so that the connection reliability and the chip strength are improved.)

一种芯片封装方法

技术领域

本申请涉及半导体技术领域，特别是涉及一种芯片封装方法。

背景技术

随着电子产品的更新换代，愈发要求电子产品的功能更多元化而体积更精小化，因此对于能够实现不能功能的芯片的堆叠方式需要尽可能压缩其堆叠后的体积。

现有技术中，在3D堆叠时，通常采用硅通孔技术(TSV，Through Silicon Via)在堆叠后的芯片上打一个贯穿的通孔，在通孔内填充导电材料以使芯片上的焊盘能够与其他芯片的焊盘电连接；或者，采用交错层叠的方式，将芯片正面的焊盘露出，进而通过打线的方式使芯片与芯片之间的焊盘能够电连接。

但是，硅通孔技术的对于工艺的精度要求极高，且会降低芯片的良品率，减小芯片的强度，而交错层叠再打线的方式，芯片交错层叠后所占的体积较大，并且打线连接存在不牢固的问题。

发明内容

本申请主要解决的技术问题是提供一种芯片封装方法，能够将芯片功能面上的焊盘从芯片的侧面引出，进而与其他电气元件电连接。

为解决上述技术问题，本申请采用的一个技术方案是：提供一种芯片封装方法，该方法包括：在多个芯片的侧面和功能面一侧形成第一塑封层，其中，所述第一塑封层远离所述功能面的一侧表面平整，且所述芯片的所述功能面上的焊盘从所述第一塑封层中露出；在所述第一塑封层上形成第一再布线层，所述第一再布线层与从所述第一塑封层中露出的所述焊盘电连接；在所述第一再布线层上对应相邻所述芯片之间的位置形成第一导电柱，所述第一导电柱通过所述第一再布线层与所述焊盘电连接；切割掉相邻所述芯片之间的部分所述第一塑封层、部分所述第一再布线层和部分所述第一导电柱，以获得包含单颗所述芯片的封装体，其中，所述第一导电柱具有从所述封装体的侧面露出的表面。

其中，所述在多个芯片的侧面和功能面一侧形成第一塑封层，包括：在晶圆的正面形成连续的第一塑封层，其中，所述晶圆设置有阵列排布的多个所述芯片，所述芯片的功能面即所述晶圆的正面，相邻所述芯片之间设置有划片槽，所述第一塑封层覆盖所述划片槽；所述切割掉相邻所述芯片之间的部分所述第一塑封层、部分所述第一再布线层和部分所述第一导电柱，以获得包含单颗所述芯片的封装体，包括：切割掉所述划片槽位置处的至少部分所述第一塑封层、部分所述第一再布线层和部分所述第一导电柱，以获得包含单颗所述芯片的封装体。

其中，所述第一导电柱的宽度大于对应位置处的所述划片槽的宽度；所述切割掉所述划片槽位置处的至少部分所述第一塑封层、部分所述第一再布线层和部分所述第一导电柱，包括：沿所述划片槽的侧壁进行切割，以去除所述划片槽位置处的所有所述第一塑封层、所述第一再布线层和所述第一导电柱。

其中，所述切割掉相邻所述芯片之间的部分所述第一塑封层、部分所述第一再布线层和部分所述第一导电柱，以获得包含单颗所述芯片的封装体，之前，包括：研磨所述晶圆远离所述芯片的一侧以使所述晶圆的厚度减小。

其中，所述在所述第一塑封层上形成第一再布线层，之后，包括：在所述第一再布线层上形成第一绝缘层，所述第一绝缘层对应所述划片槽的位置设有第一开口，所述第一再布线层从所述第一开口中露出。

其中，所述在所述第一再布线层上对应相邻所述芯片之间的位置形成第一导电柱，包括：在所述第一开口内电镀形成所述第一导电柱，所述第一导电柱一端与所述第一再布线层电连接，另一端与所述第一绝缘层远离所述芯片的一侧齐平。其中，所述第一绝缘层形成保护层。

其中，所述第一绝缘层为光刻胶层，所述在所述第一再布线层上对应相邻所述芯片之间的位置形成第一导电柱，之后，包括：去除所述光刻胶层；在所述第一再布线层远离所述芯片的一侧形成第二绝缘层，所述第二绝缘层覆盖所述第一导电柱，所述第二绝缘层形成保护层。

其中，所述在所述第一再布线层远离所述芯片的一侧形成第二绝缘层，包括：采用刷胶的方式在所述第一再布线层上形成所述第二绝缘层。

其中，所述第一绝缘层为光刻胶层，所述在所述第一再布线层上对应相邻所述芯片之间的位置形成第一导电柱，之后，包括：去除所述光刻胶层；在所述第一再布线层上形成第一平坦化层；在所述第一平坦化层以及所述第一导电柱上形成第二塑封层，所述第一平坦化层和所述第二塑封层形成保护层。

本申请的有益效果是：本申请在芯片功能面一侧形成与功能面上的焊盘电连接的第一再布线层和第一导电柱，其中，第一导电柱包括从包含单颗芯片的封装体的侧面露出的部分，以使芯片功能面上的焊盘从芯片的侧面引出，进而与其他电气元件电连接，本申请未在芯片上开设通孔，保障了芯片结构的完整性，并且通过其他电连接件与多个封装体侧面的第一导电柱电连接后，使芯片之间实现互连，该方式相较于打线的方式连接更可靠，相较于开设通孔的方式芯片的结构强度更高。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：

图1是本申请芯片封装方法一实施方式的流程示意图；

图2a是图1中步骤S101对应的一实施方式的剖视结构示意图；

图2b是图1中步骤S101对应的另一实施方式的剖视结构示意图；

图3是图1中步骤S102对应的一实施方式的剖视结构示意图；

图4是图1中步骤S102之后对应的一实施方式的剖视结构示意图；

图5是图1中步骤S103对应的一实施方式的剖视结构示意图；

图6a是图1中步骤S103之后对应的一实施方式的剖视结构示意图；

图6b是图1中步骤S103之后对应的另一实施方式的剖视结构示意图；

图7a是图1中步骤S104之前对应的一实施方式的剖视结构示意图；

图7b是图1中步骤S104对应的一实施方式的剖视结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

请参阅图1，图1是本申请芯片封装方法一实施方式的流程示意图，该方法包括：

步骤S101：在多个芯片的侧面和功能面一侧形成第一塑封层，其中，第一塑封层远离功能面的一侧表面平整，且芯片的功能面上的焊盘从第一塑封层中露出。

具体地，请参阅图2a，图2a是图1中步骤S101对应的一实施方式的剖视结构示意图，其中，芯片10设有焊盘100的一侧即为功能面，与功能面相背设置的即为非功能面，在芯片10的侧面和功能面一侧形成第一塑封层12，为使焊盘100从第一塑封层12中露出，可进一步研磨第一塑封层12以使焊盘100露出。

在一应用方式中，请继续参阅图2a，步骤S101具体包括：在晶圆20的正面形成连续的第一塑封层12，其中，晶圆20设置有阵列排布的多个芯片10，芯片10的功能面即晶圆20的正面，相邻芯片10之间设置有划片槽200，第一塑封层12覆盖划片槽200。

具体地，在晶圆20的表面形成第一塑封层12，第一塑封层12覆盖晶圆20上芯片10之间的划片槽200以及芯片10的功能面，研磨第一塑封层12远离芯片10的一侧，使芯片10的功能面上的焊盘100从第一塑封层12中露出。

在另一应用方式中，请参阅图2b，图2b是图1中步骤S101对应的另一实施方式的剖视结构示意图，步骤S101具体包括：将多个芯片10的非功能面一侧黏贴于第一载板30上，在多个芯片10的侧面和功能面一侧形成第一塑封层12a，第一塑封层12a覆盖芯片10的功能面一侧，研磨第一塑封层12a远离第一载板30的一侧以使芯片10的功能面上的焊盘100露出。

步骤S102：在第一塑封层上形成第一再布线层，第一再布线层与从第一塑封层中露出的焊盘电连接。

具体地，请参阅图3，图3是图1中步骤S102对应的一实施方式的剖视结构示意图，为便于理解，后续步骤以图2a所示的结构继续说明，步骤S102具体包括：在第一塑封层12上形成第一钝化层13，第一钝化层13表面对应焊盘100的位置设有第一缺口(未标示)，在第一钝化层13上形成第一再布线层14，第一再布线层14通过溅射的方式形成，在形成第一再布线层14后，对第一再布线层14进行蚀刻，以保留需要的部分第一再布线层14，进而使焊盘100独立，且第一再布线层14较为细密，与树脂材质的第一塑封层12结合更为紧密。第一再布线层14覆盖第一钝化层13远离芯片10的一侧，并通过第一缺口与芯片10功能面上的焊盘100电连接。

进一步地，请参阅图4，图4是图1中步骤S102之后对应的一实施方式的剖视结构示意图，在步骤S102之后还包括：在第一再布线层14上形成第一绝缘层15，第一绝缘层15对应划片槽200的位置设有第一开口150，第一再布线层14从第一开口150中露出。

具体地，在第一再布线层14上涂覆绝缘材料以形成第一绝缘层15，在第一绝缘层15上对应芯片10之间划片槽200的位置开设第一开口150，第一开口150的宽度大于晶圆20上芯片10之间的划片槽200的宽度。

步骤S103：在第一再布线层上对应相邻芯片之间的位置形成第一导电柱，第一导电柱通过第一再布线层与焊盘电连接。

具体地，请参阅图5，图5是图1中步骤S103对应的一实施方式的剖视结构示意图，步骤S103具体包括：在第一开口150内电镀形成第一导电柱16，第一导电柱16一端与第一再布线层14电连接，另一端与第一绝缘层15远离芯片10的一侧齐平。在第一绝缘层15上的第一开口150内通过电镀的方式形成第一导电柱16，第一导电柱16与第一再布线层14电连接，进而第一导电柱16通过第一再布线层14与芯片10功能面上的焊盘100电连接。第一导电柱16与第一绝缘层15上的第一开口150相关，当控制第一开口150的宽度大于晶圆20上划片槽200的宽度时，第一导电柱16的宽度大于对应位置处的划片槽200的宽度。第一导电柱16的宽度较大有利于在后续切割时可对应划片槽200的位置进行切割。

在一具体应用场景中，请继续参阅图5，该第一绝缘层15的材质可为环氧树脂，第一绝缘层15形成保护层，第一绝缘层15将第一再布线层14远离芯片10的一侧以及第一导电柱16的侧面覆盖并保护起来，以防误触导致短路等问题。第一导电柱16远离芯片10的一侧仍可通过打线的方式与其他芯片10电连接，待后续切割后第一导电柱16从芯片10的侧面露出的部分可通过电连接件相互连接。

在另一具体应用场景中，请参阅图6a，图6a是图1中步骤S103之后对应的一实施方式的剖视结构示意图，图5中所示的第一绝缘层15为光刻胶层(未标示)，在步骤S103之后具体包括：去除光刻胶层，在第一再布线层14远离芯片10的一侧形成第二绝缘层17，第二绝缘层17覆盖第一导电柱16，第二绝缘层17形成保护层。在形成第一导电柱16时，形成第一导电柱16的材质在光刻胶层上可能有所残留，第一导电柱16远离芯片10形成的表面也可能不平整，将光刻胶层去除后第一再布线层14远离芯片10的一侧表面露出，在第一再布线层14远离芯片10的一侧形成第二绝缘层17，第二绝缘层17覆盖第一再布线层14远离芯片10的一侧以及第一导电柱16远离芯片10一侧的表面。第二绝缘层17将第一导电柱16和第一再布线层14远离芯片10的一侧保护起来，并且第二绝缘层17远离芯片10的一侧表面相对平整。

具体地，在第一再布线层14远离芯片10的一侧形成第二绝缘层17，包括：采用刷胶的方式在第一再布线层14上形成第二绝缘层17。在第一再布线层14上涂覆绝缘胶，在绝缘胶固化后形成第二绝缘层17。在远离晶圆20的一侧统一刷胶的方式成本低，效率高。

在又一具体应用场景中，请参阅图6b，图6b是图1中步骤S103之后对应的另一实施方式的剖视结构示意图，图5中所示的第一绝缘层15为光刻胶层(未标示)，在步骤S103之后具体包括：去除光刻胶层，在第一再布线层14上形成第一平坦化层18，在第一平坦化层18以及第一导电柱16上形成第二塑封层19，第一平坦化层18和第二塑封层19形成保护层。第一平坦化层18一面与第一再布线层14远离芯片10的一侧接触，填充第一再布线层14表面不平坦之处，第一平坦化层18在远离第一再布线层14的一侧平坦，进而在第一平坦层上形成的第二塑封层19与第一平坦层的结合更紧密，当然，也可在第一再布线层14远离芯片10的一侧直接形成第二塑封层19，本申请对此不做具体限定。

步骤S104：切割掉相邻芯片之间的部分第一塑封层、部分第一再布线层和部分第一导电柱，以获得包含单颗芯片的封装体，其中，第一导电柱具有从封装体的侧面露出的表面。

具体地，当芯片10设置在晶圆20上时，在步骤S104之前，请参阅图7a，图7a是图1中步骤S104之前对应的一实施方式的剖视结构示意图，在步骤S401之前还包括：研磨晶圆20远离芯片10的一侧以使晶圆20的厚度减小。其中，仍以图6b所示的结构为例，在晶圆20的背面采用机械研磨的方式研磨晶圆20远离芯片10一侧的硅材料，以使芯片10非功能面一侧的厚度减小，形成如图7a所示的结构。芯片10之间的划片槽200从晶圆20的底部露出，整个芯片10的厚度减小至100-200μm，进而降低封装后整体的体积。

进一步地，请参阅图7b，图7b是图1中步骤S104对应的一实施方式的剖视结构示意图，并结合参阅图7a，步骤S104具体包括：切割掉划片槽200位置处的至少部分第一塑封层12、部分第一再布线层14和部分第一导电柱16，以获得包含单颗芯片10的封装体300。

具体地，将芯片10之间的部分第一塑封层12、部分第一再布线层14和部分第一导电柱16即可获得如图7b所示的包含单颗芯片10的封装体300，芯片10可以是ASIC芯片、CPU芯片、GPU芯片、FPGA芯片、MCU芯片中的一种或者几种。

可选地，沿划片槽200的侧壁进行切割，以去除划片槽200位置处的所有第一塑封层12、第一再布线层14和第一导电柱16。沿着图7a中所示的虚线A和虚线B的位置进行切割，将划片槽200侧壁之间的部分第一塑封层12、部分第一再布线层14和部分第一导电柱16去除即可获得如图7b所示的封装体300，原先在设置第一导电柱16时，第一导电柱16的宽度大于划片槽200的宽度，因此将对应划片槽200宽度的部分第一导电柱16切除后，还有部分第一导电柱16保留在封装体300的侧面，并从封装体300的侧面露出。该封装体300上第一导电柱16通过第一再布线层14与焊盘100电连接，进而将焊盘100从封装体300的侧面引出，第一导电柱16从封装体300露出的侧面与第一塑封层12和第二塑封层19的侧面齐平。

可以理解的是，请再次结合参阅图2b-图7b，当芯片10设置在第一载板30上时，在芯片10远离第一载板30一侧形成第一再布线层14、第一导电柱16和保护层。其中，第一再布线层14与焊盘100电连接，第一导电柱16对应芯片之间相邻的位置与第一再布线层14电连接，第一导电柱16的宽度示实际需要设定，进而对应相邻芯片10之间的区域切割掉部分第一塑封层12、部分第一再布线层14和部分第一导电柱16即可，在此不再赘述。

综上，本申请在芯片10功能面一侧形成与功能面上的焊盘100电连接的第一再布线层14和第一导电柱16，其中，第一导电柱16包括从包含单颗芯片10的封装体300的侧面露出的部分，以使芯片10功能面上的焊盘100从芯片10的侧面引出，进而与其他电气元件电连接，本申请未在芯片10上开设通孔，保障了芯片10结构的完整性，并且通过其他电连接件与多个封装体300侧面的第一导电柱16电连接后，使芯片10之间实现互连，该方式相较于打线的方式连接更可靠，相较于开设通孔的方式芯片10的结构强度更高。

以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。