高抑制高通滤波器
阅读说明：本技术 高抑制高通滤波器 (High-suppression high-pass filter ) 是由 钱可伟 田忠 于 2020-07-27 设计创作，主要内容包括：本发明公开了一种高抑制高通滤波器,涉及微波通信技术领域,其包括设置有多层电路的滤波器主体,所述多层电路为无过孔的电路结构；所述多层电路包括输入等效电感、输出等效电感、第一等效电容、第二等效电容、第三等效电容、第四等效电容和第五等效电容、第一带状线支节谐振单元、第二带状线支节谐振单元、第三带状线支节谐振单元、第四带状线支节谐振单元和第五带状线支节谐振单元。本发明利用带状线支节谐振单元代替传统高通滤波器中的接地电感,可最大限度降低微带传输线在等效为集总元件时引入的寄生参数；多层电路采用无过孔叠层设计,不仅简化了工艺,有利于量产的稳定性和一致性,还能进一步降低过孔引入的寄生电感对电路Q值的影响。(The invention discloses a high-suppression high-pass filter, which relates to the technical field of microwave communication and comprises a filter main body provided with a multilayer circuit, wherein the multilayer circuit is of a circuit structure without a through hole; the multilayer circuit comprises an input equivalent inductor, an output equivalent inductor, a first equivalent capacitor, a second equivalent capacitor, a third equivalent capacitor, a fourth equivalent capacitor, a fifth equivalent capacitor, a first strip line branch node resonance unit, a second strip line branch node resonance unit, a third strip line branch node resonance unit, a fourth strip line branch node resonance unit and a fifth strip line branch node resonance unit. The invention uses the strip line branch node resonance unit to replace the grounding inductance in the traditional high-pass filter, and can reduce the parasitic parameters introduced when the microstrip transmission line is equivalent to a lumped element to the maximum extent; the multilayer circuit adopts a non-via laminated design, so that the process is simplified, the stability and consistency of mass production are facilitated, and the influence of parasitic inductance introduced by via holes on the Q value of the circuit can be further reduced.)
技术领域
本发明涉及微波通信技术领域，具体而言，涉及一种高抑制高通滤波器。
背景技术
在通信、雷达等微波毫米波系统中，滤波器一直都是极为重要的器件之一。它为无线通信系统筛选并提取有用信号，提升信号质量起到关键性的作用。因此，滤波器的性能直接影响着整个无线通信系统的通信品质。高通滤波器作为微波滤波器中的一种，其作用是允许高频信号通过，而使低频信号衰减截止。一款性能优良的高通滤波器具有较大的带外衰减、较低的***损耗和较小的回波损耗。要实现较高的带外抑制一般通过增加滤波器级数来实现，但这样会引入更多的插损并增加阻抗匹配难度，而且级数的增多不仅不利于体积的小型化，还增加了设计的繁杂度和加工成本。
近年来，微机电系统(MEMS)技术、高温超导技术、低温共烧陶瓷(LTCC)技术、光子带隙结构、微波单片集成电路等新型材料和工艺技术的涌现，推动了滤波器从性能到体积的不断改善。随着无线通信系统和微波毫米波组件的持续发展，更小的体积、更轻的重量、更低的成本、更高的性能已成为现代高通滤波器发展的必然趋势和要求。
传统的LTCC技术制备的高通滤波器由集总元件构成，并利用过孔实现不同电路层之间的连接，因此存在较大的寄生电容和电感，电性能较差，且制备工艺结构复杂，工艺稳定性和一致性很难保证，不利于量产。此外，这些寄生参数的引入还会恶化滤波器电路的Q值，造成插损较大，带外抑制水平不高。
发明内容
本发明在于提供一种高抑制高通滤波器，其能够缓解上述问题。
为了缓解上述的问题，本发明采取的技术方案如下：
一种高抑制高通滤波器，包括设置有多层电路的滤波器主体，所述多层电路包括输入等效电感、输出等效电感、第一等效电容、第二等效电容、第三等效电容、第四等效电容和第五等效电容；所述多层电路为无过孔的电路结构；所述多层电路还包括第一带状线支节谐振单元、第二带状线支节谐振单元、第三带状线支节谐振单元、第四带状线支节谐振单元和第五带状线支节谐振单元；所述第二等效电容级联于所述第一带状线支节谐振单元与第二带状线支节谐振单元之间；所述第三等效电容级联于所述第二带状线支节谐振单元与第三带状线支节谐振单元之间；所述第四等效电容级联于所述第三带状线支节谐振单元与第四带状线支节谐振单元之间；所述第五等效电容级联于所述第四带状线支节谐振单元与第五带状线支节谐振单元之间。
可选地，所述多层电路包括十层电路，其中，所述输入等效电感分布于所述多层电路的第二层；所述输出等效电感分布于所述多层电路的第一层；所述第一等效电容分布于所述多层电路的第一层和第二层；所述第二等效电容分布于所述多层电路的第六层、第七层和第九层；所述第三等效电容分布于所述多层电路的第三层、第四层和第五层；所述第四等效电容分布于所述多层电路的第七层、第八层和第九层；所述第五等效电容分布于所述多层电路的第三层、第五层和第六层；所述第一带状线支节谐振单元分布于所述多层电路的第六层和第九层；所述第二带状线支节谐振单元分布于所述多层电路的第三层、第六层和第九层；所述第三带状线支节谐振单元分布于所述多层电路的第五层、第六层和第七层；所述第四带状线支节谐振单元分布于所述多层电路的第三层、第六层和第九层；所述第五带状线支节谐振单元分布于所述多层电路的第三层和第六层。
可选地，所述第一等效电容包括位于所述第二层的第一极板和位于所述第一层的第二极板，所述第一极板和第二极板通过层间耦合构成所述第一等效电容；所述第二等效电容包括位于所述第六层的第三极板、第八极板和位于所述第七层的第四极板、第九极板，所述第三极板、第四极板、第八极板和第九极板通过层间耦合构成所述第二等效电容；所述第三等效电容包括位于所述第三层的第六极板，位于所述第四层的第七极板和第十一极板，以及位于所述第五层的第十二极板，所述第六极板、第七极板、第十一极板和第十二极板通过层间耦合构成所述第三等效电容；所述第四等效电容包括位于所述第七层的第十四极板，位于所述第八层的第十五极板和第十九极板，以及位于所述第九层的第二十极板，所述第十四极板、第十五极板、第十九极板和第二十极板通过层间耦合构成所述第四等效电容；以及所述第五等效电容包括位于所述第五层的第十七极板和第二十二极板，以及位于所述第六层的第十八极板和第二十三极板，所述第十七极板、第十八极板、第二十二极板和第二十三极板通过层间耦合构成所述第五等效电容。
可选地，所述第一带状线支节谐振单元包括位于所述第六层的第三极板和位于所述第九层的第五极板；所述第二带状线支节谐振单元包括位于所述第三层的第六极板、位于所述第六层的第八极板和位于所述第九层的第十极板；所述第三带状线支节谐振单元包括位于所述第五层的第十二极板、位于所述第六层的第十三极板和位于所述第七层的第十四极板；所述第四带状线支节谐振单元包括位于所述第三层的第十六极板、位于所述第六层的第十八极板和位于第九层的第二十极板；以及所述第五带状线支节谐振单元包括位于所述第三层的第二十一极板和位于所述第六层的第二十三极板；所述第三极板、第五极板、第六极板、第八极板、第十极板、第十二极板、第十三极板、第十四极板、第十六极板、第十八极板、第二十极板、第二十一极板和第二十三极板分别通过侧边外电极与地相连。
可选地，该滤波器还包括接地极板，设置于所述多层电路的第十层，通过侧边外电极与地相连。
可选地，所述第一层电路到所述滤波器主体顶层的厚度为120um；所述第二层电路到所述第一层电路的厚度为60um；所述第三层电路到所述第二层电路的厚度为180um；所述第四层电路到所述第三层电路的厚度为60um；所述第五层电路到所述第四层电路的厚度为60um；所述第六层电路到所述第五层电路的厚度为60um；所述第七层电路到所述第六层电路的厚度为60um；所述第八层电路到所述第七层电路的厚度为60um；所述第九层电路到所述第八层电路的厚度为60um；所述第十层电路到所述第九层电路的厚度为150um；以及所述滤波器主体底层到所述第十层电路的厚度为120um。
可选地，所述多层电路基于低温共烧陶瓷工艺制造而成。
可选地，所述多层电路采用的内埋金属材料为钯银。
可选地，所述多层电路的基板材料的介电常数为9.8。
可选地，所述多层电路的基板材料的介电损耗正切角为0.004。
与现有技术相比，本发明的有益效果是：
1)通过在多层电路的十个导体层上集成两个等效电感、五个等效电容和五组带状线支节谐振单元，实现了五阶高通滤波器的传输和抑制特性；
2)利用带状线支节谐振单元代替传统高通滤波器中的接地电感，可最大限度降低微带传输线在等效为集总元件时引入的寄生参数，提高整个电路的品质因数；
3)整个滤波器的多层电路采用无过孔叠层设计，不仅简化了工艺，有利于量产的稳定性和一致性，还能进一步降低过孔引入的寄生电感对电路Q值的影响；
4)体积小，低温共烧陶瓷技术，使滤波器结构紧凑，可重复性好，适用于如手机、数据卡等对体积要求严格的无线通讯终端及射频前端。同时，通过使用垂直耦合方式，可在较小体积内实现较大容值；
5)***损耗小；
6)高抑制度，滤波器在相隔很近的阻带可实现高达30dB的带外抑制，能有效滤除各种低频噪声和杂散信号，有利于降低各通信频道间的干扰。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举本发明实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明实施例的高通滤波器的外形示意图。
图2为本发明实施例的高通频滤波器内部结构示意图。
图3为本发明实施例的高通滤波器的等效原理图。
图4为本发明实施例的高通滤波器的第一层电路示意图。
图5为本发明实施例的高通滤波器的第二层电路示意图。
图6为本发明实施例的高通滤波器的第三层电路示意图。
图7为本发明实施例的高通滤波器的第四层电路示意图。
图8为本发明实施例的高通滤波器的第五层电路示意图。
图9为本发明实施例的高通滤波器的第六层电路示意图。
图10为本发明实施例的高通滤波器的第七层电路示意图。
图11为本发明实施例的高通滤波器的第八层电路示意图。
图12为本发明实施例的高通滤波器的第九层电路示意图。
图13为本发明实施例的高通滤波器的第十层电路示意图。
图14为本发明实施例的高通滤波器的示意性频率响应特性曲线图。
附图标记说明：
1-输入等效电感；2-输出等效电感；3-第一极板；4-第二极板；5-第三极板；6-第四极板；7-第五极板；8-第六极板；9-第七极板；10-第八极板；11-第九极板；12-第十极板；13-第十一极板；14-第十二极板；15-第十三极板；16-第十四极板；17-第十五极板；18-第十六极板；19-第十七极板；20-第十八极板；21-第十九极板；22-第二十极板；23-第二十一极板；24-第二十二极板；25-第二十三极板；26-接地极板。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参照图1，本发明实施例所述高抑制高通滤波器，包括滤波器主体A和四个外电极，四个外电极分别为输入外电极B、输出外电极C和两个侧边外电极D，滤波器主体A为LTCC陶瓷基体，滤波器顶部的标识符号E用于辨识滤波器的输入/输出端方向。滤波器的多层电路内置于2.5mm×2.0mm×1.0mm的滤波器主体A内部，其基于低温共烧陶瓷(LTCC)工艺，并在870℃±10℃的温度下烧结成型。基该工艺将多层电路的各无源器件掩埋在陶瓷介质中，在三维电路基板上实现各种等效元件的集成，实现电路的小型化和高密度化。
在本实施例中，可以使用高电导率的金属材料，如银、铜作为导体材料，有利于提高电路系统的品质因数。例如可以采用钯银作为内埋金属材料，在烧结过程中不会氧化，可以无需电镀保护。LTCC材料的介电常数可以在很大范围内变动，谐振单元的长度与LTCC材料的介电常数的平方根成反比，为满足高频和高速的需求，可以采用陶瓷基板材料的介电常数为9.8，介电损耗正切角为0.004。
请参照图2、图4～图13，多层电路包括十层电路，分别为第一层、第二层、第三层、第四层、第五层、第六层、第七层、第八层、第九层、第十层，各电路层之间的联系通过层间耦合和外电极相连实现，避免了使用过孔带来的寄生效应，同时也简化了工艺流程。
其中，多层电路包括输入等效电感1、输出等效电感2、五个等效电容以及五个带状线支节谐振单元。
输入等效电感1分布于多层电路的第二层；输出等效电感2分布于多层电路的第一层；第一等效电容包括位于第二层的第一极板3和位于第一层的第二极板4，第一极板3和第二极板4通过层间耦合构成第一等效电容；第二等效电容包括位于第六层的第三极板5、第八极板10和位于第七层的第四极板6、第九极板11，第三极板5、第四极板6、第八极板10和第九极板11通过层间耦合构成第二等效电容；第三等效电容包括位于第三层的第六极板8，位于第四层的第七极板9和第十一极板13，以及位于第五层的第十二极板14，第六极板8、第七极板9、第十一极板13和第十二极板14通过层间耦合构成第三等效电容；第四等效电容包括位于第七层的第十四极板16，位于第八层的第十五极板17和第十九极板21，以及位于第九层的第二十极板22，第十四极板16、第十五极板17、第十九极板21和第二十极板22通过层间耦合构成第四等效电容；以及第五等效电容包括位于第五层的第十七极板19和第二十二极板24，以及位于第六层的第十八极板20和第二十三极板25，第十七极板19、第十八极板20、第二十二极板24和第二十三极板25通过层间耦合构成第五等效电容。
第一带状线支节谐振单元包括位于第六层的第三极板5和位于第九层的第五极板7；第二带状线支节谐振单元包括位于第三层的第六极板8、位于第六层的第八极板10和位于第九层的第十极板12；第三带状线支节谐振单元包括位于第五层的第十二极板14、位于第六层的第十三极板15和位于第七层的第十四极板16；第四带状线支节谐振单元包括位于第三层的第十六极板18、位于第六层的第十八极板20和位于第九层的第二十极板22；以及第五带状线支节谐振单元包括位于第三层的第二十一极板23和位于第六层的第二十三极板25。
在本实施例中，输入等效电感1的第一端与输入外电极B相连，第二端与第一极板3相连。输出等效电感2的第一端与输出外电极C相连，第二端与第二极板4相连。第三极板5的第一端开路，第二端通过外电极接地，两端中间有一小段微带引出线与输入外电极相连。第八极板10的第一端开路，第二端通过外电极接地。第四极板6和第九极板11通过一小段微带线相连。第六极板8的第一端开路，第二端通过外电极接地。第七极板9和第十一极板13通过一小段微带线相连。第十二极板14的第一端开路，第二端通过外电极接地。第十四极板16的第一端开路，第二端通过外电极接地。第十五极板17和第十九极板21通过一小段微带线相连。第二十极板22的第一端开路，第二端通过外电极接地。第十七极板19和第二十二极板24通过一小段微带线相连。第十八极板20的第一端开路，第二端通过外电极接地。第二十三极板25的第一端开路，第二端通过外电极接地，两端中间有一小段微带引出线与输出外电极相连。
在本实施例中，第三极板5和第五极板7的长度和宽度相同，且均是一端开路，另一端通过外电极接地，这两块极板采用并联的方式共同构成第一带状线支节谐振单元。由于两个相同感值的电感并联后，总感值为原来单个电感值的二分之一，因此第三极板5和第五极板7并联后，总的寄生电感也会大大降低，从而提高第一带状线支节谐振单元的电路Q值，进一步优化滤波器性能。同理，第六极板8、第八极板10和第十极板12的长度和宽度相同，且均是一端开路，另一端通过外电极接地，这三块极板采用并联的方式共同构成第二带状线支节谐振单元；第十二极板14、第十三极板15和第十四极板16的长度和宽度相同，且均是一端开路，另一端通过外电极接地，这三块极板采用并联的方式共同构成第三带状线支节谐振单元；第十六极板18、第十八极板20和第二十极板22的长度和宽度相同，且均是一端开路，另一端通过外电极接地，这三块极板采用并联的方式共同构成第四带状线支节谐振单元U4；第二十一极板23和第二十三极板25的长度和宽度相同，且均是一端开路，另一端通过外电极接地，这两块极板采用并联的方式共同构成第五带状线支节谐振单元。
在本实施例中，第一层电路到滤波器主体顶层的厚度为120um；第二层电路到第一层电路的厚度为60um；第三层电路到第二层电路的厚度为180um；第四层电路到第三层电路的厚度为60um；第五层电路到第四层电路的厚度为60um；第六层电路到第五层电路的厚度为60um；第七层电路到第六层电路的厚度为60um；第八层电路到第七层电路的厚度为60um；第九层电路到第八层电路的厚度为60um；第十层电路到第九层电路的厚度为150um；以及滤波器主体底层到第十层电路的厚度为120um。
在本实施例中，多层电路的第十层为设置了接地极板26，其通过侧边外电极与地相连，通过改变该接地极板26面积的大小，可以改变位于第九层中第五极板7、第十极板12以及第二十极板22到接地层的耦合电容值。由于第九层和第十层之间的距离较大，耦合较弱，因此这些耦合电容值较低，故没有标识在图3的等效原理图中，仅用于微调滤波器传输频点的位置和带外抑制深度。
请参照图3，在本实施例所述滤波器的等效电路中，第一等效电容C1级联于输入等效电感L1和输出等效电感L2之间，第二等效电容C2、第三等效电容C3、第四等效电容C4以及第五等效电容C5依次级联于输入端和输出端之间。第一带状线支节谐振单元U1的一端连接于输入端和第二等效电容C2之间，另一端接地。第二带状线支节谐振单元U2的一端连接于第二等效电容C2和第三等效电容C3之间，另一端接地。第三带状线支节谐振单元U3的一端连接于第三等效电容C3和第四等效电容C4之间，另一端接地。第四带状线支节谐振单元U4的一端连接于第四等效电容C4和第五等效电容C5之间，另一端接地。第五带状线支节谐振单元U5的一端连接于第五等效电容C5和输出端之间，另一端接地。
图14为本发明实施例中高通滤波器的示意性频率响应特性曲线图。可以看出，该高通滤波器在5.15-5.95GHz频段的***损耗为1.5dB，回波损耗优于20dB，有效覆盖整个Wi-Fi 5G工作频段。同时，在低频段DC～4GHz可以实现接近50dB的带外抑制，在距离通带仅为5％相对带宽的4.9GHz处，也可以实现高达35dB的带外抑制，体现了滤波器优异的近端抑制性能。
综上所述，本发明提供了一种基于多层互连技术的高抑制高通滤波器。具有Q值高、体积小、插损低、带外抑制高等优异性能。同时，制作工艺流程相对简单，量产稳定性和一致性高，易于与其他电路模块进行集成，在新一代无线通讯领域具有广阔的应用前景。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。