阅读说明：本技术 具有粘合剂管芯附接的扇出式层叠封装 (Fan-out package-on-package with adhesive die attach ) 是由 D·奥沙利文 B·魏达斯 T·休伯 于 2019-04-16 设计创作，主要内容包括：扇出式层叠封装(PoP)组件,其中第二芯片粘附到第一芯片的非有源侧。第一芯片的嵌入在第一封装材料中的有源侧可以通过一个或多个再分布层电耦合,所述一个或多个再分布层扇出到PoP的第一侧上的封装互连。可以用第二封装材料将第二芯片粘附到第一芯片的非有源侧。第二芯片的有源侧可以通过延伸穿过第一封装材料的过孔结构电耦合到封装互连。第二芯片或其封装之间的第二互连可以接触过孔结构。将第二封装材料用作粘合剂可以改善第二芯片的位置稳定性,以促进晶圆级组装技术。(A fan-out package-on-package (PoP) assembly in which a second chip is adhered to a non-active side of a first chip. The active side of the first chip embedded in the first encapsulation material may be electrically coupled through one or more redistribution layers that fan out to the package interconnects on the first side of the PoP. A second encapsulant may be used to adhere the second chip to the non-active side of the first chip. The active side of the second chip may be electrically coupled to the package interconnect through a via structure extending through the first package material. A second interconnect between the second chip or its package may contact the via structure. The use of the second encapsulation material as an adhesive may improve the positional stability of the second chip to facilitate wafer-level assembly techniques.)

具有粘合剂管芯附接的扇出式层叠封装

相关申请的交叉引用

本申请要求于2018年5月16日提交的题为“FAN OUT PACKAGE-ON-PACKAGE WITHADHESIVE DIE ATTACH”的美国专利申请No.15/981,830的优先权，其全部内容通过引用被并入。

背景技术

在电子产品制作中，集成电路(IC)封装是半导体器件制造的阶段，在该阶段中，将已经在包括半导体材料的管芯或芯片上制造的IC包封在支撑盒或“封装”中，该支撑盒或“封装”可以保护IC免受物理损坏并支撑将器件连接到主电路板的电接触部。在IC工业中，制造封装的工艺常常称为封装或组装。

层叠封装(PoP)技术是垂直地集成多个部件(例如，IC芯片)的3D封装架构，其中两个或更多封装安装(即堆叠)在彼此顶部上。可以在PoP架构内以各种方式组装IC芯片。例如，第一IC芯片可以具有球栅阵列(BGA)封装，而堆叠在第一IC芯片上的第二IC芯片可以通过附加的BGA连接部连接到第一IC芯片。作为另一个示例，第一IC芯片可以具有倒装芯片BGA封装(例如，FCBGA)，而堆叠在第一芯片的背面上的第二IC芯片通过引线键合部(例如，混合式堆叠FBGA)连接到第一IC芯片。

PoP和倒装芯片引线键合封装的当前趋势在封装的大批量可制作性和物理尺寸方面带来了新的挑战。即使器件设计的复杂性增加，器件也要承受更大的压力以在形状因数上实现新的里程碑。在PoP封装架构中，z高度(厚度)是非常重要的特性。例如，在一些器件应用中，0.3-0.4mm或更小的封装z高度是非常需要的。

对于大批量可制作性，其中在载体晶圆或面板上并行封装许多芯片的晶圆级封装(WLP)技术是有利的。例如，在扇出式封装中，在重构工艺期间将管芯嵌入到模制化合物中。然后，可以用管芯和焊料特征之间的导电布线来再分布管芯的I/O，该导电路径可以在由模制化合物支撑的情况下从管芯边缘延伸任意距离。然而，很多WLP技术扩展到PoP架构是具有挑战性的。例如，一项挑战是为顶部管芯附接工艺添加足够的稳定性。

具体实施方式

参考附图描述了一个或多个实施例。尽管详细地描述和讨论了具体的构造和布置，但是应当理解，这样做仅出于说明性目的。相关领域中的技术人员将认识到，在不脱离本说明书的精神和范围的情况下，其他构造和布置也是可能的。对于相关领域中的技术人员将显而易见的是，除了本文详细描述的技术和/或布置之外，本文描述的技术和/或布置可以用于多种其他系统和应用。

在下面的具体实施方式中参考了形成了其一部分并且示出了示例性实施例的附图。此外，应当理解，在不脱离所要求保护的主题的范围的情况下，可以利用其他实施例并且可以做出结构和/或逻辑的改变。还应当注意，方向和参考(例如，上、下、顶部、底部等)可以仅用于促进附图中的特征的描述。因此，下面的具体实施方式不应当被视为限制性意义，并且所要求保护的主题的范围仅由所附权利要求及其等同物来限定。

在下面的说明书中，阐述了许多细节。然而，对于本领域中的技术人员将显而易见的是，可以在没有这些具体细节的情况下实践实施例。在一些实例中，以块图的形式而不是详细地示出了公知的方法和器件，以避免使实施例难以理解。贯穿本说明书，对“实施例”或“一个实施例”或“一些实施例”的引用是指结合该实施例描述的特定的特征、结构、功能、或特性包括在至少一个实施例中。因此，贯穿本说明书在各处出现的短语“在实施例中”或“在一个实施例中”或“一些实施例”不一定是指相同的实施例。此外，在一个或多个实施例中可以以任何适当的方式组合特定的特征、结构、功能、或特性。例如，在与两个实施例相关联的特定的特征、结构、功能、或特性不互相排斥的任何情况下，第一实施例可以与第二实施例组合。

如说明书和所附权利要求中所使用的，除非上下文中另外明确地指出，否则单数形式“一”和“所述”也旨在包括复数形式。还应当理解，本文所使用的术语“和/或”是指并涵盖一个或多个相关联的所列出的项目的任何和所有可能的组合。

本文可以使用术语“耦合”和“连接”以及它们的派生词来描述部件之间的功能或结构关系。应当理解，这些术语并不旨在作为彼此的同义词。相反，在特定的实施例中，“连接”可以用于指示两个或更多个元件彼此直接物理接触、光接触、或电接触。“耦合”可以用于指示两个或更多个元件彼此直接或间接(它们之间具有其他居间元件)物理接触或电接触，和/或两个或更多个元件彼此协作或相互作用(例如，因果关系)。

本文使用的术语“之上”、“之下”、“之间”和“上”是指其中这种物理关系显著的一个部件或材料相对于其他部件或材料的相对位置。例如，在材料的上下文中，一种材料或设置在另一种材料之上或之下的材料可以直接接触或可以具有一种或多种中间材料。此外，材料或设置在两种材料之间的一种材料可以与这两层直接接触，或者可以具有一个或多个中间层。相反，在材料或第二材料“上”的材料或第一材料与第二材料/材料直接接触。在部件组件的上下文中做出了类似的区分。

如贯穿本说明书以及在权利要求中所使用的，由术语“中的至少一个”或“中的一个或多个”连接的项目列表可以表示所列出术语的任何组合。例如，短语“A、B或C中的至少一个”可以表示A；B；C；A和B；A和C；B和C；或A、B和C。

本文描述的是其中芯片粘附到另一芯片的示例性扇出式层叠封装(PoP)组件。在一些示例中，嵌入在第一封装材料中的第一芯片的有源侧可以通过一个或多个再分布层电耦合，该一个或多个再分布层扇出到PoP组件的第一侧上的封装互连。第二芯片可以例如利用第二封装材料粘附到第一芯片的非有源侧。第二封装材料可以是适合于保持第二芯片相对于第一芯片和/或相对于延伸穿过第一封装材料并且将第二芯片的有源侧电耦合到再分布层的过孔结构和/或在PoP组件的第一侧上的封装互连的位置的任何适当材料。因此，PoP组件的第一侧上的再分布层和/或封装互连可以将第一芯片电耦合到第二芯片，其中过孔结构占据了PoP组件区域的与支持扇出的第一芯片相邻的一部分。第二芯片(或还包括其他再分布层的第二芯片的封装)之间的第二互连可以接触过孔结构。当由第二封装材料提供的粘附维持第二芯片的适当定位时，可以使这些第二互连回流。

本文进一步描述了用于制造扇出式PoP组件的示例性方法，其中在第一部件(例如，IC芯片)和第二部件(例如，IC芯片)之间施加粘合剂。例如，可以在使第一芯片经受晶圆级扇出工艺之后施加粘合剂。在一些实施例中，将粘合剂选择性地施加到第一芯片的非有源侧上，以便以使相邻(芯片外)的过孔结构可用于接收存在于第二部件上的互连结构的方式来对粘合剂材料进行定位。可以例如用拾取和放置机器将第二部件压入粘合剂中，使得耦合到第二部件的互连结构放置在过孔结构之上。如下面进一步描述的，一旦第二部件被粘附在适当的位置，然后可以执行附加的操作。例如，另一封装材料可以被底部填充在第二部件的互连结构之间。在另一个示例中，可以在第二部件之上施加一种或多种附加的封装材料。在组装工艺期间，可以执行最终的回流以在第二部件和过孔结构之间形成紧密接触。如下面进一步描述的，根据本文的实施例的在PoP组件架构内采用的粘合剂材料可以促进PoP组件的晶圆级处理，这可以实现减小的z高度(例如，PoP厚度)。

图1A是根据一些实施例的示出了用于制造具有粘合剂管芯附接的扇出式PoP的方法101的流程图。方法101开始于块110，接收包含第一IC芯片的工件。在示例性实施例中，工件被面板化并且包括排列在用于平行封装组件的面板之上的多个第一IC芯片。例如，根据任何IC芯片重构工艺，在块100的上游可能已经制造了工件。在块110处接收的工件还包括第一封装材料。第一IC芯片可以至少部分地嵌入在该第一封装材料内。过孔结构或“穿封装”或“穿模”过孔的前体与第一IC芯片一起占据第一封装材料内的与第一IC芯片的边缘相邻的区域。因此，过孔结构或前***于第一封装材料的一部分内的第一芯片之外，该第一封装材料还可以支持存在于第一封装材料的第一侧上的一个或多个导电再分布层内的第一IC芯片的输入/输出(I/O)布线的扇出。例如，第一IC芯片的I/O中的一个或多个可以电耦合到过孔结构的一个或多个过孔，和/或可以延伸到第一封装材料的将接收穿模过孔的部分中。

方法101在块120处继续，在块120处，将第二封装材料施加到工件。第二封装材料将至少暂时地可作为粘合剂操作。第二封装材料可以具有任何成分，并且可以以任何方式施加，使得第二封装材料可操作以将第二IC芯片(例如，位于第二封装内)粘附到第一IC芯片和/或粘附到第一封装材料。有利地，在块120处将第二封装材料选择性地施加和/或图案化成一些预定(一个或多个)尺寸的粘合剂特征，以便促进第二IC芯片(或其封装)的一个或多个I/O和过孔结构之间的电连接。例如，第二封装材料可以被限制在第一IC芯片之上和/或第一封装材料之上的与过孔结构/前体相邻的区，使得可以在第二IC芯片I/O与过孔结构之间进行电连接，而不受第二封装材料的干扰。如下面进一步描述的，块120可以包括以下中的一个或多个：对第二封装材料进行丝网印刷、对第二封装材料进行基于掩模的图案化、对第二封装材料进行选择性地分配、或拾取和放置第二封装材料的预制造焊盘。例如，可以对面板化的工件内的每个封装组件执行块120。

在一些实施例中，例如，在第一封装材料的扇出区缺少预制造的过孔结构的情况下，在块120处可以形成一个或多个过孔结构(在施加第二封装材料之前或之后)。例如，可以将一个或多个穿模过孔(例如，用任何适当的激光烧蚀工艺或蚀刻工艺)铣削到第一封装材料的与第一IC芯片相邻和/或与第二封装材料特征相邻的一部分中。这样的穿模过孔可以暴露通过与第一IC芯片的边缘相邻的扇出区内的(一个或多个)再分布层耦合到第一IC芯片的一个或多个导电特征。在第一封装材料的扇出区包括预制造的过孔结构的其他实施例中，块120可以包括一个或多个操作以准备(例如，暴露)过孔结构的导电表面，以为方法101中的后续块做准备。可以在施加第二封装材料之前或之后再次执行这样的操作。

方法101在块130处继续，在块130处，将第二IC芯片或包含第二IC芯片(即，第二部件)的封装安装、固定或粘附到第二封装材料。在块130处，可以采用已知适合于将IC芯片放置到封装衬底、板、或PoP组件等上的任何技术。作为一个示例，拾取和放置机器可以将第二IC芯片拾取和放置到第二封装材料上。因此，第二封装材料的每个“焊盘”或特征的尺寸应当足以容纳拾取和放置机器的位置精度。在第二IC芯片耦合到外部电互连(例如，焊料或焊料膏特征(例如，球栅阵列、微球、凸块、焊料杆或柱))的一些示例性实施例中，块130可以需要将第二IC芯片对准到基准，使得耦合到第二IC芯片的电互连可以与过孔结构的导电特征进行接触。例如，可以再次对面板化的工件内的每个封装组件执行块130。这样的平行PoP组件可以利用由第二封装材料提供的粘合剂，使得在第二IC芯片和对应的过孔结构的共同位置中具有足够的稳定性。

方法101在块150处继续，在块150处，执行热工艺以将封装组件加热到足以使一个或多个电互连回流的升高的温度。例如，在包括第二芯片的部件包括外部电互连(例如，焊料和/或焊料膏特征)的情况下，在块150处将这些电互连加热到适合于回流的任何温度，以将第二IC芯片的I/O端口充分电耦合到至少过孔结构的导电特征。

方法101完成于操作160，在操作160处，通过已知适合于PoP组件的任何进一步的封装操作来完成封装组件。例如，块160可以包括施加附加的封装材料、和/或对面板内的每个PoP组件进行激光标记、和/或使PoP组件的面板单个化、和/或对PoP组件进行电测试、和/或对PoP组件进行包装以用于运送给最终用户(例如，平台或板级组装厂)。值得注意的是，可以使方法101中的块中的一个或多个迭代，以将集成在PoP组件内的IC芯片的数量增加到超过两个芯片。例如，由于仅受(一个或多个)附加的组件的覆盖区、和电耦合到任何附加的(一个或多个)粘合附接部件的穿模过孔和/或过孔结构的尺寸的限制，所以块120和130可以用粘附到附加的粘合剂封装材料的附加的芯片来重复任何次数。

用方法101概述了制造具有粘合剂管芯附接的扇出式PoP的若干示例性实施例，在图1B的上下文中进一步描述了根据一些具体实施例的制造具有粘合剂管芯附接的扇出式PoP的方法102。例如，方法102可以在方法101的实践中执行。图2A、图2B、图2C、图2D、图2E、图2F、和图2G示出了根据一些示例性实施例的随着执行方法102中的选定块而发展的具有粘合剂管芯附接的扇出式PoP的截面图。

首先参考图1B，方法102开始于块103，在块103处，将第一IC芯片嵌入在第一封装基质材料内，在一些示例性实施例中，所述第一封装基质材料是已知适合于IC芯片封装模制铸造的任何材料。第一封装材料可以是任何合适的电介质材料，并且可以湿/未固化地引入到铸件中，并且然后进行干燥/固化。替代地，第一封装材料可以是可以作为半固化干膜被引入的任何合适的电介质材料，例如作为在封装构建期间在第一IC芯片周围变形并且然后完全固化的层合。第一IC芯片有利地至少部分地嵌入在第一封装材料内。例如，在一些实施例中，第一IC芯片的侧壁至少部分地被第一封装材料覆盖，例如通过用第一IC芯片的朝下在面板或载体上的有源侧执行的模制工艺。第一封装材料还可以被模制或以其他方式同时施加在被放置为与第一IC的边缘相邻的预制造的过孔结构周围。过孔结构可以包括任何数量的材料，并且可以根据任何合适的技术来制造，所述技术例如但不限于微电子制造和/或微加工技术。在块103处，过孔结构也可以放置在载体或面板上，并且然后与第一IC芯片同时嵌入在第一封装材料中。

图2A还示出了包括部分地嵌入在封装材料215内的IC芯片205的示例性部件的截面过孔。图2A中所示的截面图沿图3A中所示的完整的PoP组件的平面图中进一步示出的线A-A’，并且如下文进一步描述的。例如，可以在方法102的块103期间制造图2A中所示的部件。在一些实施例中，IC芯片205包括微处理器电路。在一些这样的实施例中，微处理器电路可操作以执行实时操作系统(RTOS)。在一些其他的实施例中，IC芯片205执行控制无线电(无线)功能的软件堆栈的一层或多层。在一个示例性实施例中，IC芯片205包括适合于在移动电话或其他无线/移动设备内使用的数字基带处理器或基带无线电处理器(BBP)。

如图2A中进一步所示，IC芯片205具有基本嵌入在封装材料215内的侧壁206。封装材料215可以是任何合适的基质或载体材料，并且可以定尺寸为具有任何大小或形状。存在许多这样的材料，例如但不限于环氧树脂(例如，酚醛清漆的丙烯酸酯，例如环氧苯酚酚醛清漆(EPN)或环氧甲酚酚醛清漆(ECN))。在一些实施例中，封装材料215是例如包括表氯醇的双酚-A环氧树脂。在一些实施例中，封装材料215包括双酚-F环氧树脂(具有表氯醇)。在一些实施例中，封装材料215包括脂族环氧树脂，其可以是单官能的(例如十二醇缩水甘油醚)、双官能的(丁二醇二缩水甘油醚)、或具有更高的官能度(例如三羟甲基丙烷三缩水甘油醚)。在一些实施例中，封装材料215包括缩水甘油胺环氧树脂，例如三缩水甘油基-对氨基苯酚(官能度3)和N，N，N’，N’-四缩水甘油基-双-(4-氨基苯基)-甲烷(官能度4)。

如图2A中进一步所示，过孔结构210也至少部分地嵌入在封装材料215内。过孔结构210将可作为穿载体或穿封装互连操作，或可作为用于这种互连的占位部操作。如图所示，过孔结构210具有与IC芯片侧壁206相邻的侧壁211。过孔结构侧壁211通过封装材料215的中间部分与IC芯片侧壁206分隔开。因此，过孔结构210在IC芯片205的外部，并且以封装级与IC芯片205集成。过孔结构210可以包括一种或多种半导体(例如，晶体硅)和/或电介质(例如，二氧化硅)材料212，以及延伸穿过过孔结构210的(在图2A的z轴上的)z高度或z厚度的一个或多个导电过孔213。导电过孔213可以包括(一种或多种)任何合适的金属，例如但不限于锡、铝、铜、银、镍、金、钨、铂、及其合金或化合物。值得注意的是，例如，如下面进一步描述的，相邻的封装可以共用过孔结构并且在封装单个化时过孔结构被分隔开。过孔结构210还包括适合于随后耦合到第二IC芯片的互连的一个或多个再分布层和/或其他(一个或多个)导电特征214。导电特征214可以具有带有固定节距的一个或多个行或列(例如，具有正交格式)的布局，或者具有交错相邻的(密集的)布置。在一些替代实施例中，过孔结构210仅仅是包括一种或多种牺牲材料的占位部，所述一种或多种牺牲材料将在制造一个或多个穿模过孔的期间被去除。在其他实施例中，完全不存在过孔结构210，并且封装材料215占据了在图2A中示出过孔结构210的整个区。

如图2A中进一步所示，封装材料215在IC芯片205的背侧或非有源侧之上。封装材料215的在IC芯片205的背侧之上的厚度T(z尺寸)可以变化，但是由于整体封装组件厚度对于高价值的部件很重要，在嵌入/重构工艺之后，封装材料215可以被减薄或从IC芯片205的非有源侧被完全去除。在被控制的多个芯片中将封装材料215减薄以实现足够均匀的厚度从而促进随后在封装材料215的扇出区内形成穿模过孔可能有利的是。可以用任何合适的均匀工艺(例如，化学和/或机械抛光、研磨、或磨平)来将封装材料215减薄。使过孔结构210完全嵌入在封装材料215内从而保护过孔结构210免受后续处理步骤的影响可能是有利的。

返回图1B，方法102在块104处继续，在块104处，在第一IC芯片的有源侧之上和/或在第一封装材料侧之上制造耦合到第一IC芯片的一个或多个I/O端口的一个或多个再分布层(RDL)。在示例性实施例中，RDL特征在由与第一IC芯片相邻的第一封装材料支撑的第一部件的扇出区内延伸超过第一IC芯片的侧壁。例如，可以使用任何合适的减法和/或加法制作技术在晶圆的有源侧之上形成RDL的预定义的导电布线。在一些实施例中，RDL制作包括光刻、薄膜溅射沉积、薄膜蚀刻、薄膜镀覆等中的一种或多种。也可以采用一种或多种干膜构建技术，例如但不限于树脂膜(例如，可从Ajinomoto Fine-Techno Co.，Inc.购买的GX系列膜)的层合。可以顺次执行各种减法和/或加法制作工艺，直到电迹线和/或互连已经分布在芯片之上以及封装材料(即，载体基质)的扇出区域之上为止。图2B示出了包括图2A中所示的添加了再分布层220的部件的示例性结构。如图所示，RDL 220包括由已经在IC芯片205的有源侧之上构建的一种或多种电介质材料223电隔离的导电布线222。导电布线222可以耦合到IC芯片205的一个或多个芯片级I/O特征224。如图所示，RDL 220在大于IC芯片205的区域(其可以称为扇出结构)之上延伸。导电布线222还可以耦合到过孔结构210的一个或多个导电过孔213。

返回图1B，方法102在块106处继续，在块106处，形成耦合到在块104处形成的RDL特征的外部互连。在块106处形成的外部互连将与各种先前构造的再分布层进行电接触，并且因此与封装的IC芯片的各种I/O端口进行电接触。在块106处形成的外部互连还用于随后将(一个或多个)封装部件附接到任何合适的印刷电路板(PCB)。由于在块104处形成的RDL中的信号路径的扇出，所以外部互连可以延伸超过第一IC芯片的边缘并且在封装的外部延伸到外部系统。在图2C中进一步示出的示例中，已经形成焊料特征230或将焊料特征230附接到导电RDL特征222。例如，焊料特征220可以是已经根据任何已知工艺附接的焊料球(例如，具有焊料熔剂和可以使熔剂和焊料特征220中的一个或多个部分地回流的受控制的热处理)。替代地，焊料特征220可以是包括导电材料(例如，焊料膏)的螺柱或凸块。现在返回图1B，对面板化的封装部件的有源侧的处理现在基本完成，如果需要的话，方法102可以可选地在块108处继续对基本封装进行电测试。例如，如果执行块108，则电测试可以检查基本封装的整体功能性。块108还可以包括用于确定IC芯片外部的任何封装结构的良率和/或质量的测试，例如在进行到方法102的后续块之前，验证一个或多个穿模(穿载体)过孔的功能。

方法102在块112处继续，在块112处，准备IC芯片外部的过孔结构的任何连接盘(land)以用于后续的另一部件的附接。在块112处，可以通过任何合适的技术来去除过孔结构的非有源侧上的任何剩余的封装材料，因为去除方法可以取决于先前执行的制作块。替代地，对于将形成穿载体过孔的实施例，可以在块112处形成那些过孔。例如，可以使在操作103处嵌入在封装材料内的任何过孔前体结构暴露并用导电穿载体过孔进行替换。在其他实施例中，可以在块112处蚀刻、烧蚀、或以其他方式铣削和填充载体封装材料本身，以形成与IC芯片的至少一个边缘相邻的导电穿模过孔或穿载体过孔。在图2D中所示的示例中，对来自图2C的封装部件进行进一步处理以在过孔结构210之上形成穿过封装材料215的厚度的开口260。开口260暴露(一个或多个)导电特征214上的连接盘。如果(一个或多个)导电特征214先前已经被暴露，则开口260可能已经被图案化或者是等离子体清洁的结果。替代地，可以采用物理去除工艺(例如，研磨或磨平等)以暴露(一个或多个)导电特征214。

返回图1B，方法102在块122处继续，在块122处，在封装部件的第二侧上方形成粘合剂特征。可以在单个封装部件上方(例如，在与IC芯片的有源侧相对的非有源侧之上)形成至少一个粘合剂特征。在仍然对封装部件和/或载体材料进行面板化的同时，例如用施加到面板背侧的粘合剂特征来有利地执行块122。在块122处施加的每个粘合剂特征随后可以用于附接另一部件。在面板化的形式中，可以根据若干工艺或技术并行地形成粘合剂特征。

在图2E中进一步示出的示例中，粘合剂特征240已经被施加到在图2D中示出的封装部件。如图2E中所示，粘合剂特征240具有在该示例中小于IC芯片205的横向尺寸的横向尺寸D。这样，粘合剂特征240位于IC芯片205的一部分之上。在该示例中，封装材料215的厚度在粘合剂特征240和IC芯片205之间。然而，对于一些实施例，封装材料215可以与IC芯片205的非有源侧基本平坦。粘合剂特征240可以延伸超过IC芯片205的一个或多个边缘。在所示的示例中，粘合剂特征侧壁241与IC芯片侧壁206重叠。粘合剂特征240也可以与过孔结构210的一些部分重叠。在所示的示例中，粘合剂特征侧壁241与过孔结构边缘211重叠。可以以避免经由条形开口261的阻塞的方式有利地施加粘合剂特征240。替代地，方法102(图1B)中的块112和122的顺序可以调换，并且开口261穿过粘合剂特征240的厚度。粘合剂特征240可以包括任何已知的(一种或多种)封装材料。在一些实施例中，粘合剂特征240包括环氧树脂。例如，粘合剂特征240可以是上述用于封装材料215的材料中的任一种。在一些实施例中，粘合剂特征240是具有与封装材料215的成分不同的成分的封装材料。例如，封装材料215和粘合剂特征240两者包括环氧树脂，两种环氧树脂具有不同的成分。在具体实施例中，封装材料215是上述用于封装材料215的材料中的第一种，并且粘合剂特征240包括上述用于封装材料215的材料中的第二种。在一些其他实施例中，封装材料215和粘合剂特征240两者包括环氧树脂，所述两种封装材料的成分没有差异，然而封装材料215可以在施加粘合剂特征240之前固化，使得图2E中所示的封装材料215和粘合剂特征240之间的材料界面指示方法102(图1B)的实践。

在一些实施例中，粘合剂特征240(图2E)被非选择性地施加并且被选择性地图案化。在其他实施例中，粘合剂特征240被选择性地施加。在一些实施例中，粘合剂特征240以未干的或基本未固化的状态被施加，并且随后被部分地固化。在其他实施例中，粘合剂特征240以半固化状态被施加，例如作为干膜(例如，压敏粘合剂、管芯附接膜等)。作为一个示例，可以通过丝网印刷来施加粘合剂特征240，其中将任何合适的预制作的丝网或网格放置在工件(面板或晶圆)之上，与参考标记对齐，并且迫使粘合剂穿过位于下面的IC芯片205和/或封装材料215中的一个或多个之上的网格中的开口。也可以采用基于掩模的图案化工艺以施加粘合剂特征240。例如，可以将光敏粘合剂材料分配或旋涂到工件上，暴露于光能的粘合剂在下面的IC芯片205和/或封装材料215中的一个或多个之上定义粘合剂特征的边界。然后可以用任何合适的溶剂去除未暴露或暴露的粘合剂材料中的一种。在其他实施例中，可以例如从针基质选择性地分配粘合剂特征240，在针基质中，每个针位置将预定剂量的粘合剂材料实施到将向其施加粘合剂的下面的IC芯片205和/或封装材料215中的一个或多个上。在另一个示例中，具有期望尺寸的粘合剂特征240的预形成的粘合剂焊盘可以放置到下面的IC芯片205或封装材料215中的一个或多个上。可以通过任何合适的技术(例如但不限于拾取和放置机器)来放置粘合剂材料的焊盘。

在施加粘合剂特征240之后，可以例如通过将晶圆暴露于受控制的加热或能量源(例如，IR灯、激光等)来限定和/或影响特征的物理形状和/或成分。这样的处理可以使粘合剂特征240预硬化，例如从而将环氧树脂从未干状态修改为半固化状态。通过施加和处理阶段的工艺优化，可以最小化或者甚至完全避免用于将被固定到粘合剂特征240的部件的底部填充的后续使用。

返回图1B，方法101在块132处继续，在块132处，一个或多个附加部件固定到在块122处形成的粘合剂特征。可以使用提供足够的放置和压力控制的任何工艺将部件推入下面的衬底上的粘合剂材料中。受控制的管芯附接工艺连同粘合剂材料的工程形状和/或量可以在所施加的部件下方提供稳定的基础。在块132处附接的(一个或多个)部件可以是任何适合于PoP封装组件的部件。在一些示例中，在块132处，未封装的IC芯片附接到粘合剂特征。在一些其他示例中，在块132处，封装的IC芯片附接到粘合剂特征。在一些这样的示例中，在块132处附接的封装的IC芯片在封装内包括一个或多个RDL层。在一些其他示例中，在块132处附接的封装的IC芯片包括封装的IC芯片(例如，IC芯片已经被过模制)的一侧或多侧之上的包封物。在一些其他示例中，在块132处附接的封装IC芯片包括将与在块112处准备的过孔结构接口连接的外部互连特征。

在图2F中进一步示出的示例中，IC芯片250已经被固定到粘合剂特征240。IC芯片250可以包括任何集成电路。在一些实施例中，IC芯片250包括存储器电路。在一些这样的实施例中，存储器电路包括随机存取存储器(RAM)，并且更具体地包括动态RAM(DRAM)，例如但不限于低功率DRAM(例如，LPDDR4、或任何其他合适的移动DDR)。在一个示例性实施例中，在IC芯片250是移动DDR存储器芯片的情况下，IC芯片205包括具有PoP的BBP，然后在芯片之间提供封装级的互连并且非常适合于移动电话或其他无线/移动设备。如图2F中进一步所示，多个互连260均延伸穿过开口261。互连260可以是任何合适的互连，例如但不限于焊料特征(例如，凸块、微球、柱或杆连接)。互连260可以通过一个或多个再分布层255进一步耦合到IC芯片250。(一个或多个)RDL 255可以例如将I/O端口集中为接近IC芯片250的有源侧的一个或多个边缘。在图2F中所示的实施例中，互连260包括接近芯片边缘251的一行或一列焊料特征。在该示例中，互连260限于IC芯片250的悬垂超过粘合剂特征侧壁241的覆盖区的一部分，这样的互连260通过区270与粘合剂特征侧壁241分隔开。

返回图1B，方法102可以可选地在块134处继续，在块134处，部件的固定到粘合剂材料的互连被底部填充，和/或方法102可以在块136处继续，在块136处，在块132处固定的部件之上施加一种或多种附加的封装材料。如上所述，在一些实施例中可以避免底部填充块134，例如在块122处施加的粘合剂材料提供足够的保护免受腐蚀和/或其他互连故障模式。如果在方法102中执行底部填充块134，则底部填充材料可以至少部分地填充区270。可以在块134处施加任何合适的底部填充材料，例如但不限于已知适合于这种底部填充施加的任何环氧树脂。在一些实施例中，区270至少部分地填充有具有与用作粘合剂特征240的封装材料不同的成分的底部填充材料。在其他实施例中，区270至少部分地填充有具有与用作粘合剂特征240的封装材料相同的成分的底部填充材料。然而，对于这样的实施例，底部填充材料和粘合剂特征侧壁241之间的材料界面仍然可以指示方法102的实践。

图2G进一步示出了其中已经在IC芯片250之上施加了可选的顶部封装材料280的实施例。例如，在图1B中的块136处可能已经施加了封装材料280。替代地，在块132处附接的部件可以已经包括作为预制造封装的一部分的顶部帽盖。在图2G中所示的示例中，封装材料280在IC芯片250的整个非有源侧之上延伸，并且也在整个封装材料215之上延伸，这指示覆盖沉积工艺。例如，旋涂工艺、模制工艺、或喷涂工艺可以具有沉积的封装材料280。封装材料280可以具有已知适合于进一步保护封装的IC免受其目标使用环境影响的任何成分。在一些实施例中，例如，封装材料280是环氧树脂。在粘合剂特征240也包括环氧树脂的一些这样的实施例中，封装材料280具有与粘合剂特征240不同的成分。在封装材料215也包括环氧树脂的一些其他实施例中，封装材料280具有与粘合剂特征240和封装材料215中的至少一个不同的成分。在一些这样的实施例中，封装材料280具有与粘合剂特征240和封装材料215两者不同的成分。在粘合剂特征240也包括环氧树脂的一些其他实施例中，封装材料280具有与粘合剂特征240和封装材料215中的至少一个相同的成分。在一些这样的实施例中，封装材料280具有与粘合剂特征240和封装材料215两者相同的成分。封装材料280与粘合剂特征侧壁241之间的和/或封装材料280与封装材料215之间的机械材料界面仍然可以指示方法102中的块136的实践。

返回图1B，方法102在块152处继续，在块152处，执行回流工艺以至少使第二部件与过孔结构的连接盘之间的互连回流。回流可以在顶部部件与过孔结构和/或穿模过孔之间构成永久电接触。可以在块152处执行已知适合于选定的互连的任何回流工艺。在回流工艺期间，升高的温度可以使在方法102期间已经施加的封装材料中的一种或多种进一步固化。例如，在块122处形成的粘合剂特征可以被固化成最终封装材料。同样，在块136处施加的任何(一种或多种)最终封装材料也可以被固化成最终状态。然后在块162处例如用PoP的标记和单个化来完成方法102。

上面描述了用于具有粘合剂管芯附接的PoP的微电子器件组装方法，下面在图3A和图3B的上下文中进一步描述示例性微电子器件封装组件的结构特征，以强调指示组装方法的物理属性。图3A示出了根据一些实施例的包括粘合剂管芯附接的扇出式PoP 201的俯视平面图。图3B示出了根据一些其它实施例的扇出式PoP 201沿图3A中所示的线A-A’的截面图。例如，扇出式PoP 201可以根据方法101，并且更具体地根据方法102来制造。

首先参考图3A，PoP 201在x-y平面内占据覆盖区。在该覆盖区内，封装材料215占据超过IC芯片205的侧壁的包括至少一个集成电路的扇出区。如点线所示，互连230排列在IC芯片205的覆盖区内。互连230的一个或多个行或列在扇出区的区域内。在封装材料215的覆盖区内，过孔结构210与IC芯片205的一个边缘相邻。粘合剂特征240被放置在IC芯片205的一部分之上，并且还占据延伸超过IC芯片205的接近过孔结构210的边缘侧壁的区域。至少包括IC芯片250的另一部件被放置在粘合剂材料240之上。IC芯片侧壁252通过多个互连260(例如，焊料特征)的与一个或多个IC芯片侧壁252对准的一个或多个行或列与接近过孔结构210的粘合剂特征侧壁241重叠。例如，互连260可以被限制在IC芯片250和过孔结构210之间的重叠或悬垂区域内。IC芯片250至少通过互连260电耦合到过孔结构210。在所示的示例中，互连260被定位为超过粘合剂材料侧壁241，并且因此互连260之间不存在粘合剂材料。虽然图3A中示出了互连260的交错的两列(行)，但是实施例也可以仅具有一列或多于两列的互连。相对的粘合剂材料边缘延伸超过与芯片侧壁252相对(并且与过孔结构210相对)的IC芯片侧壁251。互连260还可以沿着另一边缘的至少一些部分(例如，正交于芯片侧壁252)而存在，例如，其中IC芯片250具有延伸超过粘合剂侧壁241的更大区域，并且过孔结构210(例如，在x尺寸上)具有更大的宽度。

如图3B的截面图所示的PoP 201，封装材料215在IC芯片侧壁206和过孔结构侧壁211之间。RDL 220电耦合到IC芯片205的第一侧。RDL 220还电耦合到过孔结构210的第一侧。包括至少一个集成电路的芯片250在IC芯片205的与RDL 220相对的第二侧之上。IC芯片250的电路电耦合到过孔结构210的第二侧。包括另一种封装材料的粘合剂特征240位于IC芯片205的至少一部分与IC芯片250的至少一部分之间。如图3B中进一步所示，封装材料215在粘合剂特征240和IC芯片205的第二非有源侧之间。在粘合剂特征侧壁241与过孔结构侧壁211重叠的情况下，粘合剂特征240的一部分在过孔结构210和IC芯片250之间。封装材料215也位于粘合剂特征240和过孔结构210的第二侧之间。在所示的示例中，互连260之间不存在粘合剂材料240。因此，区270可以是空隙，或者底部填充封装材料可以包围互连260。这样的底部填充封装材料位于IC芯片250和封装材料215之间，其中然后底部填充封装材料的侧壁与粘合剂材料侧壁241相邻。

如上所述，封装材料215、粘合剂特征240和封装材料280中的一个或多个可以包括环氧树脂。一旦利用了粘合剂特征240的粘合剂特性，粘合剂特征240的成分可以保持为可与封装材料215的成分区分，或者粘合剂特征240的成分(例如，在固化工艺之后)可以与封装材料215基本相同。同样地，在粘合剂特征240的固化之后，粘合剂特征240的成分可以保持为可与封装材料280的成分区分，或者粘合剂特征240的成分可以与封装材料280基本相同。不过，物理材料界面可以保持为指示执行组装PoP 201的方法。

图3C示出了根据一些实施例的具有粘合剂管芯附接的两个邻接的扇出式PoP 201和302的截面图。在该示例中，在两个相邻的PoP 201、302之间共用单个过孔结构210。在封装单个化工艺期间可以使过孔结构210分成两部分(例如，沿着虚线350)。对于这样的实施例，过孔结构210的保留在PoP 201和302中的每个内的一部分的边缘(例如，沿着虚线350)将不被嵌入在封装材料215内。因此，模制环氧树脂可以位于IC芯片205和过孔结构210之间，但过孔结构210的与IC芯片205相对的一侧不存在模制环氧树脂。

例如，如本文的其他地方所描述的，图4示出了采用包括粘合剂附接的PoP封装组件的移动计算平台和数据服务器机器。服务器机器406可以是任何商用服务器，例如包括设置在机架内并且联网在一起以用于电子数据处理的任何数量的高性能计算平台，在示例性实施例中，该高性能计算平台包括封装的单片SoC。移动计算平台405可以是被配置用于电子数据显示、电子数据处理、无线电子数据传输等中的每个的任何便携式设备。例如，移动计算平台405可以是平板电脑、智能电话、膝上型计算机等中的任一个，并且可以包括显示屏(例如，电容、电感、电阻、或光触摸屏)、芯片级或封装级集成系统410、和电池415。

作为服务器机器406内的系统部件，封装组件450可以包括通过RDL扇出和一个或多个过孔结构来互连的存储器块(例如，RAM)和处理器块(例如，微处理器、多核微处理器、基带处理器等)。例如，如本文的其他地方所描述的，作为封装的集成系统410，封装组件450包括具有粘合剂附接的PoP组件。组件450包括在PoP组件内互连的电源管理集成电路(PMIC)430、包括宽带RF(无线)发射器和/或接收器(TX/RX)的RF(无线)集成电路(RFIC)425、和存储器435中的一个或多个，其可以进一步互连到服务器406或移动设备405内的板上。

在功能上，PMIC 430可以执行电池电源调节、DC-DC转换等，并且因此具有耦合到电池415的输入，并且具有向其他功能模块提供电流源的输出。如进一步示出的，在示例性实施例中，RFIC 425具有耦合到天线(未示出)的输出，以实施若干无线标准或协议中的任一个，包括但不限于Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其派生物、以及被指定为3G、4G、5G、及更高版本的任何其他无线协议。

图5是根据一些实施例的电子计算设备的功能块图。例如，可以在平台405或服务器机器406内部找到计算设备500。设备500还包括托管若干部件的主板502，所述部件例如但不限于处理器504(例如，应用处理器)，例如，如本文其他地方所描述的，处理器504可以处于通过具有粘合剂管芯附接的PoP组件耦合到主板502的封装中。处理器504可以物理耦合和/或电耦合到主板502。在一些示例中，例如，如本文其他地方所描述的，处理器504包括封装在处理器504内的集成电路管芯，并且IC管芯与处理器504之间的连接在具有粘合剂附接的PoP组件内。通常，术语“处理器”或“微处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以进一步存储在寄存器和/或存储器中的其他电子数据的任何设备或设备的部分。

在各种示例中，一个或多个通信芯片506也可以物理耦合和/或电耦合到PoP组件内的处理器504。取决于其应用，计算设备500可以包括可以或可以不物理耦合且电耦合到主板502的其他部件。这些其他部件包括但不限于易失性存储器(例如，DRAM)、非易失性存储器(例如ROM)、闪存存储器、图形处理器、数字信号处理器、加密处理器、芯片组、天线、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统(GPS)设备、罗盘、加速度计、陀螺仪、扬声器、相机、和大容量存储设备(例如硬盘驱动器、固态驱动器(SSD)、紧凑盘(CD)、数字通用盘(DVD)等)等。例如，如本文其他地方所描述的，这些其他部件中的任一个也可以例如通过存在于PoP组件上的BGA焊料连接来耦合到主板502。

通信芯片506可以实现用于向和从计算设备500传输数据的无线通信。术语“无线”及其派生词可以用于描述可以通过非固体介质通过使用调制的电磁辐射传递数据的电路、设备、系统、方法、技术、通信信道等。该术语并不暗示着相关联的设备不包含任何线，虽然在一些实施例中它们可能不包含任何线。通信芯片506可以实施若干无线标准或协议中的任一个，包括但不限于本文其他地方所描述的那些。如所讨论的，计算设备500可以包括多个通信芯片506。例如，第一通信芯片可以专用于短距离的无线通信，例如Wi-Fi和蓝牙，而第二通信芯片可以专用于长距离的无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。

尽管已经参考各种实施方式描述了本文阐述的某些特征，但是该描述并非旨在以限制性的意义来解释。因此，对于本公开所属领域中的技术人员显而易见的本文所述的实施方式以及其他实施方式的各种修改被认为落入本公开的精神和范围内。

将认识到，本公开的原理不限于这样描述的实施例，而是可以在不脱离所附权利要求的范围的情况下用修改和改变来实践。以上实施例可以包括仅承担这样的特征的子集、承担这样的特征的不同顺序、承担这样的特征的不同组合、和/或承担除明确列出的那些特征之外的附加特征。因此，本发明的范围应当参考所附权利要求以及这样的权利要求所赋予的等同物的全部范围来确定。