阅读说明：本技术 一种基于单极型晶体管的输出反馈逻辑电路及芯片 (Output feedback logic circuit and chip based on unipolar transistor ) 是由 徐煜明 陈荣盛 吴朝晖 李斌 于 2020-06-18 设计创作，主要内容包括：本发明公开了一种基于单极型晶体管的输出反馈逻辑电路及芯片,其中输出反馈逻辑电路包括：第一晶体管的源极与下拉单元的第一端连接,且作为输出反馈逻辑电路的输出端,输入控制开关的第一端与输出控制开关的第一端之间的连接点与第一晶体管的栅极连接；输入控制开关的控制端连接至信号输入端,输入控制开关的第二端与输出反馈逻辑电路的输出端连接；输出控制开关的控制端与输出反馈逻辑电路的输出端连接；下拉单元的控制端连接至信号输入端,下拉单元的第一端与输出反馈逻辑电路的输出端连接。本发明的输出反馈逻辑电路仅由单极型晶体管组成；该输出反馈逻辑电路与传统的设计相比,电路复杂度更低,可广泛应用于半导体集成电路领域。(The invention discloses an output feedback logic circuit and a chip based on a unipolar transistor, wherein the output feedback logic circuit comprises: the source electrode of the first transistor is connected with the first end of the pull-down unit and serves as the output end of the output feedback logic circuit, and the connecting point between the first end of the input control switch and the first end of the output control switch is connected with the grid electrode of the first transistor; the control end of the input control switch is connected to the signal input end, and the second end of the input control switch is connected with the output end of the output feedback logic circuit; the control end of the output control switch is connected with the output end of the output feedback logic circuit; the control end of the pull-down unit is connected to the signal input end, and the first end of the pull-down unit is connected with the output end of the output feedback logic circuit. The output feedback logic circuit of the invention only consists of unipolar transistors; compared with the traditional design, the output feedback logic circuit has lower circuit complexity and can be widely applied to the field of semiconductor integrated circuits.)

一种基于单极型晶体管的输出反馈逻辑电路及芯片

技术领域

本发明涉及半导体集成电路领域，尤其涉及一种基于单极型晶体管的输出反馈逻辑电路及芯片。

背景技术

传统的刚性电子与可弯曲的日常生活物品(例如纸张，胶带，人体和纺织品)之间存在实际应用上的困难。我们可以通过大面积柔性电子技术来解决此问题。这些大面积柔性电子技术提供了可弯曲性，重量轻，超薄尺寸，透明度，可拉伸性，大面积适用性，低成本以及其他一些吸引人的功能。

然而，目前大部分柔性电子技术仅能提供高性能的单极型(纯n型或纯p型)器件。例如，a-Si TFT技术，氧化物TFT技术主要器件类型为n型晶体管；而有机TFT技术，碳纳米管技术主要器件类型则为p型晶体管。因此，通常情况下，柔性电子电路仅能基于单极型晶体管实现，这意味着传统CMOS电路设计技术不再适用，相比成熟的CMOS集成电路设计技术，柔性集成电路的设计面临很多挑战。

本发明仅以纯n型电路为例进行讨论，对于纯p型电路，只需将电路上下翻转即可，因此不再做详述。

基于单极型器件的基础逻辑门电路，目前常用的设计有两种：伪CMOS技术和电容自举技术。图1给出了伪CMOS反相器结构。图2给出了电容自举反相器结构。从电路复杂度角度，伪CMOS技术需要两路电源，电容自举技术则需要自举电容，这无疑增大了电路复杂度。从功耗角度，当输入为高电平时，上拉晶体管和下拉晶体管都不能完全关断，因而具有较大的漏电流，导致静态功耗不为零。

发明内容

为了解决上述技术问题之一，本发明的目的是提供一种基于单极型晶体管的输出反馈逻辑电路及芯片。

本发明所采用的第一技术方案是：

一种基于单极型晶体管的输出反馈逻辑电路，包括上拉单元、下拉单元、输入控制开关和输出控制开关，所述上拉单元包括第一晶体管；

所述第一晶体管的漏极与电源端连接，所述第一晶体管的源极与所述下拉单元的第一端连接，且作为所述输出反馈逻辑电路的输出端，所述输入控制开关的第一端与所述输出控制开关的第一端之间的连接点与所述第一晶体管的栅极连接；

所述输入控制开关的控制端连接至信号输入端，所述输入控制开关的第二端与所述输出反馈逻辑电路的输出端连接；

所述输出控制开关的控制端与所述输出反馈逻辑电路的输出端连接，所述输出控制开关的第二端与电源端连接；

所述下拉单元的控制端连接至所述信号输入端，所述下拉单元的第一端与所述输出反馈逻辑电路的输出端连接，所述下拉单元的第二端连接至接地端；

所述输出反馈逻辑电路包括反相器电路、多输入或非门电路或者多输入与非门电路的至少之一。

进一步，所述输出控制开关采用一个晶体管制成。

进一步，所述单极型晶体管为n型晶体管，所述输出反馈逻辑电路为反相器电路，所述下拉单元包括第二晶体管，所述输出控制开关包括第三晶体管，所述输入控制开关第四晶体管；

所述第二晶体管的漏极与所述输出反馈逻辑电路的输出端连接，所述第二晶体管的栅极连接至信号输入端，所述第二晶体管的源极连接至接地端；

所述第三晶体管的漏极连接至电源端，所述第三晶体管的栅极与所述输出反馈逻辑电路的输出端连接，所述第三晶体管的源极与所述第四晶体管的漏极连接；

所述第四晶体管的栅极连接至信号输入端，所述第四晶体管的源极与所述输出反馈逻辑电路的输出端连接。

进一步，所述单极型晶体管为n型晶体管，所述输出反馈逻辑电路为多输入或非门电路，所述下拉单元包括m个并联的晶体管，所述输入控制开关包括m个并联的晶体管，所述输出控制开关包括一个晶体管，且该晶体管的栅极与所述输出反馈逻辑电路的输出端连接，所述m为大于1的整数。

进一步，所述多输入或非门电路为二输入或非门电路，所述下拉单元包括第五晶体管和第六晶体管，所述输入控制开关包括第七晶体管和第八晶体管；

所述第五晶体管的漏极和第六晶体管的漏极均连接至所述输出反馈逻辑电路的输出端，所述第五晶体管的源极和第六晶体管的源极均连接至接地端，所述第五晶体管的栅极连接至第一信号输入端，所述第六晶体管的栅极连接至第二信号输入端；

所述第七晶体管的漏极和第八晶体管的漏极均与所述输出控制开关的源极连接，所述第七晶体管的源极和第八晶体管的源极均连接至所述输出反馈逻辑电路的输出端，所述第七晶体管的栅极连接至第一信号输入端，所述第八晶体管的栅极连接至第二信号输入端。

进一步，所述单极型晶体管为n型晶体管，所述输出反馈逻辑电路为多输入与非门电路，所述下拉单元包括p个串联的晶体管，所述输入控制开关包括p个串联的晶体管，所述输出控制开关包括一个晶体管，且该晶体管的栅极与所述输出反馈逻辑电路的输出端连接，所述p为大于1的整数。

进一步，所述多输入与非门电路为二输入与非门电路，所述下拉单元包括第九晶体管和第十晶体管，所述输入控制开关包括第十一晶体管和第十二晶体管；

所述第九晶体管的漏极与所述输出反馈逻辑电路的输出端连接，所述第九晶体管的源极与所述第十晶体管的漏极连接，所述第九晶体管的栅极连接至第一信号输入端；

所述第十晶体管的源极连接至接地端，所述第十晶体管的栅极连接至第二信号输入端；

所述第十一晶体管的漏极与所述输出控制开关的源极连接，所述第十一晶体管的源极与所述第十二晶体管的漏极连接，所述第十一晶体管的栅极连接至第一信号输入端；

所述第十二晶体管的源极连接至所述输出反馈逻辑电路的输出端，所述第十二晶体管的栅极连接至第二信号输入端。

本发明所采用的第二技术方案是：

一种芯片，包括逻辑电路，所述逻辑电路采用上所述的一种基于单极型晶体管的输出反馈逻辑电路。

本发明的有益效果是：本发明的输出反馈逻辑电路仅由单极型晶体管组成，适用于柔性电子技术；另外，该输出反馈逻辑电路与传统的设计相比，电路复杂度更低。

附图说明

为了更清楚地说明本发明实施例或者现有技术中的技术方案，下面对本方明实施例或者现有技术中的相关技术方案附图作以下介绍，应当理解的是，下面介绍中的附图仅仅为了方便清晰表述本发明的技术方案中的部分实施例，对于本领域的技术人员而言，在无需付出创造性劳动的前提下，还可以根据这些附图获取到其他附图。

图1是现有技术中伪CMOS反相器的电路示意图；

图2是现有技术中电容自举反相器的电路示意图；

图3是本发明实施例中反相器电路的示意图；

图4是本发明实施例中反相器电路的电子电路示意图；

图5是实施例中反相器电路的VTC曲线示意图；

图6是实施例中反相器电路的电流消耗示意图；

图7是传统伪CMOS逻辑电路的电流消耗的示意图；

图8是传统电容自举逻辑电路的电流消耗的示意图；

图9是本发明实施例中二输入或非门电路的示意图；

图10是本发明实施例中二输入与非门电路的示意图；

图11是基于本发明实施例的二输入或非门的工作波形与电流消耗的示意图；

图12是基于本发明实施例的二输入与非门的工作波形与电流消耗的示意图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。

在本发明的描述中，需要理解的是，涉及到方位描述，例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

在本发明的描述中，若干的含义是一个或者多个，多个的含义是两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。

本发明的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。

本实施例提供了一种基于单极型晶体管的输出反馈逻辑电路，该输出反馈逻辑电路为反相器电路、多输入或非门电路或者多输入与非门电路等。

如图3所示，在一些实施例中，该输出反馈逻辑电路为输出反馈结构的反相器电路，该反相器电路由上拉晶体管T1(即第一晶体管)，下拉晶体管T2(即第二晶体管)，和两个开关T3、T4构成。开关T3由输出信号控制，开关T4由输入信号控制。当控制信号为高电平时开关导通，控制信号为低电平时开关截止。在一些实施例中，开关T3、T4可采用晶体管制成，如图4所示。

当输入为低，T2和T4截止，输出节点电压上升，这使得T3导通，T1栅极电压增大，输出电压继续上升，从而导致T3进一步导通。如此循环往复，产生正反馈，最终使输出电压上拉至高电平。

当输入为高，T2和T4导通，输出节点电压下降，这使得T3截止。因为T4导通，所以T1截止，上拉电流为零，因此最终输出节点被下拉至低电平。

参见表1，从电路复杂度角度，本实施例的电路结构与传统结构使用相同数量的晶体管，但是无需使用双电源和电容，因此电路复杂度更低。

表1

	伪CMOS逻辑	电容自举逻辑	本实施例
				电源数量	2	1	1
器件数量	4晶体管	4晶体管1电容	4晶体管
				静态功耗	有	有	无

从电路功耗角度，本实施例的电路无静态功耗。当输入为低输出为高时，T1与T2均有Vgs＝0，T1T2均截止，电源与地之间无电流通路，因此电路无静态功耗。当输入为高输出为低时，T1有Vgs＝0，T2有Vds＝0，T1、T2均截止，电源与地之间无电流通路，因此电路无静态功耗。

通过调整T1、T2的尺寸可以获得对称的电压转移(VTC)曲线。在本实施例中，晶体管T2、T3、T4的尺寸为W/L，T1的尺寸为10W/L。

图5为上述反相器电路在不同电源下的VTC曲线的示意图。由图可知，本实施例的反相器电路能达到理想高低电平，因此具有满输出摆幅。另外，本实施例的VTC曲线对称。最后，因为引入了正反馈，高低电平的转换非常迅速，高低电平的过度区间十分狭窄。上述三点共同表明了本实施例的反相器电路具有良好的噪声容限。

图6给出了本实施例的反相器电路在不同电源下的电流消耗。电路仅在高低电平转换区间消耗电流。在稳态下，电路无电流消耗。因此，本实施例的反相器电路仅有动态功耗，无静态功耗。

作为对比，图7给出了传统伪CMOS逻辑电路的电流消耗示意图，图8给出了传统电容自举逻辑电路的电流消耗示意图。可以看出，在输入为高输出为低时，因为上拉和下拉晶体管均不能完全截止，所以有一定电流消耗。因此这两种逻辑结构有静态功耗。

在一些实施例中，将上述的晶体管T2、T4进行并联拓展可得到多输入或非门，如图9所示，图9为本实施例的二输入或非门电路，将T2拓展为并联的T5和T6，将T4拓展为并联的T7和T8。其中，T5和T7输入连接相同的输入端in1，T6和T8输入连接相同的输入端in2。

在一些实施例中，将T2、T4进行串联拓展可得到多输入与非门，如图10所示，图10为本实施例的二输入与非门电路，将T2拓展为串联的T9和T10，将T4拓展为并联的T11和T12。其中，T9和T11输入连接相同的输入端in1，T10和T12输入连接相同的输入端in2。

图11给出了基于本实施例的二输入或非门的工作波形与电流消耗；图12给出了基于本实施例的二输入与非门的工作波形与电流消耗。可以看出，或非、与非操作功能正确。电路仅在输入信号跳变的时候有动态功耗。而在稳态下则无静态功耗。

综上所述，本实施例的输出反馈逻辑电路，首先，仅由单极型晶体管组成，因此适用于柔性电子技术(如薄膜晶体管，碳纳米管等)。另外，与传统设计相比，本实施例的电路复杂度低(不需要双电源和自举电容)，且没有静态功耗，极大地降低了功耗。

本实施例还提供了一种芯片，包括逻辑电路，该逻辑电路采用采用上述的一种基于单极型晶体管的输出反馈逻辑电路。

本实施例的芯片与上述的输出反馈逻辑电路具有相应的关系，因此具备触发器电路相应的功能和有益效果。

以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。