具体实施方式

高电压MOSFET器件可以包括厚和低掺杂的外延层，这会使与低电压电路集成变得困难。由于厚和低掺杂的外延层的高电阻率，此类器件的导通态电阻很大。为了获得较低的Rsp，可以在器件的阻挡态期间在器件中使用降低表面电场(RESURF)结构，以在漂移区中获得完全耗尽的面积。降低表面电场结构利用轻掺杂衬底(例如，p掺杂衬底)以及薄外延层(例如，n型外延层)来阻挡器件中的高电压。由轻掺杂p衬底上的薄n型外延层形成的横向二极管可以比没有降低表面电场的常规横向二极管具有更高的击穿电压。

本文公开的示例LDMOS器件包括降低表面电场结构和漂移结构，这些结构可以显著改善器件性能(例如，较低的Rsp和较高的BVdss)。降低表面电场结构或漂移结构(或两者)可以包括阶梯状掺杂剂浓度分布。LDMOS器件可以是n型(nLDMOS)或p型(pLDMOS)器件。为简洁起见，本文仅描述了器件的n型版本，但应理解可以互换n型和p型掺杂剂以描述器件的p型版本。

示例LDMOS器件可以具有四个端子，例如漏极端子、栅极端子、源极端子和主体端子。如果将源极端子和主体端子电连接在一起以形成单个端子(通常称为源极)，则该器件可能具有三个端子，即漏极端子、栅极端子和源极端子。

示例LDMOS器件可以具有漂移扩散区，该漂移扩散区包括具有阶梯状掺杂剂浓度分布的降低表面电场结构(阶梯状轮廓降低表面电场结构)和具有阶梯状掺杂剂浓度分布的漂移结构(阶梯状轮廓漂移结构)。

阶梯状轮廓降低表面电场结构可以沿着从器件的漏极侧到源极侧的水平或横向线具有增加的掺杂剂浓度，或者沿着从漏极侧到源极侧的水平或横向线具有减小的扩散深度或两者的组合(即，沿横向线增加的掺杂剂浓度和减小的扩散深度)。阶梯状轮廓漂移结构可以沿着从器件的漏极侧到源极侧的水平或横向线具有增加的掺杂浓度。在示例实施方式中，降低表面电场和漂移结构的掺杂分布可以被设计为最大化击穿电压并且最小化器件的电阻。

在示例实施方式中，可以在BCD技术平台中制造nLDMOS器件。

在示例实施方式中，nLDMOS器件可以包括以下结构中的一个或多个结构：

a.多晶硅栅极和漂移区之间的降低表面电场氧化物

b.在器件的源极侧具有链接扩散区的自对准主体扩散区

c.与硅化物连接在一起的对接源极主体

d.通过场氧化物与源极分开的主体(浅沟槽隔离(STI)、硅的局部氧化(LOCOS)等)

e.在整个器件下方提供器件主体与衬底的竖直隔离的掩埋层(BL)扩散区。

本文所述的扩散区(即，掺杂区)可以例如通过离子注入然后进行热扩散来形成。

在示例中，当nLDMOS器件具有BL扩散区(例如，n型BL(NBL))时，可以通过该器件周围的附加环形n型扩散区来进一步横向隔离该器件。该附加n型扩散区可以足够深以物理接触BL扩散区，并且足够浅以物理接触衬底表面处的标准金属触点/硅化物/源极-漏极(SD)结构。

在一些实施方式中，可以在生长或沉积在半导体衬底上的硅的p型掺杂层(例如，pEpi层)的表面上制造nLDMOS器件。可以在半导体衬底的表面上形成两个有源区域(AA)–源极有源区域(AA)和漏极AA。可以通过在pEpi层上生长或沉积相对薄的(例如，<20nm)介电层(例如，栅极氧化物层)将两个AA横向分开。也可以通过在半导体衬底表面上形成的作为更厚的(例如，>30nm)介电(例如，二氧化硅)层的降低表面电场氧化物层将两个AA横向分开。在一些实施方式中，栅极氧化物层可以具有与降低表面电场氧化物层相同的厚度，且源极AA和漏极AA可以合并为单个AA。

进一步地，在器件制造中，可以形成与源极AA的一部分(但不是全部)和降低表面电场氧化物层的一部分重叠的栅极(例如，重掺杂的n型多晶硅多边形)。可以在整个栅极周围形成间隔件(例如，介电结构)。重掺杂的n型扩散区(通常称为nLink或nLDD)可以形成在源极AA的表面处并且在间隔件下方。

在示例实施方式中，nLDD可以由在其上制造器件的BCD平台的CMOS技术组件提供，而nLink可以专用于nLDMOS。

进一步地，在器件制造中，可以通过源极AA的表面并沿着间隔件形成源极扩散区(例如，重掺杂的n型扩散区)，并且可以通过源极AA的表面并沿着源极扩散区形成主体抽头扩散区(例如，重掺杂的p型扩散区)。在一些实施方式中，主体抽头区可以接触源极扩散区。在一些实施方式中，可以通过将源极AA分成两个AA(源极AA和主体AA)的附加隔离电介质(例如，诸如LOCOS或STI的场氧化物)将主体抽头区与源极扩散区分开。

进一步地，在器件制造中，可以通过漏极AA的表面形成漏极扩散区(例如，重掺杂的n型扩散区)。

在器件制造中，可以在以下区域上的半导体衬底和栅极二者的表面上制造金属化结构：栅极多边形、漏极扩散区、源极扩散区和主体抽头区。金属化结构可以包括硅化物触点(例如，金属触点+硅化物等)。金属结构可以限定nLDMOS器件的栅极端子、漏极端子、源极端子和主体端子。

在主体抽头区和源极扩散区接触的示例实施方式中，源极端子和主体端子可以连接在一起作为单个源极端子。

进一步地，在器件制造中，可以通过半导体衬底的表面形成主体扩散区(例如，轻掺杂的p型扩散区)。主体扩散区可以从半导体衬底的表面竖直延伸以比nLink/nLDD、源极扩散区和主体抽头区到达得更深，并且可以水平(横向)延伸以包围主体抽头区、源极扩散区、nLink/nLDD和源极AA的被栅极覆盖的部分。主体扩散区的与栅极重叠的部分可以形成器件的沟道。该沟道可以具有沟道长度(Lg)。nLink/nLDD可以在沟道和源极扩散区之间提供电连续性，这从而可以为源极端子提供电连续性。

可以通过穿过单个掩模(例如，CMOS pWell掩模)或穿过多个掩模(例如，CMOSpWell+自对准pBody掩模)使用p型离子注入物序列来形成主体扩散区。

进一步地，在器件制造中，可以通过衬底的表面形成漂移扩散区(nDrift扩散区)(例如，轻掺杂的n型扩散区)。nDrift扩散区可以从衬底的表面竖直延伸以比漏极扩散区和降低表面电场氧化物层到达得更深，并且可以水平延伸以包围漏极扩散区、降低表面电场氧化物层和源极AA的至少一部分。

在一些实施方式中，nDrift扩散区和主体扩散区可以接触。在一些实施方式中，nDrift扩散区和主体扩散区可以分开。在一些实施方式中，nDrift扩散区和主体扩散区可以重叠。

nDrift扩散区可以具有阶梯状掺杂剂浓度分布，例如，其掺杂浓度在水平(横向)方向上从漏极扩散区的边缘朝向漏极扩散区与主体扩散区的接合处逐渐增加。

在示例实施方式中，穿过部分重叠的掩模(例如，最小是两个部分重叠的掩模)的n型注入物的序列或链可以用于产生nDrift扩散区的阶梯状轮廓。每个nDrift扩散区可以具有对应于对应掩模的开口的宽度(阶梯)。

此外，在器件制造中，可以在衬底的表面以下的深度处通过衬底的表面形成降低表面电场扩散区(pResurf扩散区)(例如，轻掺杂的p型扩散区)。pResurf扩散区可以被限制在比nDrift扩散区更深的区，并且可以不竖直延伸到半导体衬底的表面。但是，在一些实施方式中，pResurf扩散区可能会局部裁剪为nDrift扩散区。pResurf可以水平延伸以包围nDrift扩散区。然而，在一些实施方式中，pResurf扩散区以与主体扩散区重叠。

pResurf扩散区可以具有阶梯状轮廓，例如，其掺杂浓度在水平方向上从漏极扩散区朝向主体扩散区逐渐增加。半导体衬底中的pResurf扩散区的深度可以在水平方向上从漏极扩散区朝向主体扩散区减小。

在示例实施方式中，穿过一个掩模的p型注入物的序列或链可以用于产生pResurf扩散区的阶梯状轮廓。然而，在一些实施方式中，穿过多个掩模的p型注入物的序列或链可以用于产生pResurf扩散区的阶梯状轮廓。在一些实施方式中，用于产生pResurf扩散区的阶梯状轮廓的掩模可以与用于产生nDrift扩散区的掩模相同。

进一步地，在器件制造中，nLDMOS器件可以通过n型掩埋层(nBL)(例如，轻掺杂的掩埋n型层)与pEpi/pSubstrate竖直地电隔离。nBL可以被限制在比pResurf扩散区更深的区域，并且可以不竖直地朝向半导体衬底的表面延伸。

在一些实施方式中，nBL可以在整个器件上水平延伸。在此类情况下，器件制造可以包括包围整个器件的附加横向隔离。在一些实施方式中，可以利用包围器件的环形n型扩散区(例如，nSinker扩散区)来实现附加横向隔离。nSinker扩散区可以从其中nSinker扩散区可以被接触(例如，金属触点和硅化物等)的半导体衬底的表面竖直延伸到nBL。在一些实施方式中，可以利用深沟槽隔离(DTI)结构来实现附加横向隔离。在一些实施方式中，可以通过组合DTI和nSinker扩散区结构来实现附加横向隔离。

图1示出了具有p型阶梯状轮廓降低表面电场结构120和n型阶梯状轮廓漂移结构110的示例n型LDMOS器件100的器件单元的半节距截面。

为了便于描述，本文可以参照例如在图1的页面上示出的X轴和Y轴来描述器件100的特征的相对取向或坐标。平行于X轴的方向可以被称为水平或横向方向。平行于Y轴的方向可以被称为竖直方向或深度。此外，为了视觉清楚，在图1中仅示出了器件100的器件单元的一半。实际的LDMOS器件可以包括数十或数百个器件单元，这些器件单元可以例如通过映现和重复(例如，在X方向上)图1所示的有限的半单元结构来获得。

器件100可以被制造在BCD技术平台上。器件100可以具有漏极结构130、栅极结构140和源极-主体结构150。器件100可以具有三个或四个端子(例如，漏极端子、栅极端子、源极端子和主体端子)。源极端子和主体端子可以连接在一起。图1示出了例如具有以下端子的器件100：漏极端子131、栅极端子141和连接在一起的源极-主体端子151。

在示例实施方式中，器件100可以构建在p型衬底/p-epi/n掩埋层(nBL)衬底(例如衬底101)上。尽管nBL可能是可选的，但nBL对于器件100的高电压开关应用很有用。

在示例实施方式中，源极-主体结构150(例如，低电压(LV)源极)可以具有包括p型阱(例如，pWell 154)、p型主体(例如，pBody153)和p型源极-漏极扩散区(例如，pSD 152)的主体。在示例实施方式中，源极-主体结构150可以包括n型源极-漏极扩散区(例如，nSD155)。在一些实施方式中，源极-主体结构150的主体可以仅包括p型阱(例如，pWell 154)和p型源极扩散区(例如，pSD 152)。

在示例实施方式中，器件100的栅极结构140可以包括n型多晶硅栅极(例如，nPoly143)和沉积或生长在衬底101的硅表面102上的栅极氧化物144。进一步地，可以在整个栅极多晶硅周围形成间隔件145(例如，介电结构)。在一些实施方式中，在栅极结构140下方的硅表面102处形成沟道。

在示例实施方式中，源极-主体结构150(例如，低电压LV源极)可以具有通过n型链结构(例如，间隔件145下方的nLink 154)耦接至n型源极-漏极扩散区(例如，nSD 155)以进行栅极区域过渡的源极。在一些实施方式中，源极结构150的源极可以通过轻掺杂漏极扩散结构(例如，nLDD)耦接到n型源极-漏极扩散区(例如，nSD 155)以进行栅极区域过渡。可以使用BCD技术平台的CMOS部件来实现nLDD。

在示例实施方式中，器件100可以在漏极结构130和栅极结构140之间的表面102处包括降低表面电场(resurf)氧化物结构(例如，降低表面电场氧化物160)，以降低器件100中的表面电场效应。降低表面电场氧化物160可以至少部分地在栅极结构140下方延伸。在示例实施方式中，将降低表面电场氧化物层(例如，降低表面电场氧化物160)设置在器件的栅极(例如，栅极结构140)下方的衬底的表面(例如，表面102)上。

在器件100中，漏极结构130可以包括与漏极端子131进行低电阻接触的n型源极-漏极扩散区(例如nSD 132)。漏极结构130进一步包括阶梯状轮廓降低表面电场结构120和n型阶梯状轮廓漂移结构110中的一者或两者。在示例实施方式中，从器件中包括的p型阶梯状轮廓降低表面电场结构120和n型阶梯状轮廓漂移结构110中的一者或两者获得器件100中的降低表面电场效应。

可以通过穿过重叠掩模的n掺杂剂注入来制造的n型阶梯状轮廓漂移结构110可以包括一系列的M nDrift扩散区(例如区110-1、区110-2、区110-i、...和区110-M，其中M是整数，i是小于M的整数)。在示例实施方式中，M可以是二或更大。如图1所示，nDrift扩散区(例如，Ndrift扩散区110-1、区110-2、区110-i、...以及区110-M)可以沿着从器件的漏极侧到源极侧的横向或水平线在一系列M个阶梯(例如，阶梯1、阶梯2、阶梯i，...和阶梯M)中具有增加的掺杂剂浓度。例如，阶梯2处的区110-2中的掺杂剂浓度可以大于区110-1中阶梯1处的掺杂剂浓度，阶梯i处的区110-i中的掺杂剂浓度可以大于阶梯2处的区110-2中的掺杂剂浓度，阶梯M处的区110-M中的掺杂剂浓度可以大于阶梯i处的区110-i中的掺杂剂浓度等。nDrift扩散区阶梯(例如，阶梯1、阶梯2、阶梯i和阶梯M)可以具有水平宽度(例如，分别为X1、X2、Xi、...、XM)。

在示例实施方式中，nDrift扩散区可以延伸到衬底中的不同竖直深度。例如，阶梯1处的Ndrift扩散区110-1可以延伸到表面102下方的深度d1，阶梯2处的区110-2可以延伸到表面102下方的深度d2，阶梯i处的区110-i可以延伸到表面102下方的深度di，并且阶梯M处的区110-M可以延伸到表面102下方的深度dm。在示例实施方式中，表面102下方的nDrift扩散区(例如，nDrift扩散区110-1、区110-2、区110-i、...和区110-M)中的每个扩散区的深度可以在从漏极扩散区朝向主体扩散区的横向方向上(例如按阶梯)减小(例如，d1>d2>di>dm)。

nDrift扩散区可以在彼此下方或下面重叠并水平延伸。例如，区110-1(具有宽度X1和深度d1)可以在区110-2(具有宽度X2<X1和深度d2<d1)和区110-i(具有宽度Xi<X2和深度di<d2)下方水平地延伸等。因此，区110-2的一部分可以设置在区110-i的一部分和区110-1之间。同样，区110-i的一部分可以设置在区110-M的一部分和区110-2之间。

可以通过穿过一个或多个掩模的n掺杂剂注入来制造n型阶梯状轮廓漂移结构110。在示例实施方式中，穿过部分重叠的掩模(例如，最少是两个部分重叠的掩模)的n型注入物的序列或链可以用于产生阶梯状轮廓，该阶梯状轮廓沿着从器件的漏极侧到源极侧的横向或水平线具有增加的掺杂浓度。nDrift扩散区(例如，Ndrift扩散区110-1、区110-2、区110-i、...和区110-M)可以具有水平宽度(例如分别为X1、X2、Xi、...XM)，这些水平宽度对应于执行n-掺杂剂注入所穿过的重叠掩模(未示出)的开口。

可以通过穿过一个或多个掩模的p掺杂剂注入来制造的p型阶梯状轮廓降低表面电场结构120可以包括一系列m个pResurf扩散区(例如，pResurf扩散区120-1、区120-2、区120-j、...和区120-m，其中m是整数，j是小于m的整数)。在示例实施方式中，器件100中的p型阶梯状轮廓降低表面电场结构120中的pResurf扩散区的数量m可以与n型阶梯状轮廓漂移结构110中的nDrift扩散区的数量M相同(即，m＝M)。每个pResurf扩散区可以位于衬底中的对应深度处。例如，如图1所示，阶梯1处的pResurf扩散区120-1可以在表面102下方的深度D1处，阶梯2处的区120-2可以在表面102下方的深度D2处，阶梯i处的区120-j可以在表面102下方的深度Dj处，并且阶梯M处的区120-m可以在表面102下方的深度Dm处。在示例实施方式中，穿过一个或多个掩模的p型注入物的序列或链可以用于沿着从器件的漏极侧到源极侧的横向线产生阶梯状轮廓。n型阶梯状轮廓漂移区结构110下方的pResurf扩散区(例如，pResurf扩散区120-1、区120-2、区120-j、...和区120-m)中的每个扩散区的深度可以在从漏极扩散区朝向主体扩散区的横向方向上减小(例如，阶梯1处的D1>阶梯2处的D2>阶梯i处的Dj>阶梯M处的Dm)。

由于n型阶梯状轮廓漂移区结构110和p型阶梯状轮廓降低表面电场结构120而导致的器件100中的降低表面电场效应可以导致较低的Rsp和较高的BVdss。

尽管图1示出了n型LDMOS，但是应当理解，可以通过交换n掺杂剂类型和p掺杂剂类型来获得p型LDMOS。

在图1所示的示例器件100中，可以通过使用共同的一组重叠掩模进行注入来获得n型阶梯状轮廓漂移区结构110和p型阶梯状轮廓降低表面电场结构120。进一步地，nDrift扩散区的数量M可以与pResurf扩散区的数量m相同。换句话说，每个nDrift扩散区(例如，Ndrift区110-1、区110-2、区110-i、...或区110-M)可以具有对应或相关的pResurf扩散区(例如，pResurf区120-1、区120-2、区120-j、...或区120-m)。对应或相关的pResurf扩散区(例如，pResurf区120-1、区120-2、区120-j、...或区120-m)可以具有与nDrift扩散区(例如，Ndrift区110-1、区110-2、区110-i、...和区110-M)相同的宽度(例如X1、X2、Xi、XM)。

图2示出了示例器件200，其中nDrift扩散区的数量M与pResurf扩散区的数量m不同(例如，M＝m+1)。在示例器件200中，例如，第一nDrift扩散区110-1不具有对应的pResurf扩散区(即，在图2所示的阶梯状轮廓降低表面电场结构120中不存在pResurf扩散区120-1)。例如，当穿过共同的一组重叠掩模进行注入时，通过将用于pResurf扩散区120-1的p型注入物剂量设置为零来获得n型阶梯状轮廓漂移结构110和p型降低表面电场结构120时，可以获得不具有pResurf扩散区120-1的阶梯状轮廓降低表面电场结构120。

在一些实施方式中，可能不需要穿过共同的一组重叠掩模进行注入以获得n型阶梯状轮廓漂移结构110和p型阶梯状轮廓降低表面电场结构120。可以通过穿过不同组的掩模进行注入来分别在n型阶梯状轮廓漂移结构110和p型阶梯状轮廓降低表面电场结构120中获得不同数量或不同几何构型的Ndrift扩散区和pResurf扩散区来获得n型阶梯状轮廓漂移结构110和p型阶梯状轮廓降低表面电场结构120。这种几何上的灵活性可以为设计LDMOS器件特性(例如Rsp和BVdss)提供附加控制参数。

图3示出了示例器件300，其中通过穿过不同组的掩模进行注入不仅获得与pResurf扩散区的数量m(例如，m＝3)不同的nDrift扩散区的数量M(例如，M＝4)，而且获得n型阶梯状轮廓漂移结构110和p型阶梯状轮廓降低表面电场结构120。例如，图3示出了具有四个nDrift区(区110-1、110-2、110-I和110-M)和仅三个pResurf2区(区120-2、120-j和120-m)的示例器件300。在图3中所示的示例器件300中，仅pResurf2区120-2可以穿过与其对应的nDrift区110-2相同的掩模被注入。pResurf2区120-j和区120-m可以穿过与四个nDrift区中使用的任何掩模不同的掩模被注入。穿过相同的掩模(开口)注入的pResurf2区120-2和对应的nDrift区110-2可以具有相同的水平宽度(例如，X2)。但是，pResurf2区120-m和区120-j(穿过与四个nDrift区中使用的任何掩模不同的掩模被注入)的水平宽度(例如，Xrm、Xrj)可能不同于对应的nDrift区110-M和区110-i的宽度(Xm、Xi)。

图4示出了示例器件400，其中衬底101包括掩埋n型掩埋层(nBL)170。nBL 170可以是在器件下方并且比pResurf1(例如，图1的区120-1)和pWell 154更深的n型扩散区。在示例器件400中，nBL扩散区可以形成将器件的p型区(例如，pBody 153、pWell 154和降低表面电场结构120)与下方的pEpi/pSubstrate 101分开的阻挡件，从而使器件的主体可以独立于pEpi/pSubstrate 101偏置。

图5示出了通过测试nLDMOS器件的技术计算机辅助设计(TCAD)仿真获得的测试nLDMOS器件的碰撞电离线和等电位线的截面视图。测试nLDMOS器件具有例如两对Ndrift扩散区和pResurf扩散区(即，图1的nDRift1/pResurf1和nDrift2/pResurf2)。考虑了用于nDrift1区、NDrift2区、Presurf1区和Presurf2区的注入物剂量的不同配置。

图6是示出针对作为测试nLDMOS器件的pResurf1、pResurf2、nDRift1和nDrift2区的注入剂量的各种组的掺杂浓度值(即，掺杂剂浓度组610)获得的Rsp和BVdss值的图。图6还示出了对于传统器件(标记为WFR620)获得的Rsp和BVdss值。从图6所示的结果可以看出，测试nLDMOS器件(标记为WFR 630)与传统器件POR WFR620相比显示出Rsp值降低了约21％，并且具有更高的BVdss值(例如，增加了约1V)。目标WFR 630的最佳结果例如对应于用于pResurf2、nDRift1和nDrift2区的D11；D32；D33和D11；D42；D43的掺杂剂浓度组610。

图7至图15示出了在通过制造示例nLDMOS器件(例如，图1的器件100)的示例制造工艺的多个步骤进行处理时衬底101的示意图。

图7示出了起始p型衬底101，该衬底可以具有在pEpi生长、垫氧化物生长和STI形成之后在衬底上生长的牺牲氧化物层701。

图8示出了在衬底101上生长的降低表面电场氧化物层801。降低表面电场氧化物层的生长可以涉及垫氮化物层沉积、降低表面电场氧化物光刻图案掩模、氮化物蚀刻、抗蚀剂剥离、降低表面电场氧化物生长和氮化物剥离。

n型漂移结构110和p型降低表面电场结构120可以通过穿过一个或多个抗蚀剂掩模(未示出)序列的离子注入形成在衬底101中。在示例实施方式中，穿过部分重叠的掩模的n型注入物的序列或链可以用于形成n型漂移结构110。穿过相同的部分重叠的掩模的p型注入物的序列或链可以用于形成p型降低表面电场结构120。例如，可以将第一抗蚀剂掩模放置在衬底101上，并且可以穿过掩模注入n型离子以形成n型漂移结构110的第一Ndrift区，并且可以穿过相同掩模注入p型离子以形成p型降低表面电场结构120的第一pResurf区。接下来，可以将第二抗蚀剂掩模(与第一掩模重叠)放置在衬底101上。可以穿过第二抗蚀剂掩模注入N型离子以形成n型漂移结构110的第二Ndrift区，并且可以穿过相同掩模注入p型离子以形成p型降低表面电场结构120的第二pResurf区。进一步地，可以穿过放置在衬底上的附加重叠抗蚀剂掩模来重复注入n型离子和p型离子的过程，以形成附加Ndrift区和pResurf区。可以穿过放置在衬底101上的抗蚀剂掩模中的每个抗蚀剂掩模在注入p型离子之前或之后注入n型离子。

图9示出了形成在衬底101中的n型漂移结构110和p型降低表面电场结构120。N型漂移结构110可以包括多个ndrift扩散区(例如，Ndrift1、Ndrift2、Ndrift、…和NdriftN)。P型降低表面电场结构120可以包括多个降低表面电场扩散区(例如，pResurf1、pResurf2、pResurf、…和pResurfN)。这些结构的形成可能涉及：nDrift1掩模、nDrift1注入物链、resurf1注入物链和抗蚀剂剥离；…；nDriftN掩模、nDriftN注入物链、pResurfN注入物链和抗蚀剂剥离等。

图10示出了形成在衬底101中的p型阱1001。p阱的形成可能涉及：PWell掩模、PWell注入物和抗蚀剂剥离。

图11示出了在衬底101的顶表面上(在牺牲氧化物层剥离之后)形成栅极氧化物1101。

图12示出在衬底中形成用于栅极(例如，nPoly)的前体结构1201、用于p主体的结构1202和用于nLink的结构1203之后的衬底101。这些结构的形成可能涉及：多晶硅沉积、自对准pBody掩模、多晶硅蚀刻、nLink注入物、pBody注入物和抗蚀剂剥离。

图13示出了在衬底101中形成栅极结构1301之后的衬底101。该结构的形成可能涉及：多晶硅掩模、多晶硅蚀刻和抗蚀剂剥离。

图14示出了在衬底101中形成源极结构和漏极结构(例如，间隔件1401、pSD 12P和nSD 13N)之后的衬底101。这些结构的形成可能涉及：间隔件形成、nSD掩模、nSD注入物、抗蚀剂剥离、pSD掩模、pSD注入物和抗蚀剂剥离。

图15示出了通过包括硅化物层1504的后端金属化处理形成器件端子(例如，源极端子1501、栅极端子1502和漏极端子1503)之后的衬底101。后端处理可能涉及：硅化物形成、层间介电(ILD)层形成、ILD形成以及导电材料或金属触点形成。

图16示出了用于制造在给定击穿电压(BVdss)下具有减小的导通态电阻(Rsp)的MOSFET器件(例如，n型LDMOS)的示例方法1600。

方法1600包括在半导体衬底的表面上形成源极区和漏极区(1610)；形成栅极区(1620)；形成主体扩散区(1630)；形成金属结构(1640)；以及形成漂移区(1650)。半导体衬底可以例如是具有p型掺杂的硅外延层的p型衬底(例如，pEpi/pSubstrate)。

形成源极区和漏极区1610可以包括在半导体衬底的表面处形成介电层(例如，小于约20nm的栅极氧化物层)和在半导体表面处形成降低表面电场氧化物层(例如，大于约30nm的介电层)以将源极区和漏极区分开。

形成栅极区1620可以包括形成栅极多边形(例如，重掺杂的n型多晶硅层)以与源极区的部分但并非全部和降低表面电场氧化物层的部分重叠。形成栅极区1620可以进一步包括在栅极多边形周围形成间隔件(即，介电结构)。

形成源极区和漏极区1610可以进一步包括：在源极区的表面和间隔件下方形成第一重掺杂的n型扩散(通常称为nLink或nLDD)，在源极区的表面并且沿着间隔件形成第二重掺杂的n型扩散(源极扩散)，并且在源极区的表面并沿着源极扩散形成重掺杂的p型扩散(主体抽头)。

在一些示例实施方式中，主体抽头扩散可以接触源极扩散。在一些示例实施方式中，可以通过附加隔离电介质(例如，场氧化物，LOCOS、STI等)将主体抽头与源极扩散分开。附加隔离电介质可以将源极区分成两部分：源极区和主体区。

形成源极区和漏极区1610可以进一步包括在漏极AA的表面处形成重掺杂的n型扩散(漏极扩散)。

形成主体扩散区1630可以包括通过使用穿过单个掩模(例如，CMOS pWell掩模)或穿过多个掩模(例如，CMOS pWell掩模+自对准pBody掩模)的p型离子注入物序列来形成轻掺杂的p型扩散(主体扩散)。主体扩散区可以从半导体衬底的表面竖直延伸比nLink/nLDD、源极扩散和主体抽头到达得更深。进一步地，主体扩散可以水平地延伸以包围主体抽头、源极扩散、nLink/nLDD以及源极区的由栅极区覆盖的部分。主体扩散区中与栅极区重叠的部分通常称为沟道，其长度(Lg)通常称为栅极长度。在示例实施方式中，nLink/nLDD可以在沟道与源极扩散之间提供电连续性。

形成金属结构1640可以包括在半导体衬底和栅极区两者的表面处(例如，在栅极多边形、漏极扩散、源极扩散和主体抽头上方)形成金属结构。金属结构可以包括硅化物层和金属或导电触点。金属结构限定器件的端子(例如，栅极端子、漏极端子、源极端子和主体端子)。在示例实施方式中，在器件中源极扩散和主体扩散接触的情况下，源极端子和主体端子可以连接到单个端子(即，源极端子)中。

形成漂移区1650可以包括形成具有阶梯状掺杂剂浓度分布的n型漂移结构，其中掺杂剂浓度沿着从器件的漏极区到源极区的横向方向增加(1652)。

形成n型漂移结构1652可以包括穿过半导体衬底的表面注入两个或更多个轻掺杂的漂移扩散区(nDrift扩散区)。在示例实施方式中，穿过半导体衬底的表面注入两个或更多个轻掺杂的漂移扩散区包括穿过多个重叠掩模注入n型离子。在示例实施方式中，MOSFET器件可以具有n型漂移结构，该n型漂移结构具有两个注入的重叠的漂移扩散区。

nDrift扩散区可以从半导体衬底的表面竖直延伸以比漏极扩散和降低表面电场氧化物到达得更深。此外，nDrift扩散区可以水平地延伸以包围漏极扩散、降低表面电场氧化物和源极区的至少一部分。

在一些示例实施方式中，nDrift扩散区和主体扩散区可以接触。在一些示例实施方式中，nDrift扩散区和主体扩散区可以分开，并且在一些示例实施方式中，nDrift扩散区和主体扩散区可以重叠。

在示例实施方式中，nDrift扩散区可以具有其中Ndrift扩散区中的掺杂剂浓度从漏极扩散区的边缘到与主体扩散区的结合处水平地按阶梯增加而成阶梯状的掺杂剂浓度分布。阶梯状掺杂剂浓度分布可以由通过穿过多个重叠掩模的n型离子注入物序列形成。在示例实施方式中，最少的两个部分重叠的掩模可以用于形成阶梯状掺杂剂浓度分布(例如，在两个nDrift扩散区上具有一个中间掺杂剂浓度阶梯的掺杂剂浓度分布)。

形成漂移区1650可以进一步包括形成具有阶梯状掺杂剂浓度分布的p型降低表面电场结构，其中掺杂剂浓度沿着从器件的漏极区到源极区的横向方向增加(1654)。

p型降低表面电场结构可包括一个或多个pResurf扩散区。一个或多个pResurf扩散区可以被限制在比nDrift扩散区更深的区，并且可以不竖直延伸到半导体衬底的表面。在一些实施方式中，pResurf扩散区可以局部裁剪成nDrift扩散。

进一步地，pResurf扩散区可以水平地延伸以包围nDrift扩散区。在一些实施方式中，pResurf扩散区可以与主体扩散区重叠。

在示例实施方式中，pResurf扩散区可以具有其中掺杂剂浓度在水平方向上从漏极扩散的下方朝向主体扩散而按阶梯增加的掺杂剂浓度分布。在一些实施方式中，pResurf扩散区的深度可以在水平方向上从漏极扩散下方朝向主体扩散按阶梯减小。

在一些示例实施方式中，pResurf扩散区的阶梯状掺杂剂浓度分布可以通过穿过单个掩模或穿过多个掩模的p型离子注入物序列来形成。

在一些示例实施方式中，pResurf扩散区的阶梯状掺杂剂浓度分布可以通过穿过用于nDrift扩散区的阶梯状掺杂剂浓度分布的n型离子注入物序列的相同重叠掩模的p型离子注入物序列形成。

在示例实施方式中，重叠掩模的数量可以是二。穿过两个重叠掩模的注入可以产生具有两个扩散区的nDrift扩散区的阶梯状掺杂剂浓度分布(两个扩散区之间的掺杂剂浓度具有阶梯)。

方法1600可以进一步包括形成隔离结构以将器件与衬底电隔离(1660)。在示例实施方式中，形成隔离结构1660可以包括形成轻掺杂的掩埋n型扩散(nBL)。例如，nBL可以将nLDMOS器件与pEpi/pSubstrate竖直电隔离。

nBL可以水平延伸以包围整个器件。在示例实施方式中，nBL被限制在比pResurf扩散区更深的区域，并且不竖直延伸到半导体衬底的表面。在一些示例实施方式中，pResurf扩散区可以局部地裁剪成nBL。

进一步地，形成隔离结构1660可以包括形成包围整个器件的附加横向隔离。形成附加横向隔离可以包括形成n型扩散区(nSinker)。nSinker可以是环形扩散区，其包围器件并从衬底表面竖直延伸到nBL。nSinker可以通过金属结构(例如，金属触点、硅化物层等)在衬底的表面处被接触。

在一些示例实施方式中，形成附加横向隔离可以包括形成深沟槽结构(DTI)或将DTI与nSinker组合以进行横向隔离。

还应当理解，当元件(诸如晶体管或电阻器)被提及为在另一个元件上、连接到另一个元件、电连接到另一个元件、耦接到另一个元件、或电耦接到另一个元件时，该元件可直接在另一个元件上、连接另一个元件、或耦接到另一个元件，或可存在一个或多个中间元件。相反，当元件被提及直接在另一个元件或层上、直接连接到另一个元件或层、或直接耦接到另一个元件或层时，不存在中间元件或层。虽然在整个具体实施方式中可能不会使用术语直接在…上、直接连接到…、或直接耦接到…，但是被示为直接在元件上、直接连接或直接耦接的元件能以此类方式提及。本申请的权利要求(如果包括的话)可被修订以叙述在说明书中描述或者在附图中示出的示例性关系。

如在本说明书中所使用的，除非根据上下文明确地指出特定情况，否则单数形式可包括复数形式。除了附图中所示的取向之外，空间相对术语(例如，在…上方、在…上面、在…之上、在…下方、在…下面、在…之下、在…之以下等)旨在涵盖器件在使用或操作中的不同取向。在一些实施方式中，在…上面和在…下面的相对术语可分别包括竖直地在…上面和竖直地在…下面。在一些实施方式中，术语邻近能包括横向邻近或水平邻近。

本文所述的各种技术的具体实施可在数字电子电路中、计算机硬件、固件、软件中或它们的组合中实现(例如，包括在其中)。方法的部分也可通过专用逻辑电路例如FPGA(现场可编程门阵列)或ASIC(专用集成电路)来进行，并且装置可实现为该专用逻辑电路。

可在计算系统中实现实施方式，该计算系统包括工业电机驱动器、太阳能逆变器、镇流器、通用半桥拓扑结构、辅助和/或牵引电机逆变器驱动器、开关模式电源、车载充电器、不间断电源(UPS)、后端部件(例如，作为数据服务器)，或者包括中间件部件(例如，应用服务器)，或者包括前端部件(例如，具有用户可通过其与实施方式进行交互的图形用户界面或Web浏览器的客户端计算机)，或者包括此类后端、中间件或前端部件的任何组合。部件可通过任何形式或介质的数字数据通信(例如，通信网络)互连。通信网络的示例包括局域网(LAN)和广域网(WAN)，例如互联网。

一些实施方式可使用各种半导体处理和/或封装技术来实现。一些实施方式可使用与半导体衬底相关联的各种类型的半导体处理技术来实现，该半导体衬底包括但不限于例如硅(Si)、砷化镓(GaAs)、氮化镓(GaN)等等。

虽然所描述的实施方式的某些特征已经如本文所述进行了说明，但是本领域技术人员现在将想到许多修改形式、替代形式、变化形式和等同形式。因此，应当理解，所附权利要求书旨在涵盖落入具体实施的范围内的所有此类修改形式和变化形式。应当理解，这些修改形式和变化形式仅仅以举例而非限制的方式呈现，并且可以进行形式和细节上的各种变化。除了相互排斥的组合以外，本文所述的装置和/或方法的任何部分可以任意组合进行组合。本文所述的实施方式能包括所描述的不同实施方式的功能、部件和/或特征的各种组合和/或子组合。