计算资源分配技术及神经网络系统

本申请提供了一种计算资源分配技术及神经网络系统。所述神经网络系统包括处理器以及与所述处理器连接的多个神经网络芯片,每个神经网络芯片包括多个具有存算一体功能的计算单元。所述处理器根据所述神经网络系统中神经网络层的输出数据量为每一神经网络层配置执行该层神经网络操作的计算单元,使执行相邻神经网络层操作的计算单元的计算能力相匹配。本申请提供的神经网络系统能够应用于人工智能领域,提升神经网络系统的数据处理效率。

2021-11-02

访问量：33

适用于差分SRAM存储单元的存算一体化存储阵列结构

本发明属于集成电路技术领域,具体的说是涉及一种适用于差分SRAM存储单元的存算一体化存储阵列结构。本发明通过在传统SRAM存储阵列电路基础上将读写位线分为BL、BLB和RBL、RBLB两组,并且增加两根读字线RWL和RWLB加载反相输入信号,从而实现了在SRAM存储阵列内进行二值点积运算。

2021-11-02

访问量：34

用于从人工神经网络分配中间数据的设备和方法

本公开提供了用于从人工神经网络分配中间数据的设备和方法。根据一个方面,一种用于为存储器分配确定由神经网络生成的数据块在存储器区域中的放置的方法,包括：开发块的放置的初始序列,从多个可能放置中选择每个放置,初始序列被限定为候选序列；通过存储的未选择放置,根据初始序列的给定放置的取代开发放置的至少一个修改序列；以及如果通过该修改序列获得的存储器区域的计划大小小于候选序列的存储器区域的大小,则该修改序列成为候选序列；一旦开发了每个修改序列,针对分配的块的放置是被限定为候选序列的放置序列的放置。

2021-11-02

访问量：44

数据处理装置及数据处理方法

一种数据处理装置及数据处理方法。该数据处理装置用于神经网络的数据处理,神经网络包括至少一个第一处理层和至少一个第二处理层,数据处理装置包括：第一忆阻器阵列,包括阵列排布的多个第一忆阻器单元,且被配置为存储对应于至少一个第一处理层的权重值矩阵；第二忆阻器阵列,包括阵列排布的多个第二忆阻器单元,且被配置为存储对应于至少一个第二处理层的权重值矩阵；其中,多个第一忆阻器单元的数据保持性优于多个第二忆阻器单元的数据保持性,和/或多个第二忆阻器单元的耐久性优于多个第一忆阻器单元的耐久性。该数据处理装置采用两种具有不同的耐久性及数据保持性的忆阻器单元,便于对忆阻器单元有不同需求的神经网络权重层的灵活实现。

2021-11-02

访问量：24

一种基于阻变器件的神经元树突的操作方法及装置

本发明提供一种基于阻变器件的神经元树突的操作方法及装置,其中方法包括：确定单个阻变器件的神经元树突结构；其中,所述神经元树突结构包括顶电极、阻变介质层和底电极；基于所述阻变器件固有的阈值电压对所述神经元树突结构的顶电极和底电极进行外加电压：当外加电压超过所述阈值电压时,通过所述外加电压使得所述神经元树突结构的阻变介质层形成导电通道,以实现非线性信号整流；在所述神经元树突结构的阻变介质层形成的导电通道处于断开状态下,当外加电压不超过所述阈值电压时,通过所述外加电压使得所述神经元树突结构的阻变介质层无法形成导电通道,以实现噪声信号的过滤。本发明实现了神经形态计算时功耗降低及计算灵活性提升。

2021-11-02

访问量：31

卷积运算装置、方法和芯片

本申请涉及一种卷积运算装置、方法和芯片,其中,卷积运算装置设置卷积数据预处理单元、卷积计算单元及卷积结果缓存单元,通过卷积数据预处理单元将输入特征组和与每个输入特征组对应的卷积核组交替输入卷积计算单元,通过卷积计算单元的乘累加单元在每个预设的时钟周期内,利用预设的乘加器阵列对一个输入特征组和对应的卷积核组进行卷积计算,生成临时输出特征,并通过卷积计算单元的处理单元基于临时输出特征进行生成输出特征的后处理,再通过卷积结果缓存单元存储求和后得到的缓存输出特征。通过本申请,在不增加卷积结果缓存单元芯片面积的前提下,解决了完成卷积运算装置的MAC阵列利用率不高的问题。

2021-11-02

访问量：34

基于深度可分离卷积模块的剪枝方法及系统

本发明公开了一种基于深度可分离卷积模块的剪枝方法及系统,所述利用稀疏化方式训练基于深度可分离卷积模块的Mobilenet神经网络；利用剪枝规则对稀疏化训练后的网络模型进行处理,获得剪枝后的Mobilenet神经网络。该方法通过利用稀疏化方式训练深度可分离卷积模块的Mobilenet神经网络,利用剪枝规则对基于深度可分离卷积模块的Mobilenet神经网络进行剪枝,进一步压缩机器人边缘端神经网络的计算量,使得Mobilenet神经网络可以部署在边缘设备上。

2021-11-02

访问量：20

一种面向访存优化的稀疏卷积神经网络加速器

一种面向访存优化的稀疏卷积神经网络加速器,包括：稀疏激活值处理模块SSG,用于去除零值激活数据,筛选出有效的非零激活值；缓存模块CBUF,用于存储输入神经元数据和实现重复激活数据复用；缓存模块PB,用于存储并行读取的权值数据；运算模块CMAC,用于完成卷积操作的乘加运算；在读数据阶段,读入当前卷积操作所需的神经元数据至缓存模块中,读入权值数据至缓存模块PB中；在筛选和复用阶段,所述稀疏激活值处理模块将缓存模块中的非零激活数据筛选出,同时检查是否有复用的激活数据；在运算阶段,将筛选出的非零激活数据传输至运算模块进行卷积计算。本发明具有原理简单、容易实现、对计算和访存的效率提升明显等优点。

2021-11-02

访问量：34

一种用于卷积神经网络的可配置型卷积计算电路

本发明公开了一种用于卷积神经网络的可配置型卷积计算电路,其中,计算控制模块对卷积层四重循环计算中的三重循环,即感受野内的循环、输入特征图间的循环和输出特征图间的循环进行展开,并将各循环进行卷积计算所需的像素数据和权值数据输入到卷积计算模块中；并将对应的偏置数据输入到加法树模块中；卷积计算模块分别在不同方向上对上述三重循环同时进行并行运算；加法树模块针对不同工作模式进行加法计算；其中,加法树模块包括单通道模式和多通道模式,计算控制模块可根据进行卷积计算的像素数据为单通道数据还是多通道数据随时切换加法树模块的工作模式,提升了针对单通道数据输入时电路资源的利用率,从而提高了卷积计算电路的运算效率。

2021-11-02

访问量：29

硬件加速方法、装置、设备、计算机程序产品及存储介质

本发明公开了一种硬件加速方法、装置、设备、计算机程序产品及存储介质,该方法通过获取与当前神经网络对应的系统配置文件,通过系统配置文件对硬件加速器系统进行配置,再通过输入输出数据处理单元获取神经网络当前层的运算数据,将运算数据输入PE阵列,计算得到当前层的运算结果。再根据当前层的运算结果计算当前层的下一层的运算结果,直到得到神经网络的最后一层的运算结果,完成对神经网络的硬件加速。本发明通过根据神经网络获取系统配置文件,再利用系统配置文件对硬件加速器系统进行配置,使硬件加速器系统可以在适配不同神经网络的硬件加速的同时,对当前神经网络进行硬件加速的能效比最大化。

2021-11-02

访问量：25