具体实施方式

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

如图1所示是现有技术中的时钟多路复用器100的内部电路图，该时钟多路复用器100包括了第一时钟输入模块110、第二时钟输入模块120和第一逻辑门130；第一时钟输入模块110包括第一时钟信号输入端C1、第一选择信号输入端S1和第一时钟信号输出端C3；第二时钟输入模块120包括第二时钟信号输入端C2、第二选择信号输入端S2和第二时钟信号输出端C4。第一选择信号输入端S1和第二选择信号输入端S2之间连接有一个第二逻辑门140，第一时钟信号输出端C3和第二时钟信号输出端C4分别与第一逻辑门130的两个输入端连接。第一选择信号输入端S1即为整个时钟多路复用器100的选择信号端输入端，第一逻辑门130的输出端C5即为整个时钟多路复用器100时钟信号的输出端，第一逻辑门130为或门。

如图2所示是图1所示的时钟多路复用器的时序图。图中可以看出，选择信号s由低电平转向高电平后，输出端C5的输出时序信号clk_out由源时钟信号clk_in0转为目的时钟信号clk_in1。由于时钟输入模块110和120的时钟信号输入端C1和C2直接由两个时钟信号clk_in1和clk_in0提供，在切换时钟前目的时钟一直开启，在切换时钟后源时钟也没有自动关闭。如果要实现在切换时钟前目的时钟开启，在切换时钟后源时钟关闭，则需要附加其他控制电路才行，这将使得时钟多路复用器的使用电路复杂化。

为了解决上述问题，如图3所示，本申请提供一种时钟多路复用器200，其包括：第一时钟输入模块210、第二时钟输入模块220、第一时钟信号产生模块250、第二时钟信号产生模块260和第一逻辑门230。

第一时钟输入模块210包括第一时钟信号输入端C1、第一选择信号输入端S1、第一时钟信号输出端C3和第一使能信号输出端D1。第二时钟输入模块220包括第二时钟信号输入端C2、第二选择信号输入端S2、第二时钟信号输出端C4和第二使能信号输出端2。

第一使能信号输出端1和第一选择信号输入端S1分别与第一时钟信号产生模块250的两个输入端连接，第一时钟信号产生模块250的输出端C6与第一时钟信号输入端C1连接。第二使能信号输出端D2和第二选择信号输入端S2分别与第二时钟信号产生模块260的两个输入端连接，第二时钟信号产生模块260的输出端C7与第二时钟信号输入端C2连接。

第一选择信号输入端S1和第二选择信号输入端S2之间连接有一个第二逻辑门240，第一时钟信号输出端C3和第二时钟信号输出端C4分别与第一逻辑门230的两个输入端连接，在本申请实施例中，第二逻辑门140为非门，第一逻辑门130为或门。

可以理解，本申请公开了一种时钟多路复用器，用以实现二选一的时钟信号选择。该时钟多路复用器不仅包括两个时钟输入模块210和220，还包括两个时钟信号产生模块250和260。其中，时钟输入模块210和220不仅通过时钟信号输出端C3和C4输出时钟输出信号给第一逻辑门230，还通过使能信号输出端D1和D2输出使能信号，该使能信号和选择信号共同激发时钟信号产生模块250和260产生时钟信号clk_in1和clk_in0分别作为时钟输入模块210和220的时钟输入信号。可见，时钟多路复用器中的两个时钟输入模块的时钟输入信号均由各自的使能信号和选择信号共同激发产生，因此，切换时钟时选择信号发生改变，导致两个时钟输入模块的时钟输入信号产生改变。在切换时钟前目的时钟可自动开启，在切换时钟后源时钟可自动关闭，无需附加其他控制电路使得时钟多路复用器的使用电路简化。

在本申请可选的实施例中，如图3所示，第一时钟信号产生模块250包括第三逻辑门251和第一时钟信号产生单元252，第三逻辑门251的两个输入端分别与第一选择信号输入端S1和第一使能信号输出端D1连接，第三逻辑门251的输出端与第一时钟信号产生单元252的输入端连接，第一时钟信号产生单元252的输出端与第一时钟信号输入端C1连接；第二时钟信号产生模块260包括第四逻辑门261和第二时钟信号产生单元262，第四逻辑门261的两个输入端分别与第二选择信号输入端S2和第二使能信号输出端D2连接，第四逻辑门261的输出端与第二时钟信号产生单元262的输入端连接，第二时钟信号产生单元262的输出端与第二时钟信号输入端C2连接，在本申请实施例中，第三逻辑门251和第四逻辑门261为或门。

在本申请可选的实施例中，如图4所示，第一时钟信号产生单元252包括第一时钟门控2520，第一时钟门控2520的两个输入端分别与第三逻辑门251的输出端和第一时钟信号发生器连接，第一时钟门控2520的输出端与第一时钟信号输入端C1连接；第二时钟信号产生单元262包括第二时钟门控2620，第二时钟门控2620的两个输入端分别与第四逻辑门261的输出端和第二时钟信号发生器连接，第二时钟门控2620的输出端与第二时钟信号输入端C2连接，在本申请实施例中，第三逻辑门251和第四逻辑门261为或门。

如图7所示是图4所示的时钟多路复用器的时序图。图中可以看出，选择信号s在X3处由低电平转向高电平后，输出端C5的输出时序信号clk_out在X5处由源时钟信号clk_in0转为目的时钟信号clk_in1。在选择信号s在X3处由低电平转向高电平后，在X5之前，目的时钟提前自动开启，持续输出目的时钟信号clk_in1；在选择信号s在X3处由低电平转向高电平后的X4处源时钟自动关闭，源时钟信号clk_in0降为低电平，无需附加其他控制电路使得时钟多路复用器的使用电路简化。

在使用时钟门控作为时钟信号产生单元的情况下，在图7所示的时序图中可以看出，在选择信号s在X3处由低电平转向高电平后，目的时钟自动开启，但是目的时钟信号开启后的第一个脉冲可能是不完整的，且源时钟和目的时钟在进行开启和关闭时是有无效时钟脉冲。为了使得源时钟和目的时钟在进行开启和关闭时减少无效时钟脉冲个数，可以实现目的时钟信号开启后的第一个脉冲可能是完整的，如图5所示，第一时钟信号产生单元252可包括第一时钟产生电路2521，第一时钟产生电路2521的输入端与第三逻辑门251的输出端连接，第一时钟产生电路2521的输出端与第一时钟信号输入端C1连接；第二时钟信号产生单元262包括第二时钟产生电路2621，第二时钟产生电路2621的输入端与第四逻辑门261的输出端连接，第二时钟产生电路2621的输出端与第二时钟信号输入端C2连接，在本申请实施例中，第三逻辑门251和第四逻辑门261为或门，在本申请实施例中，第一时钟产生电路2521和第二振荡器时钟产生电路2621为振荡器，也可以为其它的时钟产生电路，本申请不作限制。

如图8所示是图5所示的时钟多路复用器的时序图；在使用时钟产生电路作为时钟信号产生单元的情况下，在切换时钟前目的时钟可自动开启，且由于时钟产生电路在打开后才开始工作，因此可以保证时钟信号开启后的第一个脉冲是完整的。

继续参见图3，在本申请可选的实施例中，第一时钟输入模块210包括第五逻辑门212、第六逻辑门211、第一触发器213和第二触发器214。第五逻辑门212的一个输入端与第一选择信号输入端S1连接，第五逻辑门212的输出端与第一触发器213的输入端连接，第一触发器213的Q输出端与第二触发器214的输入端连接，第二触发器214的Q输出端与第一使能信号输出端D1连接，第二触发器214的第输出端与第六逻辑门211的一个输入端连接，第六逻辑门211的输出端与第一时钟信号输出端C3，第一时钟信号输入端C1分别与第一触发器213的控制端、第二触发器214的控制端和第六逻辑门211的另一个输入端连接。

第二时钟输入模块220包括第七逻辑门222、第八逻辑门221、第三触发器223和第四触发器224。第八逻辑门222的一个输入端与第二选择信号输入端S2连接，第八逻辑门222的输出端与第三触发器223的输入端连接，第三触发器223的Q输出端与第四触发器224的输入端连接，第四触发器224的Q输出端与第二使能信号输出端D2连接，第四触发器224的Q输出端还与第八逻辑门221的一个输入端连接，第八逻辑门221的输出端作为第二时钟信号输出端C4，第二时钟信号输入端C2分别与第三触发器223的控制端、第四触发器224的控制端和第八逻辑门221的另一个输入端连接。

第二触发器214的输出端与第七逻辑门222的另一个输入端连接，第四触发器224的输出端与第五逻辑门212的另一个输入端连接，在本申请实施例中，第五逻辑门212，第六逻辑门211、第七逻辑门222、第八逻辑门221为与门。

如图6所示本申请提供另一种时钟多路复用器300，与图3所示的时钟多路复用器200相比不同的是，时钟多路复用器300中，第一时钟信号产生模块350包括第三逻辑门351、第九逻辑门352和第一时钟信号产生单元353。

第三逻辑门351的两个输入端分别与第一选择信号输入端S1和第一使能信号输出端D1连接，第九逻辑门352的两个输入端分别与第三逻辑门351的输出端和第四触发器324的输出端连接，第九逻辑门352的输出端与第一时钟信号产生单元353的输入端连接，第一时钟信号产生单元353的输出端与第一时钟信号输入端C1连接，在本申请实施例中第九逻辑门352为与门。

第二时钟信号产生模块360包括第四逻辑门361、第十逻辑门362和第二时钟信号产生单元363；第四逻辑门361的两个输入端分别与第二选择信号输入端S2和第二使能信号输出端2连接，第十逻辑门362的两个输入端分别与第四逻辑门361的输出端和第二触发器314的输出端连接，第十逻辑门362的输出端与第二时钟信号产生单元363的输入端连接，第二时钟信号产生单元363的输出端与第二时钟信号输入端C2连接，在本申请实施例中，第十逻辑门362为与门。

可以理解，时钟多路复用器中的两个时钟输入模块的时钟输入信号不仅由各自的使能信号和选择信号激发产生，还受到另一时钟输入模块的后一个触发器的输出端所输出的信号的影响。切换时钟信号时，在选择信号发生改变后，目的时钟信号的提前开启脉冲周期缩短为固定数量，时钟多路复用器的输出时钟信号以尽可能快的速度转换为目的时钟信号，提高了时钟多路复用器的反应速度。

图9是图6所示的时钟多路复用器300的时序图。图中可以看出，选择信号s在X9处由低电平转向高电平后，输出端C5的输出时序信号clk_out在X10处由源时钟信号clk_in0转为目的时钟信号clk_in1。目的时钟在X9处后自动开启持续输出目的时钟信号clk_in1，目的时钟相对于X10提前了一个脉冲。而图7和图8中，目的时钟相对于选择信号s由低电平转向高电平的时间都提前了两个脉冲。可见时钟多路复用器300相比时钟多路复用器200，目的时钟信号的提前开启脉冲周期缩短，且固定为1个脉冲。时钟多路复用器的输出时钟信号以尽可能快的速度转换为目的时钟信号，提高了时钟多路复用器的反应速度。

另一方面，本申请实施例还提供了一种电子设备，所述电子设备包括上述任一项所述的时钟多路复用器。

本申请提供的电子设备的有益效果与第一方面相同，在此不在赘述。

本申请中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置、设备和介质类实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可，这里就不再一一赘述。

至此，已经对本主题的特定实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作可以按照不同的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序，以实现期望的结果。在某些实施方式中，多任务处理和并行处理可以是有利的。

在本公开的各种实施方式中所使用的表述“第一”、“第二”、“所述第一”或“所述第二”可修饰各种部件而与顺序和/或重要性无关，但是这些表述不限制相应部件。以上表述仅配置为将元件与其它元件区分开的目的。例如，第一用户设备和第二用户设备表示不同的用户设备，虽然两者均是用户设备。例如，在不背离本公开的范围的前提下，第一元件可称作第二元件，类似地，第二元件可称作第一元件。

当一个元件(例如，第一元件)称为与另一元件(例如，第二元件)“(可操作地或可通信地)联接”或“(可操作地或可通信地)联接至”另一元件(例如，第二元件)或“连接至”另一元件(例如，第二元件)时，应理解为该一个元件直接连接至该另一元件或者该一个元件经由又一个元件(例如，第三元件)间接连接至该另一个元件。相反，可理解，当元件(例如，第一元件)称为“直接连接”或“直接联接”至另一元件(第二元件)时，则没有元件(例如，第三元件)插入在这两者之间。

以上描述仅为本申请的可选实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离上述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。