阅读说明：本技术 利用跳频技术的脉冲信号生成器及其工作方法 (Pulse signal generator using frequency hopping technique and operating method thereof ) 是由 金兑昱 李根行 于 2019-11-22 设计创作，主要内容包括：本发明涉及利用跳频技术的脉冲信号生成器及其工作方法,根据一个实施例的脉冲信号生成器包括接收输入信号并以利用开关电容器(Switched Ca pacitor)的跳频(Frequency Hopping)方式输出对应于输入信号的至少一个数字窗的边缘结合部,以及接收输出的数字窗,生成对应于接收的数字窗的脉冲信号的推挽脉冲生成部。本发明能够通过利用基于开关电容器的延迟电路以跳频方式传输脉冲信号,从而在不消耗附加电力的情况下提高无线通信速度及无线通信距离。(The present invention relates to a pulse signal generator using a Frequency Hopping technique and a method for operating the same, and the pulse signal generator according to one embodiment includes an edge combining part receiving an input signal and outputting at least one digital window corresponding to the input signal in a Frequency Hopping (Frequency Hopping) manner using a Switched capacitor (Switched Ca capacitor), and a push-pull pulse generating part receiving the output digital window and generating a pulse signal corresponding to the received digital window. The present invention can improve wireless communication speed and wireless communication distance without consuming additional power by transmitting a pulse signal in a frequency hopping manner using a delay circuit based on a switched capacitor.)

利用跳频技术的脉冲信号生成器及其工作方法

技术领域

本发明涉及脉冲信号生成器及其工作方法，更具体来讲，涉及基于跳频技术生成并发送脉冲信号的技术思想。

背景技术

最近无线通信技术之一的超宽带(Ultra Wide Band，UWB)技术受到重视。UWB在超高速无线通信及低输出、以及高效利用频率等方面具有优势。并且UWB技术提出了在生活中的近距离超高速无线通信的应用可能性，因此在产业界是尤其受到重视的技术。

UWB技术使用1ns以下的非常短的脉冲进行通信。为了利用脉冲发送信息需要对基本脉冲进行调制。

基于UWB技术的调制方式有在给定时间间隔内发送或不发送脉冲信号(ImpulseSignal)的方法的开关键控(On-Off Keying)方式。开关键控方式是发送同步脉冲，在同步脉冲后发送脉冲信号时识别为‘1’，不发送时识别为‘0’的通信方式。这种通信方式的数据速度不太高。即，这种开关键控方式的情况下，具有作为发送UWB信号的周期的脉冲重复频率(Pulse Repetition Frequency，PRF)程度的数据率(Data Rate)。

另外，依据联邦通信委员会(Federal Communications Commission；FCC)的制度，UWB技术限定为在3.1～10.6GHz的发送功率电力频谱密度不超过-41.3dBm/MHz。

因此，现实情况为UWB技术需要适用能够通过在3.1GHz至10.6GHz移动发送频率并传输脉冲信号，降低指定平均功率电力密度，增大脉冲信号的振幅(Amplitude)以延长通信距离的技术，即跳频(Frequency Hopping)技术。

另外，现有的脉冲信号生成器适用了利用数据控制振荡器(Digitally-Controlled Oscillator，DCO)替换脉冲信号的载波本身执行跳频的技术，但该技术具有对寄生电容(Parasitic Capacitor)等噪声成分非常敏感，且实际实现时RF的设计复杂，芯片(Chip)、电感器(Inductor)、MIM电容器(MIM Capacitor)等元件所占的面积非常大的问题。

【在先技术文献】

【专利文献】

(专利文献1)韩国注册专利第10-1358902号，“利用时间数字变换器-多重PPM的数据通信、距离测定、位置追踪”

发明内容

技术问题

本发明的目的是提供利用基于开关电容器的延迟电路以跳频方式传输脉冲信号，从而能够在不消耗附加电力的情况下提高无线通信速度及无线通信距离的脉冲信号生成器及其工作方法。

并且，本发明的目的是提供能够利用同步脉冲与数据脉冲之间的时间差传输数据，从而能够提高无线通信速度及无线通信距离的脉冲信号生成器及其工作方法。

技术方案

根据一个实施例的脉冲信号生成器可以包括：边缘结合部，其接收输入信号并以利用开关电容器(Switched Capacitor)的跳频(Frequency Hopping)方式输出对应于输入信号的至少一个数字窗；以及推挽脉冲生成部，其接收输出的数字窗，生成对应于接收到的数字窗的脉冲信号。

根据一方面，边缘结合部可以具有包括多个开关电容器的至少一个延迟单元(Delay cell)。

根据一方面，边缘结合部可以将输入信号的上升边缘(Rising Edge)延迟相当于对应于至少一个延迟单元的延迟时间的量，输出对应于延迟的上升边缘的至少一个数字窗。

根据一方面，至少一个延迟单元可以通过二进制代码(Binary Code)分别控制多个开关电容器的工作调节延迟单元的延迟时间。

根据一方面，脉冲信号生成器还可以包括计数部，其通过至少一个D触发器(DFlip-Flop)生成二进制代码。

根据一方面，输入信号可以为在一个时钟周期内调节同步脉冲(Sync Pulse)与数据脉冲(Data Pulse)之间的时间间隔的信号。

根据一个实施例的脉冲信号生成器的工作方法可以包括：边缘结合部接收输入信号，并以利用开关电容器(Switched Capacitor)的跳频(Frequency Hopping)方式输出对应于输入信号的至少一个数字窗的步骤；以及推挽脉冲生成部接收输出的数字窗，生成对应于接收到的数字窗的脉冲信号的步骤。

根据一方面，边缘结合部可以具有包括多个开关电容器的至少一个延迟单元(Delay cell)。

根据一方面，在输出数字窗的步骤，可以将输入信号的上升边缘(Rising Edge)延迟相当于对应于至少一个延迟单元的延迟时间的量，输出对应于延迟的边缘的至少一个数字窗。

根据一方面，在输出数字窗的步骤，计数部通过至少一个D触发器(DFlip-Flop)生成对应于输入信号的二进制代码(Binary Code)，边缘结合部可以通过二进制代码分别控制多个开关电容器的工作调节延迟单元的延迟时间。

根据一方面，输入信号可以为在一个时钟周期内调节同步脉冲(Sync Pulse)与数据脉冲(Data Pulse)之间的时间间隔的信号。

技术效果

根根一个实施例，能够通过利用基于开关电容器的延迟电路以跳频方式传输脉冲信号，从而在不消耗附加电力的情况下提高无线通信速度及无线通信距离。

根据一个实施例，能够通过利用同步脉冲与数据脉冲之间的时间差传输数据，从而提高无线通信速度及无线通信距离。

附图说明

图1是用于说明根据一个实施例的脉冲信号生成器的示意图；

图2是用于说明根据一个实施例的脉冲信号生成器的工作的例示的示意图；

图3是用于说明根据一个实施例的多重脉冲调制发送器的示意图；

图4是用于说明根据一个实施例的关于数字-时间变换部的例示的示意图；

图5a至图5b是用于说明利用根据一个实施例的多重脉冲调制发送器生成脉冲信号的例示的示意图；

图6是用于说明根据一个实施例的同步装置的示意图；

图7是用于说明关于根据一个实施例的模拟处理部的例示的示意图；

图8是用于说明关于根据一个实施例的同步部的例示的示意图；

图9a至图9e是用于说明利用根据一个实施例的同步装置执行同步工作的例示的示意图；

图10是用于说明根据一个实施例的脉冲信号生成器的工作方法的示意图；

图11是用于说明根据一个实施例的同步装置的工作方法的示意图。

附图标记说明

100：脉冲信号生成器 110：计数部

120：边缘结合部 130：推挽脉冲生成部

具体实施方式

以下参照附图记载本文的多种实施例。

实施例及其中使用的术语并不是用于将本文记载的技术限定为特定的实施形态，应理解为包括相应实施例的多种变更、均等物及/或替代物。

以下在说明多种实施例时若判断认为对相关公知功能或结构的具体说明有可能混淆本发明的主旨时省略对有关内容的详细说明。

并且，下述的用语是根据在多种实施例中的功能而定义的用语，根据使用者、运用者的意图或惯例而有所差异。因此其定义应以说明书全文的内容为准。

在说明附图时对类似的构成要素使用类似的附图标记。

只要在文脉上未明确表示不同意思，单数的表现可包括复数的表现。

本文中，“A或者B”或“A及/或B中至少一个”等表述可以包括一同罗列的项目的所有可能的组合。

“第一”、“第二”、“第一个”或“第二个”等表述可以与顺序、或者重要度无关地修饰相应构成要素，并且不限定相应构成要素，仅用于区分一个构成要素与其他构成要素。

若描述为某一(例：第一)构成要素与其他(例：第二)构成要素“(功能性或通信方式)连接”或“接入”的情况下，某一构成要素直接连接于所述其他构成要素，或者可以通过其他构成要素(例：第三构成要素)连接。

本说明书中，“构成为(或者设置为)(configured to)～使得”可根据情况，例如，以硬件方式或软件方式与“适合于～”、“具有～的能力的”、“变更成～”、“制作成～”、“能够执行～”或“设计成～”可相互互换地(interchangeably)使用。

在某种情况下，“构成为～的装置”这一表述可以表示该装置与其他装置或部件一起“能够执行～”。

例如，语句“构成(设置)为执行A、B及C的处理器”可以表示用于执行相应工作的专用处理器(例：嵌入式处理器)或者通过运行存储于存储装置的一个以上的软件程序能够执行相应工作的通用处理器(例：CPU或应用处理器(application processor))。

并且，术语‘或’表示包括性的逻辑和‘inclusive or’，而非表示排他性的逻辑和‘exclusive or’。

即，若无另行定义或不能从文章脉络明确的情况下，‘x利用a或b’的表述表示包括性的自然顺序(natural inclusive permutations)中任意一个。

上述具体实施例中包含于发明的构成要素根据提示的具体实施例表述为单数或复数。

但，单数或复数表述是为了说明的便利性选择了适合于提出的情况，并不将上述实施例限定于单数或复数的构成要素，即使是表述为多数的构成要素也可由单数改成，或表述为单数的构成要素也可以由复数构成。

另外，在发明的说明中说明了具体实施例，显然在不超出多种实施例所包含的技术思想的范围内可以进行多种变形。

因此本发明的范围不应局限于说明的实施例，应取决于权利要求范围及与该权利要求范围等同的范围。

图1是用于说明根据一个实施例的脉冲信号生成器的示意图。

参见图1，根据一个实施例的脉冲信号生成器能够通过利用基于开关电容器的延迟电路以跳频方式传输脉冲信号，在不消耗附加电力的情况下提高无线通信速度及无线通信距离。

并且，能够利用同步脉冲与数据脉冲之间的时间差传输数据，进一步提高无线通信速度及无线通信距离。

为此，根据一个实施例的脉冲信号生成器100可以包括计数部110、边缘结合部120及推挽脉冲生成部130。

例如，边缘结合部120可以是边缘结合器(Edge Combiner)，推挽脉冲生成部130可以是推挽脉冲生成器(Push-Pull Pulse Generator)。

根据一个实施例的边缘结合部120能够接收输入信号(Input Clock)，并以利用开关电容器(Switched Capacitor)的跳频(Frequency Hopping)方式输出对应于输入信号的至少一个数字窗。

例如，输入信号(Input Clock)可以是基于数字时钟的信号。

并且，输入信号可以是在一个时钟周期内调节同步脉冲(Sync Pulse)与数据脉冲(Data Pulse)之间的时间间隔的信号。

根据一方面，输入信号为调节了同步脉冲与数据脉冲之间的时间间隔的信号的情况下，输入信号可以是根据一个实施例的多重脉冲调制发送器的数字-时间变换部生成的信号。

关于根据一个实施例的多重脉冲调制发送器的更加具体说明将在以下实施例通过图3至图5b更加具体地说明。

根据一方面，边缘结合部120可以具备包括多个开关电容器(SwitchedCapacitor)的至少一个延迟单元(Delay cell)121。

并且，边缘结合部120可包括分别与至少一个延迟单元121连接的多个组合逻辑(Combinational Logic)。

例如，至少一个延迟单元121可以相互串联形成延迟线路。

并且，多个组合逻辑可以包括与至少一个延迟单元121连接的多个AND门、与多个AND门的输出连接的多个OR门。

根据一方面，边缘结合部120能够将输入信号的上升边缘(Rising Edge)延迟相当于对应于至少一个延迟单元121的预设延迟时间(τ_c)的量，输出对应于延迟的边缘的至少一个数字窗(EC_1～4)。

根据一方面，至少一个延迟单元121能够通过二进制代码(Binary Code、B<0>、B<1>、...、B<N>)分别控制多个开关电容器调节对应于至少一个延迟单元121的延迟时间(τ_c)。

换言之，至少一个延迟单元121能够分别通过二进制代码(B<0>、B<1>、...、B<N>)控制各个对应于二进制代码(B<0>、B<1>、...、B<N>)的开关电容器的开关工作。

即，至少一个延迟单元121能够分别通过控制开关电容器的开关工作的二进制代码(B<0>、B<1>、...、B<N>)的变更，变更延迟单元121的所有电容大小，从而调节延迟单元121的延迟时间(τ_c)。

例如，延迟单元121能够在输入的二进制代码B<0>的值为‘1’的情况下将对应于二进制代码B<0>的开关电容器的开关变更为‘开(on)’的状态，能够在二进制代码B<0>的值为‘0’的情况下将对应于二进制代码B<0>的开关电容器的开关变更为‘关(off)’状态。

并且，延迟单元121能够在输入的二进制代码B<N>的值为‘1’的情况下将对应于二进制代码B<N>的开关电容器的开关变更为‘开(on)’的状态，能够在二进制代码B<N>的值为‘0’的情况下将对应于二进制代码B<N>的开关电容器的开关变更为‘关(off)’状态。

根据一方面，计数部110可通过至少一个D触发器(D Flip-Flop；D FF)生成二进制代码(B<0>、B<1>、...、B<N>)。

计数部110如同边缘结合部120，能够接收输入信号(Input Clock)，生成用于调节至少一个延迟单元121中各延迟单元的延迟时间(τ_c)的二进制代码(B<0>、B<1>、...、B<N>)。

根据一方面，输入信号为调节了同步脉冲与数据脉冲之间的时间间隔的信号的情况下，计数部110还可以不接收输入信号，而是接收在根据一个实施例的多重脉冲调制发送器的数字-时间变换部作为输入接收的基准时钟(Reference Clock)信号，生成二进制代码(B<0>、B<1>、...、B<N>)。

另外，根据一个实施例的推挽脉冲生成部130能够接收从边缘结合部120输出的数字窗(EC_1～4)，生成对应于数字窗(EC_1～4)的脉冲信号。

更具体地说明根据一个实施例的脉冲信号生成器100的工作如下。边缘结合部120能够接收输入信号(Input Clock)，从输入信号的上升边缘延迟相当于至少一个延迟单元121的延迟时间(τ_c)的量以通过多个组合逻辑生成数字窗(EC_1～4)。

接着，推挽脉冲生成部130能够利用数字窗(EC_1～4)将推挽脉冲生成部130的输出节点(IMPULSE OUT)充电(Charge)或放电(Discharge)至电源电压(VDD)电平或接地电平(GND)生成脉冲信号。

在此，脉冲信号的中心频率可以与延迟时间(τ_c)成反比。即，延迟时间(τ_c)增大时脉冲信号的中心频率能够降低，延迟时间(τ_c)减小时脉冲信号的中心频率能够增大。

如上所述，根据一个实施例的脉冲信号生成器100可通过变更二进制代码(B<0>、B<1>、...、B<N>)变更延迟单元121的所有电容大小，从而调节延迟单元121的延迟时间(τ_c)。即，脉冲信号生成器100可以以数字方式调节延迟时间(τ_c)。

因此，对应于二进制代码(B<0>、B<1>、...、B<N>)的电容值由二进制构成，二进制代码(B<0>、B<1>、...、B<N>)的小数(Decimal)值可以与脉冲信号的中心频率成反比。

换言之，根据一个实施例的脉冲信号生成器100中脉冲信号的中心频率与二进制代码(B<0>、B<1>、...、B<N>)的代码值成反比，因此能够利用此通过计数部110变更二进制代码(B<0>、B<1>、...、B<N>)的代码值的同时移动脉冲信号的中心频率实现跳频。

根据一个实施例的脉冲信号生成器100可以广泛适用于利用脉冲的所有领域。例如，可以适用到用于通信、雷达、距离测定、定位的装置，大幅增加通信距离，在通过各周期的脉冲频率变化识别物体等方面能够使得能够实现高效的信号处理。

图2是用于说明根据一个实施例的脉冲信号生成器的工作的例示的示意图。

换言之，图2是用于说明通过图1说明的根据一个实施例的脉冲信号生成器的工作的例示的示意图，以下省略通过图2进行说明的内容中与通过根据一个实施例的脉冲信号生成器进行说明的内容重复的说明。

参见图2，附图标记200表示根据一个实施例的脉冲信号生成器的工作的时序图。

具体地，根据附图标记200，根据一个实施例的脉冲信号生成器的边缘结合部能够接收基于数字脉冲的输入信号(CLOCK)并通过基于开关电容器的延迟单元生成多个数字窗EC₁、EC₂、EC₃及EC₄。

并且，根据一个实施例的脉冲信号生成器的推挽脉冲生成部能够将多个数字窗EC₁、EC₂、EC₃及EC₄作为输入接收，并对应于接收到的数字窗EC₁、EC₂、EC₃及EC₄输出脉冲信号TX OUT。

另外，根据一个实施例的脉冲信号生成器的计数部能够接收输入信号CLOCK并输出用于控制具备于边缘结合部的开关电容器的开关工作的二进制代码(B<0:N>)。

图3是用于说明根据一个实施例的多重脉冲调制发送器的示意图。

参见图3，根据一个实施例的多重脉冲调制发送器300可以包括数字-时间变换部310与脉冲信号生成部320。

例如，多重脉冲调制发送器300可以是基于数字化的多重脉冲调制(Digital-Multi Pulse Position Modulation；D-MPPM)技术的发送器。并且，数字-时间变换部310可以包括数字-时间变换器(Digital-to-Time Converter；DTC)。

根据一方面，脉冲信号生成部320可以是通过图1至图2说明的根据一个实施例的脉冲信号生成器。因此，以下通过图3说明的内容中省略与通过根据一个实施例的脉冲信号生成器说明的内容重复的说明。

根据一个实施例的数字-时间变换部310接收基准时钟(Reference Clock)信号及数据(Data)信号，生成在一个时钟周期内包含同步脉冲(Sync Pulse)和数据脉冲(DataPulse)的信号，能够生成调整了同步脉冲与数据脉冲之间的时间间隔的信号。

根据一方面，数字-时间变换部310能够对应于数据信号的比特(bit)调节同步脉冲及数据脉冲之间的时间间隔。

具体地，数字-时间变换部310能够根据输入的数据信号的比特值(数)通过数字-时间变换器调整同步脉冲与数据脉冲之间的时间，调制同步脉冲与数据脉冲之间的时间差异。

换言之，根据一个实施例的多重脉冲调制发送器300通过在一个时钟周期调节同步脉冲与数据脉冲之间的时间间隔传输数据，从而能够通过提高通信速度以及高效的脉冲的每比特能量(Energy Per Bit)增大脉冲信号(Impulse Signal)的大小增大通信距离。

更具体地，数字-时间变换部310将同步脉冲作为用于数字-时间变换器的工作的开始信号，承载输入的数据信号的数据脉冲作为用于中断数字-时间变换器的中断信号，从而能够精确地特定同步脉冲与数据脉冲之间的时间间隔。

数字-时间变换部310能够利用多个延迟单元(Delay cell)串联的延迟线路在对应于输入的数据的时间位置配置数据脉冲。

例如，在同步脉冲的一个周期内设定有210个时间位置的情况下，可以在预设的时间位置中对应于输入的数据的比特的时间位置配置一个数据脉冲并进行编码，以同步脉冲为基准测定数据脉冲的位置(时间间隔)解码输入数据。

举更具体的例子来讲，输入的数据信号为‘00...000’的情况下数据脉冲的时间位置的编码为‘1’，输入的数据信号为‘00...001’的情况下数据脉冲的时间位置编码为‘2’，输入的数据信号为‘00...010’的情况下数据脉冲的时间位置编码为‘3’，输入的数据信号为‘11...111’的情况下数据脉冲的时间位置可以编码为‘2ⁿ’(其中，n为自然数)。

并且，输入的数据信号为‘00...000’的情况下数据脉冲的时间位置编码为‘2ⁿ’，输入的数据信号为‘00...001’的情况下数据脉冲的时间位置编码为‘2ⁿ-1’，输入的数据信号为‘00...010’的情况下数据脉冲的时间位置编码为‘2ⁿ-2’，输入的数据信号为‘11...111’的情况下数据脉冲的时间位置可以编码为‘1’。

根据一个实施例的脉冲信号生成部320能够从数字-时间变换部310接收调节了时间间隔的信号，生成对应于以利用开关电容器(Switched Capacitor)的跳频(FrequencyHopping)方式调整了时间间隔的信号的脉冲信号(Impulse Signal)。

具体地，脉冲信号生成部320通过包含基于开关电容器的延迟单元，从而能够通过变更开关电容器的代码变更延迟单元的所有电容大小调节基于开关电容器的延迟单元的延迟时间。

其中，延迟单元的所有电容大小与脉冲中心频率成反比，因此脉冲信号生成部320能够移动着脉冲信号的频率进行发送。

换言之，根据一个实施例的脉冲信号生成部320能够使用数字方式的跳频技术生成脉冲信号，并发送生成的脉冲信号。

即，根据一个实施例的多重脉冲调制发送器300能够有效使用于手术室的无线高画质医疗影像等极大化通信效率，相比于目前使用的基于D-MPPM技术的发送器，不需要附加电力且大幅增大通信距离，能够以高速(～数百Mb/s)、低电力(～数十mW)、中距离(～10m)水准改善通信效率。

图4是用于说明根据一个实施例的数字-时间变换部的例示的示意图。

换言之，图4是用于说明通过图1至图3说明的根据一个实施例的多重脉冲调制发送器的数字-时间变换部的实施例的示意图，以下通过图4说明的内容中省略与通过根据一个实施例的多重脉冲调制发送器说明的内容重复的说明。

参见图4，数字-时间变换部400可包括数字-时间变换器410及OR门420。

具体地，数字-时间变换器410可以接收基准时钟(Clock)信号和数据(Data)信号作为输入。

例如，数字-时间变换器410可以包括N(其中，N为自然数)比特的MUX(Multiplexer)及与N比特的MUX的输入连接的延迟线路。

延迟线路实现为串联连接具有预设延迟时间(T_M)的至少一个延迟单元的结构，能够延迟基准时钟(Clock)信号。

根据一方面，N比特的MUX接收延迟的基准时钟信号及数据(Data)信号作为输入，调节同步脉冲与数据脉冲之间的时间间隔，能够将该结果提供给OR门420。

另外，OR门420能够接收从N比特的MUX输出的结果值及基准时钟(Clock)信号作为输入，生成在一个时钟周期内调节了同步脉冲与数据脉冲之间的时间间隔的信号。例如，调节了时间间隔的信号可以是基于数字脉冲的信号。

图5a至图5b是用于说明利用根据一个实施例的多重脉冲调制发送器生成脉冲信号的例示的示意图。

换言之，图5a至图5b是用于说明通过图1至图4说明的根据一个实施例的多重脉冲调制发送器的工作的例示的示意图，以下通过图5a至图5b说明的内容中省略与通过根据一个实施例的多重脉冲调制发送器说明的内容重复的说明。

参见图5a至图5b，附图标记510表示根据一个实施例的多重脉冲调制发送器的工作的时序图，附图标记520表示根据一个实施例的多重脉冲调制发送器的跳频工作的功率频谱密度(Power Spectral Density，PSD)-频率(Frequency)特性。

具体地，根据附图标记510，根据一个实施例的多重脉冲调制发送器的数字-时间变换部能够接收基准时钟(Reference Clock)信号及数据信号(Input Data)，在一个时钟周期(T)生成同步脉冲(Sync-Pulse)及数据脉冲(Data-Pulse)，对应于数据信号(InputData)的比特数调节生成的同步脉冲(Sync-Pulse)与数据脉冲(Data-Pulse)之间的时间间隔(τ_Data)。

例如，数字-时间变换部可在数据信号(Input Data)的比特值为‘00000’情况下，以同步脉冲(Sync-Pulse)为基准的数据脉冲(Data-Pulse)的时间位置调节为‘1’，数据信号(Input Data)的比特值为‘11111’情况下以同步脉冲(Sync-Pulse)为基准的数据脉冲(Data-Pulse)的时间位置可调节为‘32’。

换言之，数字-时间变换部可在数据信号(Input Data)的比特值为‘00000’的情况下调节为初始时间间隔(τ_guard)，数据信号(Input Data)的比特值为‘00001’至‘11111’的情况下根据对应的时间位置调节为预设的时间间隔(τ_Data)。

另外，根据一个实施例的多重脉冲调制发送器的计数部能够通过将基准时钟(Reference Clock)信号作为输入接收的至少一个D触发器(D Flip-Flop)，生成对应于基准时钟(Reference Clock)信号的二进制代码‘00000’至‘11111’。

即，具备于根据一个实施例的多重脉冲调制发送器的脉冲信号生成部的边缘结合部能够从计数部接收二进制代码‘00000’至‘11111’控制开关电容器的开关工作，向脉冲生成部的推挽脉冲生成部传递根据开关工作控制的数字窗，推挽脉冲生成部能够接收输出的数字窗生成对应于接收的数字窗的脉冲信号。

根据附图标记520，根据一个实施例的多重脉冲调制发送器(Proposed)能够用通过变更二进制代码(B<0:N>)的开关电容器的工作控制变更脉冲信号的中心频率，从而能够与现有的发送器(Conventional)不同地实现跳频(Frequency Hopping)。

因此，利用根据一个实施例的多重脉冲调制发送器的情况下，通过利用同步脉冲与数据脉冲之间的时间差传输数据，从而能够提高无线通信速度及无线通信距离。

并且，利用基于开关电容器的延迟电路以跳频方式传输脉冲信号，从而能够在不消耗附加电力的情况下进一步提高无线通信速度及无线通信距离。

图6是用于说明根据一个实施例的同步装置的示意图。

通过图6说明的根据一个实施例的同步装置可以配置于接收通过图1至图5b说明的根据一个实施例的多重脉冲调制发送器生成的脉冲信号的脉冲信号接收器。

因此，以下在通过图6说明的内容中，省略与通过根据一个实施例的多重脉冲调制发送器说明的内容重复的说明。

参见图6，根据一个实施例的同步装置600可以包括模拟处理部610及同步部620。

例如，根据一个实施例的同步装置600可以是同步化在根据一个实施例的多重脉冲调制发送器与脉冲信号接收器之间收发的信号的时钟的同步器(Synchronizer)。

根据一个实施例的模拟处理部610能够接收脉冲信号(Impulse Signal)，并生成对应于接收的脉冲信号的至少一个检测脉冲(Detected Pulse)。

根据一方面，脉冲信号可以是在一个时钟周期内调节同步脉冲(Sync Pulse)与数据脉冲(Data Pulse)之间的时间间隔的信号。

换言之，模拟处理部610接收的脉冲信号可以是通过根据一个实施例的多重脉冲调制发送器的脉冲信号生成部输出的脉冲信号。

并且，至少一个检测脉冲可以是对应于同步脉冲及数据脉冲的基于数字脉冲的脉冲信号。

根据一个实施例的同步部620能够接收从模拟处理部610输出的检测脉冲作为输入，输出对应于检测脉冲的恢复时钟(Recovery Clock)执行基于脉冲信号的同步脉冲的同步工作。

图7是用于说明根据一个实施例的模拟处理部的例示的示意图。

换言之，图7是用于说明通过图6说明的根据一个实施例的同步装置的模拟处理部的实施例的示意图，以下通过图7说明的内容中省略与通过根据一个实施例的同步装置说明的内容重复的说明。

参见图7，根据一个实施例的模拟处理部700可以包括低噪声放大器(Low NoiseAmplifier；LNA)710、包络线检测器(Envelope Detector)720及比较器730。

根据一方面，低噪声放大器710接收脉冲信号作为输入，能够放大接收的脉冲信号。

包络线检测器720能够检测放大的脉冲信号的峰值点(Peak Point)。

比较器730能够生成对应于与通过包络线检测器720检测到的峰值点对应地接收到的脉冲信号的至少一个检测脉冲。

例如，比较器730能够比较包络线检测器720的输出与基准电平(ReferenceLevel，V_th)，在包络线检测器720的输出信号低于基准电平(V_th)的情况下输出‘1’，在包络线检测器720的输出信号高于基准电平(Vth)的情况下输出‘0’。

换言之，比较器730能够对应于包络线检测器720的输出信号生成基于数字脉冲的检测脉冲。

图8是用于说明根据一个实施例的同步部的例示的示意图。

换言之，图8是用于说明通过图6说明的根据一个实施例的同步装置的同步部的实施例的示意图，以下通过图8说明的内容中省略与通过根据一个实施例的同步装置说明的内容重复的说明。

参见图8，根据一个实施例的同步部800可以包括D触发器(D Flip-Flop)810、延迟部820及组合逻辑(Combinational Logic)830。

根据一方面，在从根据一个实施例的同步装置的模拟处理部输出的检测脉冲施加到时钟端口(CLK Port)的情况下，可对应于检测脉冲的边缘(Edge)触发(Trigger)D触发器810。

根据一方面，对应于脉冲信号的第N个(其中，N为自然数)时钟周期的DFF输出信号的周期值大于包含于第N个时钟周期的数据脉冲的最小周期值且小于包含于第N个时钟周期的同步脉冲的周期值的情况下，可以忽略对应于包含于第N个时钟周期的数据脉冲的检测脉冲，对应于与包含于第N+1个时钟周期的同步脉冲对应的检测脉冲触发D触发器810。

并且，D触发器810可以将输出节点Q充电(Charge)至电源电压(VDD)电平后输入DFF输出信号。

延迟部820能够将DFF输出信号延迟相当于预设时间的量。

并且，组合逻辑830能够接收延迟的DFF输出信号输出恢复时钟(RecoveryClock)，控制使得D触发器复位(Reset)以使输出节点Q放电(Discharge)。

图9a至图9e是用于说明利用根据一个实施例的同步装置执行同步工作的例示的示意图。

换言之，图9a至图9e是用于说明通过图6至图8说明的根据一个实施例的同步装置的工作的例示的示意图，以下通过图9a至图9e说明的内容中省略与通过根据一个实施例的同步装置说明的内容重复的说明。

参见图9a至图9e，附图标记910表示根据一个实施例的同步装置的工作的时序图，附图标记920表示同步脉冲(Sync Pulse)的周期值(τ_Sync-pulse)与数据脉冲(Data Pulse)的周期值(τ_Data-pulse)。

并且，附图标记930表示数据脉冲的最大周期值(τ_{Data-pulse,max})，附图标记940表示数据脉冲的最小周期值(τ_{Data-pulse,min})，附图标记950表示从模拟处理部输出(AFE OUT)的检测脉冲(Detected Pulse)与通过同步部生成的恢复时钟(Recovery Clock)之间的关系。

根据附图标记910，根据一个实施例的同步装置的模拟处理部能够接收脉冲信号生成对应于脉冲信号的至少一个检测脉冲(Detected Pulse)。

并且，具备于根据一个实施例的同步装置的同步部的D触发器能够对应于与同步脉冲(Sync Pulse)对应的检测脉冲(Detected Pulse)的边缘(Edge)被触发(Trigger)，将输出节点(DFF OUT)充电至电源电压(VDD)电平。即，D触发器能够通过输出节点(DFF OUT)输出DFF输出信号。

具备于同步部的延迟部能够从DFF输出信号的上升边缘(Rising Edge)延迟一定时间(ΔT)，输出延迟的DFF输出信号(Node X)。

具备于同步部的组合逻辑能够生成对应于延迟的DFF输出信号(Node X)的恢复时钟(Recovery Clock)。

另外，由于恢复时钟(Recovery Clock)的周期始终是系统时钟，因此始终能够从被触发的边缘经过一定时间(ΔT)以后复位(Reset)后，触发下一个边缘。

根据附图标记920可以确认，由于第N个周期(N^th Period)的同步脉冲(SyncPulse)和第N+1个周期(N+1^th Period)的同步脉冲(Sync Pulse)的频率(f_Sync-Pulse)始终恒定，通过输入的数据信号使得数据脉冲(Data Pulse)的位置变更，因此数据脉冲(DataPulse)的频率(f_Data-Pulse)每个周期都不同。

根据附图标记930至950，能够确认数据脉冲的最大周期值(τ_{Data-pulse,max})在第N个时钟周期(N^th Period)的输入数据为0，在第N+1个时钟周期(N+1^th Period)的输入数据为2^M(其中，M为整数)的情况。

同样地，能够确认数据脉冲的最小周期值(τ_{Data-pulse,min})在第N个时钟周期(N^thPeriod)的输入数据为2^M(其中，M为自然数)，在第N+1个时钟周期(N+1^th Period)的输入数据为0的情况。

即，利用数据脉冲(Data Pulse)的频率(f_Data-Pulse)在每个周期都不同的D-MPPM的特性的情况下，能够显现出如附图标记950的结果。

用数学式表示附图标记950的情况下，可以用以下数学式1表示。

[数学式1]

τ_{Data-pulse,min}(1/f_{Data-Pulse,min})<τ_{synchronization}

其中，τ_{Synchronization}表示附图标记910的ΔT。

并且，ΔT应小于同步脉冲(Sync Pulse)的周期值(τ_Sync-pulse)，因此还应满足以下数学式2。

[数学式2]

τ_{synchronization}<τ_sync-pulse

即，根据一个实施例的同步装置，对应于第N个时钟周期的DFF输出信号的周期值(τ_{Synchronization})大于包含于第N个时钟周期的数据脉冲(Data Pulse)的最小周期值(τ_{Data-Pulse,min})，小于包含于第N个时钟周期的同步脉冲(Sync Pulse)的周期值(τ_Sync-pulse)的情况下，能够在利用不同频率的两个的脉冲的系统中自动同步到一定周期的脉冲，因此能够非常高效地实现同步。

其结果，根据一个实施例的同步装置能够通过几乎没有电力消耗的逻辑电路(Logic Circuit)高效地实现同步，因此可通过超低电力实现收发器的同步。

并且，根据一个实施例的同步装置通过基于数字的稳定结构实现同步装置，因此能够非常容易地适用于分频、倍频等多种电路。

并且，根据一个实施例的同步装置通过利用同步脉冲与数据脉冲之间的时间间隔被调节的信号的同步脉冲与数据脉冲的频率差异，能够与另外的系统时钟输入及移动的脉冲无关地同步到同步脉冲。

图10是用于说明根据一个实施例的脉冲信号生成器的工作方法的示意图。

换言之，图10是用于说明通过图1至图5b说明的具备于根据一个实施例的多重脉冲调制发送器的脉冲信号生成器的工作方法的示意图，以下通过图10说明的内容中省略与通过根据一个实施例的多重脉冲调制发送器说明的内容重复的说明。

因此，以下省略与通过图6说明的内容中通过根据一个实施例的多重脉冲调制发送器说明的内容重复的说明。

参见图10，在1010步骤中，根据一个实施例的脉冲信号生成器的工作方法，边缘结合部能够接收输入信号并以利用开关电容器(Switched Capacitor)的跳频(FrequencyHopping)方式输出对应于输入信号的至少一个数字窗。

根据一方面，输入信号可以是在一个时钟周期内调节了同步脉冲(Sync Pulse)与数据脉冲(Data Pulse)之间的时间间隔的信号。

根据一方面，边缘结合部可以具备包括多个开关电容器的至少一个延迟单元(Delay cell)。

根据一方面，在1010步骤中，根据一个实施例的脉冲信号生成器的工作方法，能够延迟输入信号的上升边缘(Rising Edge)相当于对应于至少一个延迟单元的延迟时间的量，并输出对应于延迟的边缘的至少一个数字窗。

更具体地，在1010步骤中，根据一个实施例的脉冲信号生成器的工作方法，计数部通过至少一个D触发器(D Flip-Flop)生成对应于输入信号的二进制代码(Binary Code)，边缘结合部能够通过二进制代码分别控制多个开关电容器的工作调节延迟单元的延迟时间。

接着，在1020步骤中，根据一个实施例的脉冲信号生成器的工作方法，推挽脉冲生成部能够接收输出的数字窗，生成对应于接收到的数字窗的脉冲信号。

图11是用于说明根据一个实施例的同步装置的工作方法的示意图。

换言之，图11是用于说明通过图6至图9e说明的根据一个实施例的同步装置的工作方法的示意图，以下通过图11说明的内容中省略与通过根据一个实施例的同步装置说明的内容重复的说明。

参见图11，在1110步骤中，根据一个实施例的同步装置的工作方法，模拟处理部能够接收脉冲信号(Impulse Signal)，生成对应于接收到的脉冲信号的至少一个检测脉冲(Detected Pulse)。

根据一方面，脉冲信号可以是在一个时钟周期内调节了同步脉冲(Sync Pulse)与数据脉冲(Data Pulse)之间的时间间隔的信号。

即，脉冲信号可以是从根据一个实施例的多重脉冲调制发送器输出的信号。

换言之，根据一个实施例的同步装置的工作方法的1110步骤可以在通过图10说明的根据一个实施例的脉冲信号生成器的工作方法的1020步骤以后执行。

根据一方面，在1111步骤中，根据一个实施例的同步装置的工作方法，低噪声放大器(Low Noise Amplifier；LNA)能够接收脉冲信号作为输入并进行放大。

并且，在1112步骤中，根据一个实施例的同步装置的工作方法，包络线检测器(Envelope Detector)能够检测放大的脉冲信号的峰值点(Peak Point)。

并且，在1113步骤中，根据一个实施例的同步装置的工作方法，比较器能够对应于检测到的峰值点生成至少一个检测脉冲。

接着，在1120步骤中，根据一个实施例的同步装置的工作方法，同步部能够接收至少一个检测脉冲作为输入，输出对应于至少一个检测脉冲的恢复时钟(Recovery Clock)执行基于脉冲信号的同步脉冲(Sync Pulse)的同步工作。

根据一方面，在1121步骤中，根据一个实施例的同步装置的工作方法，D触发器(DFlip-Flop)在时钟端口(CLK Port)被施加至少一个检测脉冲的情况下，能够对应于至少一个检测脉冲的边缘(Edge)被触发(Trigger)，将输出节点充电(Charge)至电源电压(VDD)电平输出DFF输出信号。

例如，在1121步骤中，根据一个实施例的同步装置的工作方法，对应于脉冲信号的第N个(其中，N为自然数)时钟周期的DFF输出信号的周期值大于包含于第N个时钟周期的数据脉冲的最小周期值且小于包含于第N个时钟周期的同步脉冲的周期值的情况下，D触发器可以忽略对应于包含于第N个时钟周期的数据脉冲的检测脉冲，对应于与包含于第N+1个时钟周期的同步脉冲对应的检测脉冲被触发。

并且，在1122步骤中，根据一个实施例的同步装置的工作方法，延迟部能够延迟DFF输出信号相当于预设的时间的量。

并且，在1123步骤中，根据一个实施例的同步装置的工作方法，组合逻辑(Combinational Logic)能够接收延迟的DFF输出信号并输出恢复信号，控制使得D触发器复位(Reset)以使输出节点放电。

其结果，利用本发明的情况下，能够利用同步脉冲与数据脉冲之间的时间差传输数据，从而能够提高无线通信速度及无线通信距离。

并且，利用本发明的情况下，能够利用基于开关电容器的延迟电路以跳频方式传输脉冲信号，因此能够在不消耗附加电力的情况下更进一步地提高无线通信速度及无线通信距离。

并且，能够通过几乎不消耗电力的逻辑电路(Logic Circuit)高效地实现同步，因此可以以超低电力实现收发器的同步。

并且，通过基于数字的稳定结构实现同步装置，因此能够非常容易适用于分频、倍频等多种电路。

并且，通过利用同步脉冲与数据脉冲之间的时间间隔被调节的信号的同步脉冲与数据脉冲的频率差异，能够与另外的系统时钟输入及移动的脉冲无关地同步到同步脉冲。

以上说明的装置可以由硬件构成要素、软件构成要素及/或硬件构成要素及软件构成要素的组合实现。例如，实施例中说明的装置及构成要素可以由例如处理器、控制器、算术逻辑单元(arithmetic logic unit；ALU)、数字信号处理器(digital signalprocessor)、微型计算机、现场可编程阵列(field programmable gata array；FPGA)、可编程逻辑单元(programmable logic unit；PLU)、微处理器或能够运行和响应指令(instruction)的其他任意装置之类的一个以上的通用计算机或特殊目的计算机实现。处理装置可运行操作系统(OS)及在所述操作系统上执行的一个以上的软件应用程序。并且，处理装置可对软件运行做出响应以访问、存储、操作、处理及生成数据。为了便于理解，具有以使用一个处理装置为前提进行说明的情况，但本技术领域的一般技术人员能够知晓处理装置可包括多个处理要素(processing element)及/或多个类型的处理要素。例如，处理装置可包括多个处理器或一个处理器及一个控制器。并且，并列处理器(parallelprocessor)之类的其他处理构成(processing configuration)也可以。

软件可包括计算机程序(computer program)、代码(code)、指令(instruction)或其中一个以上的组合，可将处理装置构成为按要求工作，或独立或结合起来(collectively)命令处理装置。关于软件及/或数据，为了通过处理装置解析或向处理装置提供指令或数据，可永久或临时具体化(embody)于某种类型的机器、构成要素(component)、物理装置、虚拟装置(virtual equ ipment)、计算机存储介质或装置、或传输的信号波(signal wave)。软件可以分散于通过网络连接的计算机系统上，以分散的方法存储或执行。软件及数据可以存储在一个以上的计算机可读存储介质。

根据实施例的方法可实现为能够通过多种计算机构成要素执行的程序命令的形态存储在计算机可读存储介质中。所述计算机可读存储介质可包括程序指令、数据文件、数据结构等或其组合。存储在所述介质中的程序指令可以是为实施例而专门设计和构成的，但也可以是计算机软件领域的技术人员公知使用的。计算机可读存储介质例如可以是硬盘、软盘及磁带之类的磁介质(magnetic media)、CD-ROM、DVD之类的光存储介质(opticalmedia)、软光盘(floptical disk)之类的磁-光介质(magneto-optical media)及ROM、RAM、闪速存储器等为了存储和执行程序命令而专门构成的硬件装置。程序命令的例不仅包括通过编译器得到的机器代码，还包括能够通过解释器等由计算机运行的高级语言代码。所述硬件装置可构成为为了执行实施例的工作而作为一个以上的软件模块工作，反之相同。