阅读说明：本技术 一种采样保持电路 (kinds of sampling hold circuit ) 是由 卢萍 张俊亭 张兴 徐泽锋 陈强 董宇 王玉宝 丁帅 候飞 于 2019-10-21 设计创作，主要内容包括：本发明实施例提供了一种采样保持电路,包括采样保持模块、模式选择模块、脉冲发生模块、计数模块和复位模块,其中,采样保持模块分别与直流正向电源、第一滤波电容的一端、模式选择模块、直流负向电源、脉冲发生模块中的与非门的第一输入端和复位模块连接；模式选择模块分别与直流正向电源和与非门的第一输入端连接；脉冲发生模块分别与直流正向电源和计数模块连接；计数模块与复位模块连接；复位模块与计数模块中的与门的第一单元输出端连接；与门和与非门均是采用集成芯片制成的。本发明实施例可以减小电路体积,提高功率密度,具有良好的灵敏性与线性特性,并且,通过脉冲与计数器定时,可实现任意时间的信号保持,增加了信号输出的可靠性。(The embodiment of the invention provides sample-and-hold circuits, which comprise a sample-and-hold module, a mode selection module, a pulse generation module, a counting module and a reset module, wherein the sample-and-hold module is respectively connected with a direct-current positive power supply, a end of a filter capacitor, the mode selection module, a direct-current negative power supply, a input end of a NAND 0 in the pulse generation module and the reset module, the mode selection module is respectively connected with the direct-current positive power supply and a input end of the NAND , the pulse generation module is respectively connected with the direct-current positive power supply and the counting module, the counting module is connected with the reset module, the reset module is connected with an output end of a unit of the in the counting module, and the and the NAND are both made of integrated chips.)

一种采样保持电路

技术领域

本发明涉及集成电路技术领域，特别是一种采样保持电路。

背景技术

在工业控制或航天空航天等自动检测中往往需要采集某些信号，但有些信号(如霍尔感应电流等)的维持时间短或突然消失，后级读取时出现采集不到的情况，这时就需要将采集到的信号进行保持，直到后级可以接收到该信号，如此可以提高系统的可靠性，因此如何实现将采集到的信号进行保持，并按照需求调整保持时间尤为重要。

现有的采样保持电路是采用运放、二极管、电容、软件控制保持时间及复位，此种方式存在以下缺陷：1、可靠性不足；2、二极管会导致采样保持电路对小信号不灵敏以及线性度不高。

发明内容

本发明解决的技术问题是：克服现有技术中的采样保持电路可靠性不足、且会导致采样保持电路对小信号不灵敏、且线性度不高的问题，提供了一种采样保持电路。

为了解决上述问题，本发明实施例提供了一种采样保持电路，包括采样保持模块、模式选择模块、脉冲发生模块、计数模块和复位模块，其中，

所述采样保持模块分别与直流正向电源、第一滤波电容的一端、所述模式选择模块、直流负向电源、所述脉冲发生模块中的与非门的第一输入端和所述复位模块连接；

所述模式选择模块分别与所述直流正向电源和所述与非门的第一输入端连接；

所述脉冲发生模块分别与所述直流正向电源、所述与非门的第一输入端、所述计数模块和所述与非门的输出端连接；

所述计数模块与所述复位模块连接；

所述复位模块与所述计数模块中的与门的第一单元输出端连接；

所述与门和所述与非门均是采用集成芯片制成的。

优选地，所述采样保持模块包括：电源正向输入端、偏置调整端、电源负向输入端、逻辑参考端、维持信号输入端、逻辑输入端、信号输入端和信号输出端；

所述模式选择模块包括：比较器和基准电阻；

所述脉冲发生模块包括：双路单稳态触发器、频率基准电阻、频率基准电容和与非门；

所述计数模块包括：双路输出计数器芯片和与门芯片；

所述复位模块包括：开关管。

优选地，所述电源正向输入端与直流正向电源和第一滤波电容的一端连接；

所述偏置调整端与调零电阻连接；

所述电源负向输入端与直流负向电源和第二滤波电容连接；

所述逻辑参考端与第一基准电阻和第二基准电阻连接；

所述维持信号输入端与维持电容的一端、所述复位模块的集电极连接；

所述逻辑输入端与所述比较器的输出端连接；

所述第一基准电阻的另一端连接所述直流正向电源；

所述第二基准电阻与模拟地、维持电容另一端、所述复位模块的放射极连接；

所述信号输入端与输入电压信号、所述比较器的正向输入端连接；

所述信号输出端与所述比较器的负向输入端、所述与非门的第一输入端、所述脉冲发生器的第一使能端连接。

优选地，所述比较器的电源输入端与所述直流正向电源、所述第一基准电阻的一端连接；

所述比较器的负向输入端与所述与非门的第一输入端连接；

所述比较器的输出端与所述第一基准电阻的另一端、所述第二基准电阻的一端连接。

优选地，所述双路单稳态触发器的电源输入端与所述直流正向电源、第一频率基准电阻的一端、第二频率基准电阻的一端、第二单元的复位端和所述第二单元的负向输入端连接；

第一单元的电阻输入端与所述第一频率基准电阻的另一端和所述第一频率基准电容的一端连接；

所述第一单元的电容输入端与所述第一频率基准电容的另一端相连；

所述第一单元的复位端与所述采样保持模块的输出端、所述与非门的第一输入端连接；

所述第一单元的正向输入端与所述双路单稳态触发器的接地端、所述计数模块的接地端、数字地连接；

所述第一单元的负向输入端与所述与非门的输出端连接；

所述第一单元的正向输出端与所述第二单元的正向输出端连接；

所述第一单元的负向输出端与所述与非门的第二输入端连接；

所述第二单元的电阻输入端与所述第二频率基准电阻的另一端、所述第二频率基准电容的一端连接；

所述第二单元的电容输入端与所述第二频率基准电容的另一端连接；

所述第二单元的负向输出端与所述计数模块的第一使能端连接。

优选地，所述第一单元的使能端与所述第二单元的负向输出端连接；

所述第二单元的时钟信号与所述与门的第一单元输出信号连接；

所述第二单元的复位信号输出端与所述与门的第二单元输出端、所述复位模块的基极连接。

优选地，所述开关管的集电极与维持电容的一端、所述采样保持模块的维持电容输入端连接；

所述放射极与所述维持电容的另一端、所述第二基准电阻的另一端、所述模拟地连接；

所述基极与所述第二单元复位信号输出端、所述与门的第一单元输出端连接。

优选地，所述采样保持电路的采样保持时间是由所述脉冲发生模块和所述计数模块共同决定的。

优选地，所述保持时间采用下述公式表示：

T＝(第一频率电阻值*第一频率电容值+第二频率电阻值*第二频率电容值)×进制位数/2；其中，T为采样保持时间。

优选地，所述直流正向电源与所述直流负向电源均为直流电压源，所述开关管为全控型器件。

本发明与现有技术相比的优点在于：本发明实施例提供的采样保持电路采用了集成芯片，可以减小体积，提高功率密度，具有良好的灵敏性与线性特性，并且，通过脉冲与计数器定时，可实现任意时间的信号保持，增加了信号输出的可靠性。

附图说明

图1为本发明实施例提供的一种采样保持电路的结构示意图；

图2为本发明实施例提供的一种采样保持电路的结构示意图；

图3为现有技术中的一种采样保持电路的结构示意图。

具体实施方式

参照图1，示出了本发明实施例提供的一种采样保持电路的结构示意图。

如图1所示，采样保持电路可以包括：采样保持模块100、模式选择模块200、脉冲发生模块300、计数模块400和复位模块500，其中，

采样保持模块100分别与直流正向电源、第一滤波电容的一端、模式选择模块200、直流负向电源、脉冲发生模块300中的与非门的第一输入端和复位模块500连接；

模式选择模块200分别与直流正向电源和与非门的第一输入端连接；

脉冲发生模块300分别与直流正向电源和计数模块400连接；

计数模块400与复位模块500连接；

复位模块500与计数模块400中的与门的第一单元输出端连接；

与门和与非门均是采用集成芯片制成的。

本发明实施例提供的采样保持电路采用了集成芯片，可以减小体积，提高功率密度，具有良好的灵敏性与线性特性，并且，通过脉冲与计数器定时，可实现任意时间的信号保持，增加了信号输出的可靠性。

接下来，结合图2对本发明实施例提供的采样保持电路的结构进行详细描述。

参照图2，示出了本发明实施例提供的一种采样保持电路的结构示意图。

如图1和图2所示，采样保持电路包括采样保持模块100、模式选择模块200、脉冲发生模块300、计数模块400和复位模块500，其中，+VCC为直流正向电源，-VCC为直流负向电源，Vin为输入电压信号，Vout为输出电压信号，SGND为模拟信号接地，DGND为数字信号接地。

采样保持模块100可以是由采样保持芯片LF198H、调零电阻R1和R2、基准电阻R3和R4、维持电容Ch、滤波电容C1和C2组成的。

模式选择模块200可以是由比较器LM193与基准电阻R5和R6组成的。

脉冲发生模块300可以是由双路单稳态触发器CC4098、频率基准电阻R7和R8、频率基准电容C3和C4组成的。

计数模块400可以是采用双路输出计数器芯片CC4518，与门采用集成芯片CC4070、与非门采用集成芯片CC4011。

模式选择模块500是采用比较器与基准电阻组成的。

采样保持模块100的电源正向输入端(即LF198H的1脚)与直流正向电源、第一滤波电容C1的一端连接，第一滤波电容C1的另一端接地，偏置调整端(即LF198H的2脚)与调零电阻R1连接，R1和R2串联，调零电阻R2的另一端接地，电源负向输入端(即LF198H的4脚)与直流负向电源、第二滤波电容C2连接，第二滤波电容C2的另一端接地，逻辑参考端(即LF198H的7脚)与第一基准电阻R5和第二基准电阻R6连接，维持信号的输入端(即LF198H的6脚)与维持电容Ch的一端、复位模块Q2的集电极连接，逻辑输入端(即LF198H的8脚)与模式选择模块200的输出端(即LM193的1脚)连接，第一基准电阻R5的另一端连接直流正向电源+VCC，第二基准电阻R6与模拟地SGND、维持电容Ch的另一端、复位模块Q2的放射极连接，信号输入端(即LF198H的3脚)与输入电压信号Vin、模式选择模块200的正向输入端(即LM193的3脚)连接，输出端(即LF198H的5脚)与模式选择模块200的负向输入端(即LM193的2脚)、与非门的第一输入端(即CC4011的1脚)、脉冲发生器的第一使能端(即CC4098的3脚)连接。

比较器的电源输入端(即LM193的8脚)与直流正向电源+VCC、第一基准电阻R5的一端连接，比较器的接地端(即LM193的4脚)与模拟地SGND连接，比较器的负向输入端(即LM193的2脚)与采样保持模块100的输出端(即LF198H的5脚)、与非门的第一输入端(即CC4011的1脚)连接，比较器的正向输入端(即LM193的3脚)与输入信号Vin、采样保持模块100的信号输入端(即LF198H的3脚)连接，比较器的输出端(即LM193的1脚)与采样保持模块100的逻辑输入端(即LF198H的8脚)、第一基准电阻R5的另一端、第二基准电阻R6的一端连接，第二基准电阻R6的另一端与模拟地连接。

脉冲发生模块300可以是由双路单稳态触发器、频率基准电阻、频率基准电容、与非门组成的，双路单稳态触发器的电源输入端(即CC4098的16脚)与直流正向电源+VCC、第一频率基准电阻R8的一端、第二频率基准电阻R7的一端、第二单元复位端(即CC4098的13脚)、第二单元负向输入端(即CC4098的11脚)连接，第一单元电阻输入端(即CC4098的2脚)与第一频率基准电阻R8的另一端、第一频率基准电容C6的一端连接，第一单元电容输入端(即CC4098的1脚)与第一频率基准电容C6的另一端相连，第一单元复位端(即CC4098的3脚)与采样保持模块100输出端(即LF198H的5脚)、与非门的第一输入端(即CC4011的1脚)连接，第一单元正向输入端(即CC4098的4脚)与双路单稳态触发器接地端(即CC4098的8脚)、计数模块接地端(即CC4518的8脚)、数字地DGND连接，第一单元负向输入端(即CC4098的5脚)和与非门的输出端(即CC4011的3脚)连接，第一单元正向输出端(即CC4098的6脚)与第二单元正向输出端(即CC4098的12脚)连接，第一单元负向输出端(即CC4098的7脚)和与非门的第二输入端(即CC4011的2脚)连接，第二单元电阻输入端(即CC4098的14脚)与第二频率基准电阻R7的另一端、第二频率基准电容C5的一端连接，第二单元电容输入端(即CC4098的15脚)与第二频率基准电容C5的另一端连接，第二单元负向输出端(即CC4098的9脚)与计数模块400的第一使能端(即CC4518的2脚)连接。

计数模块400可以是由双路输出计数器芯片与与门芯片组成的，第一单元使能端(即CC4518的2脚)与脉冲发生模块300的第二单元负向输出端(即CC4098的9脚)连接，第二单元时钟信号(即CC4518的15脚)和与门的第一单元输出端(即CC4081的3脚)连接，第二单元复位信号输出端(即CC4518的9脚)和与门的第二单元输出端(即CC4081的4脚)、复位模块500的基极连接。

复位模块500是由开关管组成的，开关管Q2的集电极与维持电容Ch的一端、采样保持模块100的维持电容输入端(即LF198H的6脚)连接，放射极与维持电容Ch的另一端、第二基准电阻R4的另一端、模拟地SGND连接，基极与计数模块400的第二单元复位信号输出端(即CC4081的15脚)、与门的第一单元输出端(即CC4081的3脚)连接。

在本发明的一种优选实施例中，基于集成芯片的采样保持电路的采样保持时间是由脉冲发生模块与计数模块决定，其采样保持时间为：T＝(第一频率电阻值*第一频率电容值+第二频率电阻值*第二频率电容值)×进制位数/2，其中，T为采样保持时间。

在本发明的另一种优选实施例中，计数模块可以是由计数器和与门组成的，可连接成任意位数进制计数器。

在本发明的另一种优选实施例中，直流正向电源与直流负向电源均为直流电压源。

在本发明的另一种优选实施例中，开关管为全控型器件。

本发明的基于集成芯片的采样保持电路可实现采样信号任意时间保持，可实现集成化、小型化，在工业生产、交通运输、通信系统、电力系统、新能源系统、各种电源系统、航空航天等相应控制领域均可发挥重要作用，适用于高速窄脉冲信号采集并实现信号保持功能的应用场合，极大提高采样控制的可靠性。

学者曾提出利用集成运放组成的采样保持电路，如图3所示，其采样保持模块利用运放作为跟随器，利用二极管的单向导电性对输入信号进行采样保持，但是实际二极管与理想二极管特性有较大的差距，其正向特性存在死区电压，只有当输入信号幅度大于二极管导通电压时，才可导通，输入信号才可通过二极管对电容进行充电，实现保持，这就限制了电路处理小信号的灵敏度和线性特性。

本发明通过采样保持模块与模式选择模块利用集成芯片实现当输入电压升高时，进入采样模式，输出电压随输入电压升高而升高，当输入电压下降时，进入保持模式，输出电压保持为峰值。没有二极管导通压降的影响，具有良好的灵敏性与线性特性。脉冲发生模块发出固定频率脉冲，计数器模块通过计数脉冲实现定时，定时结束停止计数，同时发出脉冲使复位模块复位，从而实现信号的采样与保持。

综上所述，本发明与现有技术相比，具有以下优点：该采样保持电路采用集成芯片减小了体积，提高了功率密度，具有良好的灵敏性与线性特性，通过脉冲与计数器定时，可实现任意时间的信号保持，增加了信号输出的可靠性。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明权利要求所限定的范围。