一种铬硅系薄膜电阻及其制备方法
阅读说明：本技术 一种铬硅系薄膜电阻及其制备方法 (Chromium-silicon film resistor and preparation method thereof ) 是由 杨尚洁 杨永峰 张万垚 李林 折宇 陈宝忠 于 2021-06-15 设计创作，主要内容包括：本发明属于薄膜电阻制备技术领域,公开了一种铬硅系薄膜电阻及其制备方法,包括以下步骤：在衬底上使用化学气相沉积法沉积二氧化硅绝缘层；使用物理气相沉积法在二氧化硅绝缘层上先沉积铬硅电阻层,再沉积钛钨层；使用化学气相沉积法在钛钨层上沉积二氧化硅层,作为硬掩膜；在硬掩膜上完成电阻图形的制备；对二氧化硅层进行刻蚀,形成硬掩膜窗口；使用强氧化溶剂对硬掩膜窗口的钛钨层进行去除；对铬硅电阻层进行干法预刻蚀；使用湿法化学腐蚀法对铬硅电阻层进行腐蚀,得到铬硅系薄膜电阻。使用硬掩膜作为刻蚀阻挡层可解决湿法腐蚀的侵蚀问题,使用干法预刻蚀解决湿法腐蚀速率非线性变化的问题,可有效控制电阻图形的宽度、长度,提高电阻的精度。(The invention belongs to the technical field of thin film resistor preparation, and discloses a chromium-silicon thin film resistor and a preparation method thereof, wherein the preparation method comprises the following steps: depositing a silicon dioxide insulating layer on the substrate by using a chemical vapor deposition method; depositing a chromium-silicon resistance layer on the silicon dioxide insulating layer by using a physical vapor deposition method, and then depositing a titanium-tungsten layer; depositing a silicon dioxide layer on the titanium-tungsten layer by using a chemical vapor deposition method to serve as a hard mask; completing the preparation of a resistance pattern on the hard mask; etching the silicon dioxide layer to form a hard mask window; removing the titanium-tungsten layer of the hard mask window by using a strong oxidation solvent; carrying out dry pre-etching on the chromium silicon resistance layer; and corroding the chromium-silicon resistor layer by using a wet chemical corrosion method to obtain the chromium-silicon thin film resistor. The hard mask is used as an etching barrier layer, so that the corrosion problem of wet etching can be solved, the problem of nonlinear change of the wet etching rate is solved by using dry pre-etching, the width and the length of a resistor pattern can be effectively controlled, and the resistance precision is improved.)
技术领域
本发明属于薄膜电阻制备
技术领域
，特别涉及一种铬硅系薄膜电阻及其制备方法。背景技术
随着半导体集成电路的不断进步和发展，不同的扩散电阻和注入电阻无法满足实际的产品需求，高精度薄膜电阻在模拟集成电路的需求进一步提高。金属薄膜电阻相对于扩散和注入电阻具有更低的温度系数、较小的寄生参量和较宽范围的薄层电阻值，电阻精度较高。
目前在模拟集成电路中对于铬硅系电阻(Cr-Si)10μm以下的宽度尚无成熟有效的制作方法。
发明内容
本发明的目的在于提供一种铬硅系薄膜电阻及其制备方法，解决了现有技术中10μm以下宽度铬硅系电阻(Cr-Si)无法制备的问题。
本发明是通过以下技术方案来实现：
一种铬硅系薄膜电阻的制备方法，包括以下步骤：
S1、在衬底上使用化学气相沉积法沉积二氧化硅绝缘层；
S2、使用物理气相沉积法在二氧化硅绝缘层上先沉积铬硅电阻层，再沉积钛钨层；
S3、使用化学气相沉积法在钛钨层上沉积二氧化硅层，作为硬掩膜；
S4、在硬掩膜上完成电阻图形的制备；
S5、对二氧化硅层进行刻蚀，形成硬掩膜窗口；
S6、使用强氧化溶剂对硬掩膜窗口的钛钨层进行去除；
S7、对铬硅电阻层进行干法预刻蚀；
S8、使用湿法化学腐蚀法对铬硅电阻层进行腐蚀，得到所述铬硅系薄膜电阻。
进一步，在S8后，对铬硅系薄膜电阻进行后处理，具体包括以下步骤：
(1)通过干法去胶工艺去除表层二氧化硅绝缘层上的光刻胶；
(2)采用湿法有机清洗，对残留光刻胶及S7中干法预刻蚀产生的聚合物进行去除。
进一步，S8中，湿法化学腐蚀法采用的溶液为硝酸、氢氟酸和水的混合液。
进一步，强氧化溶剂的温度为30℃～80℃。
进一步，二氧化硅绝缘层的厚度为1～2μm。
进一步，铬硅电阻层的厚度为
进一步，钛钨层的厚度为
进一步，化学气相沉积法采用等离子体化学气相淀积法，射频功率在300W～2000W，温度在350℃～500℃。
进一步，物理气相沉积法具体为：功率源采用直流源、中频源或射频源，功率控制在100～2000W。
本发明还公安颗粒所述制备方法制备得到的铬硅系薄膜电阻，包括自下而上设置的衬底、二氧化硅绝缘层、铬硅电阻层、钛钨层和硬掩膜；所述铬硅系薄膜电阻的宽度为5～8um。
与现有技术相比，本发明具有以下有益的技术效果：
本发明公开了一种铬硅系薄膜电阻的制备方法，首先采用光刻技术和等离子体刻蚀技术，将硬掩膜图形复制在电阻层上，然后以硬掩膜作为刻蚀阻挡层，使用干法预刻蚀和湿法腐蚀的方法，将电阻图形刻蚀出来，形成10μm以下宽度的薄膜电阻；与现有技术相比，使用硬掩膜作为刻蚀阻挡层可解决湿法腐蚀的侵蚀问题，使用干法预刻蚀可解决湿法腐蚀速率非线性变化的问题，通过该技术可有效控制电阻图形的宽度、长度，提高电阻的精度。
附图说明
图1是本发明铬硅系薄膜电阻的制备方法的流程图。
图2是本发明铬硅系薄膜电阻的结构示意图。
其中，1为衬底，2为二氧化硅绝缘层，3为铬硅电阻层，4为钛钨层，5为硬掩膜。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。
实施例1
本发明公开了一种铬硅系薄膜电阻的制备方法，包括以下步骤：
S1：采用一枚晶圆硅片作为衬底1，并采用化学气相沉工艺，在晶圆上沉积1μm的二氧化硅绝缘层2，形成绝缘的表面。
化学气相沉工艺的参数为：射频功率在300W，温度在400℃，反应气体采用硅烷和N2O。
步骤S2、使用物理气相沉积法在二氧化硅绝缘层2上先沉积铬硅电阻层3，再沉积钛钨层4：采用直流功率源，功率控制在400W，气体采用氩气和氮气，沉积得到厚度为的铬硅电阻层3，厚度为钛钨层4。
骤S3：使用化学气相沉积法在钛钨膜质上沉积厚度为二氧化硅层，作为硬掩膜5，用于后续刻蚀的掩蔽层。
化学气相沉工艺的参数为：射频功率在300W，温度在反应气体采用硅烷、N2O。
步骤S4、在硬掩膜5上完成电阻图形的制备：
可采用芯片制造的光刻工艺，在硬掩膜5上涂覆一层光刻胶，并进行曝光、显影工艺，在光刻胶上留下所需图形，电阻宽度为8μm。
步骤S5、对二氧化硅层进行刻蚀，形成硬掩膜窗口：
可采用双极电路芯片制造的等离子体干法刻蚀工艺，在硬掩膜5上刻蚀图形窗口，停止在钛钨层4，保证钛钨层4上无二氧化硅残留。
硬掩膜5刻蚀工艺的参数为：工艺腔中的压力调节为1500mT，射频源功率600W，刻蚀工艺反应气体采用CF4、CHF3和Ar。
步骤S6：使用30℃的双氧水对硬掩膜窗口的钛钨层4进行湿法腐蚀，停止在铬硅层，保证铬硅层上无钛钨残留。
步骤S7：采用干法等离子体刻蚀工艺对铬硅电阻层3进行干法预刻蚀：铬硅电阻层3与钛钨层4直接会形成一层氮氧化层，需对铬硅表层的氮氧化层进行预处理，使后续可对铬硅电阻层3使用湿法化学腐蚀。
干法等离子体刻蚀工艺的参数为：工艺腔中的压力1500mT，射频源功率200W，刻蚀工艺反应气体采用CF4和Ar。
步骤S8：使用25℃硝酸、氢氟酸和水的混合液，作为湿法化学腐蚀溶液，对铬硅电阻层3进行腐蚀，形成薄膜电阻。
步骤S9、后处理：通过干法去胶工艺去除表层光刻胶，并采用湿法有机清洗，对残留光刻胶及干法产生的聚合物进行去除。
实施例2
本发明公开了一种铬硅系薄膜电阻的制备方法，包括以下步骤：
S1：采用一枚晶圆硅片作为衬底1，并采用化学气相沉工艺，在晶圆上沉积2μm的二氧化硅绝缘层2，形成绝缘的表面。
化学气相沉工艺的参数为：射频功率在2000W，温度在500℃，反应气体采用硅烷和N2O。
步骤S2、使用物理气相沉积法在二氧化硅绝缘层2上先沉积铬硅电阻层3，再沉积钛钨层4：采用射频源，功率控制在2000W，气体采用氩气和氮气，沉积得到厚度为的铬硅电阻层3，厚度为钛钨层4。
骤S3：使用化学气相沉积法在钛钨膜质上沉积厚度为二氧化硅层，作为硬掩膜5，用于后续刻蚀的掩蔽层。
化学气相沉工艺的参数为：射频功率在300W，温度在400℃，反应气体采用硅烷和N2O。
步骤S4、在硬掩膜5上完成电阻图形的制备：
可采用芯片制造的光刻工艺，在硬掩膜5上涂覆一层光刻胶，并进行曝光、显影工艺，在光刻胶上留下所需图形，电阻宽度为8μm。
步骤S5、对二氧化硅层进行刻蚀，形成硬掩膜窗口：
可采用双极电路芯片制造的干法刻蚀工艺，在硬掩膜5上刻蚀图形窗口，停止在钛钨层4，保证钛钨层4上无二氧化硅残留。
硬掩膜5刻蚀工艺的参数为：工艺腔中的压力1500mT，射频源功率600W，刻蚀反应气体采用CF4、CHF3和Ar。
步骤S6：使用60℃的双氧水对硬掩膜窗口的钛钨层4进行湿法腐蚀，停止在铬硅层，保证铬硅层上无钛钨残留。
步骤S7：对铬硅电阻层3进行干法预刻蚀；铬硅电阻层3与钛钨层4直接会形成一层氮氧化层，需对铬硅表层的氮氧化层进行预处理，使后续可对铬硅电阻层3使用湿法化学腐蚀。
预处理工艺的参数为：工艺腔中的压力1500mT，射频源功率200W，刻蚀反应气体采用CF4和Ar。
步骤S8：使用25℃硝酸、氢氟酸和水的混合液，作为湿法化学腐蚀溶液，对铬硅电阻层3进行腐蚀，形成薄膜电阻。
步骤S9、后处理：通过干法去胶工艺去除表层光刻胶，并采用湿法有机清洗，对残留光刻胶及干法产生的聚合物进行去除。
实施例3
本发明公开了一种铬硅系薄膜电阻的制备方法，包括以下步骤：
S1：采用一枚晶圆硅片作为衬底1，并采用化学气相沉工艺，在晶圆上沉积1.5μm的二氧化硅绝缘层2，形成绝缘的表面。
化学气相沉工艺的参数为：射频功率在1000W，温度在350℃，反应气体采用硅烷和N2O。
步骤S2、使用物理气相沉积法在二氧化硅绝缘层2上先沉积铬硅电阻层3，再沉积钛钨层4：采用直流功率源，功率控制在100W，气体采用氩气和氮气，沉积得到厚度为的铬硅电阻层3，厚度为钛钨层4。
骤S3：使用化学气相沉积法在钛钨膜质上沉积厚度为二氧化硅层，作为硬掩膜5，用于后续刻蚀的掩蔽层。
化学气相沉工艺的参数为：射频功率在300W，温度在400℃，反应气体采用硅烷、N2O。
步骤S4、在硬掩膜5上完成电阻图形的制备：
可采用芯片制造的光刻工艺，在硬掩膜5上涂覆一层光刻胶，并进行曝光、显影工艺，在光刻胶上留下所需图形，电阻宽度为5μm。
步骤S5、对二氧化硅层进行刻蚀，形成硬掩膜窗口：
可采用双极电路芯片制造的等离子体干法刻蚀工艺，在硬掩膜5上刻蚀图形窗口，停止在钛钨层4，保证钛钨层4上无二氧化硅残留。
硬掩膜5刻蚀工艺的参数为：工艺腔中的压力1500mT，射频源功率600W，反应气体采用CF4、CHF3和Ar。
步骤S6：使用80℃的双氧水对硬掩膜窗口的钛钨层4进行湿法腐蚀，停止在铬硅层，保证铬硅层上无钛钨残留。
步骤S7：对铬硅电阻层3进行干法预刻蚀；铬硅电阻层3与钛钨层4直接会形成一层氮氧化层，需对铬硅表层的氮氧化层进行预处理，使后续可对铬硅电阻层3使用湿法化学腐蚀。
预处理工艺的参数为：工艺腔中的压力1500mT，射频源功率200W，反应气体采用CF4和Ar。
步骤S8：使用25℃硝酸、氢氟酸和水的混合液，作为湿法化学腐蚀溶液，对铬硅电阻层3进行腐蚀，形成薄膜电阻。
步骤S9、后处理：通过干法去胶工艺去除表层光刻胶，并采用湿法有机清洗，对残留光刻胶及干法产生的聚合物进行去除。
综上所述，本发明通过先采用干法刻蚀图形化硬掩膜5，然后采用湿法腐蚀去除多余的钛钨层4，再次采用干法刻蚀去除铬硅表层的氮氧化层，最后采用湿法腐蚀图形化铬硅电阻层3，形成薄膜电阻。与现有技术相比，采用芯片制造的相关技术，提高了薄膜电阻制造过程中的控制精度，保证了薄膜电阻的可靠性。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。