阅读说明：本技术 功率管驱动方法、驱动电路及开关电路 (Power tube driving method, driving circuit and switching circuit ) 是由 程扬 于 2020-06-23 设计创作，主要内容包括：本发明公开了一种功率管驱动方法、驱动电路及开关电路,当功率管从关断到导通时,功率管电流小于第一电流时,第一电流环给功率管的驱动极充电；当所述功率管驱动极电压低于第一斜坡电压时,第一电压环上拉所述功率管驱动极。(The invention discloses a power tube driving method, a driving circuit and a switching circuit, when a power tube is switched off and switched on, and the current of the power tube is smaller than a first current, a first current loop charges a driving electrode of the power tube; when the voltage of the power tube driving electrode is lower than a first slope voltage, the first voltage ring pulls up the power tube driving electrode.)

功率管驱动方法、驱动电路及开关电路

技术领域

本发明涉及电力电子技术领域，具体涉及一种功率管驱动方法、驱动电路及开关电路。

背景技术

功率管的驱动方式一般有电流型驱动和电压型驱动两种方式。以NMOS管来举例说明，电流型驱动是用固定或者可变电流给功率管的栅极充电，使得NMOS的栅源电压VGS达到阈值电压以上，使开关管导通；电压型驱动通过运放或者电压源将栅极电压固定到某个电压，使开关管导通。

但是，不同的MOS管的导通时间随着栅极电容的变化而变化，导致无法做到一致的MOS导通时间。

发明内容

有鉴于此，本发明的目的在于提供一种功率管驱动方法、驱动电路及开关电路，用以解决现有技术中不同的MOS管的导通时间随着栅极电容的变化而变化，导致无法做到一致的MOS导通时间的问题。

本发明的技术解决方案是，提供一种功率管驱动方法，当功率管为NMOS时，当功率管从关断到导通时，功率管电流小于第一电流时，第一电流环给功率管的驱动极充电；当所述功率管驱动极电压低于第一斜坡电压时，第一电压环上拉所述功率管驱动极。

作为可选，所述第一电流环包括第一运放，所述第一运放接收功率管电流采样值，将所述功率管电流采样值和第一限流值进行运算放大，输出连接到所述功率管的驱动极。

作为可选，所述功率管电流采样值和第一限流值进行运算放大，输出连接到所述第一电容；所述第一电容电压为第一斜坡电压；所述第一电压环包括第三运放，所述第三运放接收第一电容电压和所述功率管驱动极电压，将所述第一电容电压和所述功率管驱动极电压进行运算放大，输出连接到所述功率管驱动极。

作为可选，当功率管从关断到导通时，功率管电流大于第一电流时，第一电流环给功率管的驱动极放电，第一电压环电流为零或者降低到第一电流阈值以下。

作为可选，所述第一运放或/和所述第二运放或/和所述第三运放为电流型运放。

本发明的又一技术解决方案是，提供一种功率管的驱动电路，当功率管为NMOS时，所述控制电路包括第一电流环和第一电压环；当功率管从关断到导通时，功率管电流小于第一电流时，第一电流环给功率管的驱动极充电；当所述功率管驱动极电压低于第一斜坡电压时，第一电压环上拉所述功率管驱动极。

作为可选，还包括第二运放和第一电容；所述第一电流环包括第一运放；所述第一电压环包括第三运放；所述第一运放接收功率管电流采样值，将所述功率管电流采样值和第一限流值进行运算放大，输出连接到所述功率管的驱动极；所述第二运放接收功率管电流采样值，将所述功率管电流采样值和第一限流值进行运算放大，输出连接到所述第一电容；所述第一电容和所述功率管的驱动极连接到所述第三运放的输入端，并进行运算放大，输出连接到所述功率管的驱动极。

作为可选，当功率管从关断到导通时，当所述功率管电流采样值大于所述第一电流，第一电流环给功率管的驱动极放电，第一电压环电流为零或者降低到第一电流阈值以下。

作为可选，所述第一运放和所述第二运放的输出的最大电压为第一驱动电压，第一电容的限压值大于第一驱动电压。

作为可选，还包括第一电流源，所述第一电流源以第一偏置电流上拉所述功率管的驱动极。

本发明还提供一种开关电路。

本发明的又一技术解决方案是，提供一种功率管驱动方法，当功率管为PMOS时，当功率管从关断到导通时，功率管电流小于第二电流时，第二电流环给功率管的驱动极放电；当所述功率管驱动极电压高于第二斜坡电压时，第二电压环下拉所述功率管驱动极。

作为可选，所述第二电流环包括第四运放，所述第四运放接收功率管电流采样值，将所述功率管电流采样值和第二限流值进行运算放大，输出连接到所述功率管的驱动极。

作为可选，所述功率管电流采样值和第二限流值进行运算放大，输出连接到所述第二电容；所述第二电容电压为第二斜坡电压；所述第二电压环包括第五运放，所述第五运放接收第二电容电压和所述功率管驱动极电压，将所述第二电容电压和所述功率管驱动极电压进行运算放大，输出连接到所述功率管驱动极。

作为可选，当功率管从关断到导通时，功率管电流大于第二电流时，第二电流环给功率管的驱动极充电，第二电压环电流为零或者降低到第二电流阈值以下。

作为可选，所述第四运放或/和所述第五运放或/和所述第六运放为电流型运放。

本发明的又一技术解决方案是，提供一种功率管的驱动电路，所述控制电路包括第二电流环和第二电压环；当功率管从关断到导通时，功率管电流小于第二电流时，第二电流环给功率管的驱动极放电；当所述功率管驱动极电压高于第二斜坡电压时，第二电压环下拉所述功率管驱动极。

作为可选，还包括第五运放和第二电容；所述第二电流环包括第四运放；所述第二电压环包括第六运放；所述第四运放接收功率管电流采样值，将所述功率管电流采样值和第二限流值进行运算放大，输出连接到所述功率管的驱动极；所述第五运放接收功率管电流采样值，将所述功率管电流采样值和第二限流值进行运算放大，输出连接到所述第二电容；所述第二电容和供电电压与所述功率管驱动极电压之差连接到所述第六运放的输入端，并进行运算放大，输出连接到所述功率管的驱动极。

作为可选，当功率管从关断到导通时，当所述功率管电流采样值大于所述第二电流，第二电流环给功率管的驱动极充电，第一电压环电流为零或者降低到第二电流阈值以下。

作为可选，所述第四运放和所述第五运放的输出的最小电压为第二驱动电压，第二电容的限压值大于第二驱动电压。

作为可选，还包括第二电流源，所述第二电流源以第二偏置电流下拉所述功率管的驱动极。

采用本发明的电路结构和方法，与现有技术相比，具有以下优点：导通过程中，使得不同栅极电容的MOS管的启动时间基本一致，并且可以限制MOS管的导通电流。

附图说明

图1为功率管为NMOS时的驱动电路的示意图；

图2为功率管为PMOS时的驱动电路的示意图。

具体实施方式

以下结合附图对本发明的优选实施例进行详细描述，但本发明并不仅仅限于这些实施例。本发明涵盖任何在本发明的精神和范围上做的替代、修改、等效方法以及方案。

为了使公众对本发明有彻底的了解，在以下本发明优选实施例中详细说明了具体的细节，而对本领域技术人员来说没有这些细节的描述也可以完全理解本发明。

在下列段落中参照附图以举例方式更具体地描述本发明。需说明的是，附图均采用较为简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明的技术解决方案是，提供一种功率管驱动方法，当功率管为NMOS时，当功率管从关断到导通时，功率管电流小于第一电流时，第一电流环给功率管的驱动极充电；当所述功率管驱动极电压低于第一斜坡电压时，第一电压环上拉所述功率管驱动极。

本发明在功率管导通过程中，使得不同栅极电容的MOS管的启动时间基本一致，并且可以限制MOS管的导通电流。

在一个实施例中，请参考图1所示，所述第一电流环包括第一运放U11，所述第一运放U11接收功率管电流采样值VSEN1，将所述功率管电流采样值VSEN1和第一限流值VLIM1进行运算放大，输出连接到所述功率管的驱动极GATE1。图1中，采用电流采样电阻RS01来采样功率管M00的电流，通过功率管电流采样值VSEN1从而得到表征功率管的电流的值；第一限流值VLIM1表征第一电流。作为优选，第一运放U11为电流型运放。当功率管M00电流小于第一电流时，也就是功率管电流采样值VSEN1小于第一限流值VLIM1时，第一运放U11给功率管M00的栅极GATE1充电，当第一运放U11为电流型运放时，第一运放U11的输出电流通常会有上限，当达到该上限时，第一运放U11就是以基本固定的上限电流给功率管M00的栅极GATE1充电。采样功率管M00的电流不仅限于图1中用采样电阻RS01来采样，也可以用其他方法采样功率管电流。

在一个实施例中，请继续参考图1所示，所述功率管电流采样值VLIM1和第一限流值VLIM1进行运算放大，输出连接到所述第一电容C40；所述第一电容电压SS1为第一斜坡电压；所述第一电压环包括第三运放U13，所述第三运放U13接收第一电容电压SS1和所述功率管驱动极电压GATE1，将所述第一电容电压SS1和所述功率管驱动极电压GATE1进行运算放大，输出连接到所述功率管驱动极GATE1。第一电容C40的一端连接到第三运放U13的一个输入端，第一电容C40的另一端连接到参考地或者供电电压VD。

在一个实施例中，当功率管从关断到导通时，功率管电流大于第一电流时，第一电流环给功率管的驱动极放电，第一电压环电流为零或者降低到第一电流阈值以下。请参考图1所示，功率管电流采样值VSEN1大于第一限流值VLIM1时，当第一运放U11会给功率管M00的栅极GATE1放电；第三运放U13的输出电流为零或者是降低到一定电流以下。

作为可选，所述第一运放或/和所述第二运放或/和所述第三运放为电流型运放。

本发明的又一技术解决方案是，提供一种功率管的驱动电路，当功率管为NMOS时，所述控制电路包括第一电流环和第一电压环；当功率管从关断到导通时，功率管电流小于第一电流时，第一电流环给功率管的驱动极充电；当所述功率管驱动极电压低于第一斜坡电压时，第一电压环上拉所述功率管驱动极。

在一个实施例中，请参考图1所示，还包括第二运放U12和第一电容C40；所述第一电流环包括第一运放U11；所述第一电压环包括第三运放U13；所述第一运放U11接收功率管电流采样值VSEN1，将所述功率管电流采样值VSEN1和第一限流值VLIM1进行运算放大，输出连接到所述功率管的驱动极GATE1；所述第二运放U12接收功率管电流采样值VSEN1，将所述功率管电流采样值VSEN1和第一限流值VLIM1进行运算放大，输出连接到所述第一电容C40；所述第一电容C40和所述功率管的驱动极GATE1连接到所述第三运放U13的输入端，并进行运算放大，输出连接到所述功率管的驱动极GATE1。图1中，采用电流采样电阻RS01来采样功率管M00的电流，通过功率管电流采样值VSEN1从而得到表征功率管的电流的值；第一限流值VLIM1表征第一电流。作为优选，第一运放U11为电流型运放。当功率管M00电流小于第一电流时，也就是功率管电流采样值VSEN1小于第一限流值VLIM1时，第一运放U11给功率管M00的栅极GATE1充电，当第一运放U11为电流型运放时，第一运放U11的输出电流通常会有上限，当达到该上限时，第一运放U11就是以基本固定的上限电流给功率管M00的栅极GATE1充电。第一电容C40的一端连接到第三运放U13的一个输入端，第一电容C40的另一端连接到参考地或者供电电压VD。

在一个实施例中，当功率管从关断到导通时，当所述功率管电流采样值大于所述第一电流，第一电流环给功率管的驱动极放电，第一电压环电流为零或者降低到第一电流阈值以下。请参考图1所示，功率管电流采样值VSEN1大于第一限流值VLIM1时，当第一运放U11会给功率管M00的栅极GATE1放电；第三运放U13的输出电流为零或者是降低到一定电流以下。

请继续参考图1所示，所述第一运放U11和所述第二运放U12的输出的最大电压为第一驱动电压，第一电容C40的限压值大于第一驱动电压。

请继续参考图1所示，还包括第一电流源I01，所述第一电流源I01以第一偏置电流上拉所述功率管的驱动极GATE1。

以上实施例是以NMOS为例，当功率管为PMOS时，当功率管从关断到导通时，功率管电流小于第二电流时，第二电流环给功率管的驱动极放电；当所述功率管驱动极电压高于第二斜坡电压时，第二电压环下拉所述功率管驱动极。

请参考图2所示，所述第二电流环包括第四运放U21，所述第四运放U21接收功率管电流采样值VSEN2，将所述功率管电流采样值VSEN2和第二限流值VLIM2进行运算放大，输出连接到所述功率管的驱动极GATE2。PMOS驱动方案和NMOS驱动方案类似，具体说明可以参考NMOS驱动部分，在这里不再赘述。

请继续参考图2所示，所述功率管电流采样值VSEN2和第二限流值VLIM2进行运算放大，输出连接到所述第二电容C50；所述第二电容电压为第二斜坡电压SS2；所述第二电压环包括第五运放U23，所述第五运放U23接收第二电容电压SS2和供电电压与所述功率管驱动极电压之差VD-GATE2，将所述第二电容电压SS2和供电电压与所述功率管驱动极电压之差VD-GATE2进行运算放大，输出连接到所述功率管驱动极GATE2。

在一个实施例中，当功率管从关断到导通时，功率管电流大于第二电流时，第二电流环给功率管的驱动极充电，第二电压环电流为零或者降低到第二电流阈值以下。请参考图2所示，功率管电流采样值VSEN2大于第二限流值VLIM2时，当第四运放U21上拉功率管M20的栅极GATE2；第六运放U23的输出电流为零或者是降低到一定电流以下。

作为可选，所述第四运放或/和所述第五运放或/和所述第六运放为电流型运放。

本发明的又一技术解决方案是，提供一种功率管的驱动电路，所述控制电路包括第二电流环和第二电压环；当功率管从关断到导通时，功率管电流小于第二电流时，第二电流环给功率管的驱动极放电；当所述功率管驱动极电压高于第二斜坡电压时，第二电压环下拉所述功率管驱动极。

在一个实施例中，请参考图2所示，还包括第五运放U22和第二电容C50；所述第二电流环包括第四运放U21；所述第二电压环包括第六运放U23；所述第四运放U21接收功率管电流采样值VSEN2，将所述功率管电流采样值VSEN2和第二限流值VLIM2进行运算放大，输出连接到所述功率管的驱动极GATE2；所述第五运放U22接收功率管电流采样值VSEN2，将所述功率管电流采样值VSEN2和第二限流值VLIM2行运算放大，输出连接到所述第二电容C50；所述第二电容C50和供电电压与所述功率管驱动极电压之差VD-GATE2连接到所述第六运放U23的输入端，并进行运算放大，输出连接到所述功率管的驱动极GATE2。第二电容C50的一端连接到第六运放U23的一个输入端，第二电容C50的另一端连接到参考地或者供电电压VD。

在一个实施例中，当功率管从关断到导通时，当所述功率管电流采样值大于所述第二电流，第二电流环给功率管的驱动极充电，第一电压环电流为零或者降低到第二电流阈值以下。

请继续参考图2所示，所述第四运放U21和所述第五运放U22的输出的最小电压为第二驱动电压，第二电容的限压值大于第二驱动电压。

请继续参考图2所示，还包括第二电流源I02，所述第二电流源I02以第二偏置电流下拉所述功率管的驱动极。

本发明是用NMOS驱动的实施例来说明N型功率管的驱动方案；用PMOS驱动的实施例来说明P型功率管的驱动方案。功率管不仅限于MOS，也可以是其他类型的功率管。

本发明的又一技术解决方案是，提供一种开关电路，包括上述功率管驱动电路或采用上述功率管驱动方法。

虽然以上将实施例分开说明和阐述，但涉及部分共通之技术，在本领域普通技术人员看来，可以在实施例之间进行替换和整合，涉及其中一个实施例未明确记载的内容，则可参考有记载的另一个实施例。

以上所述的实施方式，并不构成对该技术方案保护范围的限定。任何在上述实施方式的精神和原则之内所作的修改、等同替换和改进等，均应包含在该技术方案的保护范围之内。