一种输入高电平自适应的输入驱动电路
阅读说明：本技术 一种输入高电平自适应的输入驱动电路 (Input high level self-adaptive input drive circuit ) 是由 吴佳 李礼 吴叶楠 于 2021-08-31 设计创作，主要内容包括：本发明公开了一种输入高电平自适应的输入驱动电路,包括第一运算放大器、第二运算放大器及反相器；所述第一运算放大器与输入信号IN相连,所述第一运算放大器的输出电压通过电阻对电容进行充放电；所述电阻和电容连接于第一运算放大器与第二运算放大器之间；所述第二运算放大器的输出信号与输入信号IN反相,经过反相器之后再次反相,使输出信号OUT的相位与输入信号IN一致。本发明公开的输入高电平自适应的输入驱动电路,结构简单紧凑、成本低廉,其所支持的输入高电平电压可以实时动态改变,应用灵活性强,适应范围广。(The invention discloses an input high-level self-adaptive input driving circuit, which comprises a first operational amplifier, a second operational amplifier and a phase inverter, wherein the first operational amplifier is connected with the second operational amplifier; the first operational amplifier is connected with an input signal IN, and the output voltage of the first operational amplifier charges and discharges a capacitor through a resistor; the resistor and the capacitor are connected between the first operational amplifier and the second operational amplifier; the output signal of the second operational amplifier is inverted with respect to the input signal IN, and is inverted again after passing through the inverter, so that the phase of the output signal OUT coincides with the input signal IN. The input high-level self-adaptive input driving circuit disclosed by the invention has the advantages of simple and compact structure, low cost, capability of dynamically changing the supported input high-level voltage in real time, strong application flexibility and wide application range.)
技术领域
本发明涉及集成电路技术领域，具体涉及一种输入高电平自适应的输入驱动电路。
背景技术
对于深亚微米集成电路，其输入输出信号的高电平往往与其内部电路中数字信号的高电平不同。例如，0.18um工艺集成电路输入信号的高电平一般为3.3V，但内部数字信号的高电平一般为1.8V。输入输出信号的低电平一般和集成电路内部信号的低电平一致，均为0V。因此，集成电路的输入驱动电路需要将输入信号的高电平转换为集成电路内部信号的高电平，用以保证集成电路内部的电路可以正常处理输入的数据。
如图1所示，为传统输入驱动电路的结构原理示意图，其一般可以等效为两级反相器串联。即，第一级反相器的电源电压VDDIO与输入高电平电压一致，第二级反相器的电源电压VDDCORE与集成电路内部信号的高电平电压一致。同时，通过调节两级反相器中NMOS晶体管和PMOS晶体管的尺寸来调整两级反相器的翻转阈值电压，可以实现输入输出信号和内部信号高电平电压的转换。但是，上述这种传统电路需要在设计时预先确定输入高电平电压，以此确定各晶体管的尺寸，集成电路设计完成生产出来后，晶体管尺寸就无法改变了，因此无法在使用时动态调节支持的输入高电平电压，这就造成了其应用的灵活性受到很大限制，无法满足众多应用场景下的实际需要。
发明内容
本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种结构简单紧凑、成本低廉、能够拓宽适用范围、应用灵活性强的输入高电平自适应的输入驱动电路。
为解决上述技术问题，本发明采用以下技术方案：
一种输入高电平自适应的输入驱动电路，包括第一运算放大器、第二运算放大器及反相器；所述第一运算放大器与输入信号IN相连，所述第一运算放大器的输出电压跟随输入信号变化，并通过电阻对电容进行充放电；所述电容用来起到稳压作用，所述第二运算放大器以所述电容稳压后的电压作为参考电压；所述电阻和电容连接于第一运算放大器与第二运算放大器之间；所述第二运算放大器的输出信号与输入信号IN反相，经过反相器之后再次反相，使输出信号OUT的相位与输入信号IN一致。
所述电容的稳压作用会使电容的电压稳定为输入信号高电平和低电平的平均值(VH+VL)/2，并以此作为第二运算放大器的参考电压。
而且，本发明公开的输入驱动电路依据下述规则进行电压设定：
(a)当输入电压大于(VH+VL)/2，所述第二运算放大器输出低电平电压为固定值GND；
(b)当输入电压小于(VH+VL)/2，所述第二运算放大器输出高电平电压为固定值VDDIO。
作为本发明的进一步改进：所述反相器由PMOS晶体管和NMOS晶体管构成。
作为本发明的进一步改进：所述第一运算放大器和所述第二运算放大器的电源电压VDDIO为的输入高电平VH的最大值。
与现有技术相比，本发明的优点在于：第一运算放大器和后面的电阻电容电路可以使第二运算放大器的+输入维持在输入高电平电压的一半左右，从而在IN输入任意高电平时第二运算放大器输出GND，IN输入低电平时第二运算放大器输出VDDIO，这样最后一级反相器的输入不是VDDIO就是GND，将其输入信号从不确定的高电平电压变为了固定的高电平信号VDDIO。
本发明公开的输入高电平自适应的输入驱动电路，结构简单紧凑、成本低廉，其所支持的输入高电平电压可以实时动态改变，应用灵活性强，适应范围广。
附图说明
图1为现有技术传统驱动电路的结构原理示意图。
图2为本发明驱动电路在具体实施例中的电路原理示意图。
在图2中：1第一运算放大器、2第二运算放大器、3PMOS晶体管、4NMOS晶体管、5电阻、6电容。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
以下将结合说明书附图和具体实施例对本发明做进一步详细说明。
如图2所示，本发明的输入高电平自适应的输入驱动电路，包括第一运算放大器1、第二运算放大器2及反相器；所述第一运算放大器1与输入信号IN相连，所述第一运算放大器1的输出电压跟随输入信号变化，并通过电阻5对电容6进行充放电；所述电容6用来起到稳压作用，所述第二运算放大器2以所述电容6稳压后的电压作为参考电压；所述电阻5和电容6连接于第一运算放大器1与第二运算放大器2之间；所述第二运算放大器2的输出信号与输入信号IN反相，经过反相器之后再次反相，使输出信号OUT的相位与输入信号IN一致。
在具体应用实例中，由于输入高电平和低电平的概率几乎相同，因此所述电容6的稳压作用会使电容6的电压稳定为输入信号高电平和低电平的平均值(VH+VL)/2，并以此作为第二运算放大器2的参考电压。
在具体应用实例中，本发明进一步依据下述规则进行电压设定：
(a)当输入电压大于(VH+VL)/2，所述第二运算放大器2输出低电平电压为固定值GND；
(b)当输入电压小于(VH+VL)/2，所述第二运算放大器2输出高电平电压为固定值VDDIO。
在具体应用实例中，所述反相器由PMOS晶体管3和NMOS晶体管4构成。
在具体应用实例中，通过调节反相器中PMOS晶体管3和NMOS晶体管4的尺寸，将所述第二运算放大器2输出的固定的高电平电压VDDIO转换为集成电路内部信号的高电平电压VDDCORE，最终实现输入信号动态高电平电压与集成电路内部信号的高电平电压的转换。
在具体应用实例中，所述第一运算放大器1和所述第二运算放大器2的电源电压VDDIO为输入高电平VH的最大值。
在具体应用实例中，电源电压VDDCORE为输入驱动电路所在集成电路内部信号的高电平电压。
在一个具体应用实例中，结合图2，本发明驱动电路的详细结构为：
输入端口为输入信号IN，输出端口为输出信号OUT。
第一运算放大器1的输入端口+连接输入信号IN和第二运算放大器2的输入端口-，输入端口-连接第一运算放大器1的输出端口和电阻5的一端，输出端口连接第一运算放大器1的输入端口-和电阻5的一端，电源电压为VDDIO，地为GND。
第二运算放大器2的输入端口-连接输入信号IN和第一运算放大器1的输入端口+，输入端口+连接电阻5的另一端和电容6的一端，输出端口连接PMOS晶体管3的栅极和NMOS晶体管4的栅极，电源电压为VDDIO，地为GND。
电阻5的一端连接第一运算放大器1的输出端口和第一运算放大器1的输入端口-，另一端连接电容6的一端和第二运算放大器2的输入端口+。
电容6的一端连接电阻5的一端和第二运算放大器2的输入端口+。
PMOS晶体管3的漏极连接NMOS晶体管4的漏极和输出信号OUT，栅极连接第二运算放大器2的输出端口，源极和体连接电源电压VDDCORE。
NMOS晶体管4的漏极连接PMOS晶体管3的漏极和输出信号OUT，栅极连接第二运算放大器2的输出端口，源极和体连接地GND。
本发明上述驱动电路在具体应用中的工作流程如下：
当输入信号在任意高电平VH和低电平VL随机变化时，第一运算放大器1的输出电压跟随输入信号变化，并通过电阻5对电容6进行充放电。由于输入高电平和低电平的概率几乎相同，因此电容6的稳压作用会使电容6的电压稳定为输入信号高电平和低电平的平均值(VH+VL)/2，并以此作为第二运算放大器2的参考电压。当输入电压大于(VH+VL)/2，第二运算放大器2输出低电平电压为固定值GND；当输入电压小于(VH+VL)/2，第二运算放大器2输出高电平电压为固定值VDDIO。第二运算放大器2的输出信号与输入信号IN反相，经过最后的PMOS晶体管3和NMOS晶体管4构成的反相器再次反相，使输出信号OUT的相位与输入信号IN一致。通过调节PMOS晶体管3和NMOS晶体管4的尺寸，将第二运算放大器2输出的固定的高电平电压VDDIO转换为集成电路内部信号的高电平电压VDDCORE，最终实现输入信号动态高电平电压与集成电路内部信号的高电平电压的转换。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：一种电源隔离装置