阅读说明：本技术 使用边缘堆叠的半导体组合件及其制造方法 (Semiconductor assembly using edge stacking and method of manufacturing the same ) 是由 T·H·金斯利 于 2018-12-03 设计创作，主要内容包括：本文中揭示使用边缘堆叠的半导体组合件及相关联的系统及方法。在一些实施例中,所述半导体组合件包括经堆叠的半导体封装,所述经堆叠的半导体封装包含：基底衬底,其具有基底表面；侧衬底,其具有正交于所述基底表面的侧表面；及裸片堆叠,其经安置于所述基底表面上方且具有拥有正交于所述侧表面的最外表面的最外裸片。所述侧衬底可经由从所述侧衬底的所述侧表面延伸到所述第一衬底的所述第一表面或所述最外裸片的所述第三表面的多个互连件而电耦合到所述裸片堆叠。所述半导体封装可进一步包括在所述侧衬底的外表面处的导电材料,借此允许所述半导体封装经由所述导电材料电耦合到相邻半导体封装。(Semiconductor assemblies using edge stacking and associated systems and methods are disclosed herein. In some embodiments, the semiconductor assembly comprises a stacked semiconductor package, the stacked semiconductor package including: a base substrate having a base surface; a side substrate having a side surface orthogonal to the base surface; and a die stack disposed over the base surface and having an outermost die having an outermost surface orthogonal to the side surface. The side substrate can be electrically coupled to the die stack via a plurality of interconnects extending from the side surface of the side substrate to the first surface of the first substrate or the third surface of the outermost die. The semiconductor package may further include a conductive material at an outer surface of the side substrate, thereby allowing the semiconductor package to be electrically coupled to an adjacent semiconductor package via the conductive material.)

使用边缘堆叠的半导体组合件及其制造方法

技术领域

本发明涉及封装半导体装置(例如存储器及处理器)，且若干实施例涉及使用模块化边缘堆叠的半导体组合件。

背景技术

经封装半导体裸片(包含存储器裸片、微处理器裸片及接口裸片)通常包含安装于衬底上且包封于塑料保护性覆盖层中的半导体裸片。所述裸片包含功能构件，例如存储器单元、处理器电路及互连电路，以及电连接到所述功能构件的接合垫。所述接合垫通常电连接到在所述保护性覆盖层外延伸的外部端子以允许所述裸片连接到总线、电路或其它更高阶电路。

半导体裸片制造者正面临越来越大的压力，即，不断减小裸片封装的尺寸以适于电子装置的空间约束，同时还增加每一封装的功能容量以满足操作参数。一种用于增加半导体封装的处理能力而大体上不增加由所述封装覆盖的表面积(即，所述封装的“占用面积”)的方法是在单个封装中使多个半导体裸片垂直地彼此上下堆叠。然而，堆叠多个裸片增加装置的垂直轮廓，从而需要个别裸片大体上变薄以实现垂直紧凑尺寸。此外，多个裸片的堆叠可增加装置故障的概率，且导致与较长制造及测试时间相关联的较高成本。

图1说明包含多个半导体堆叠组合件的常规系统10。如所展示，系统10包含布置于双列直插存储器模块(DIMM)狭槽中且通过给定中心线到中心线间距(即，～7.6mm)彼此分离的印刷电路板(PCB)15。半导体封装12在经堆叠布置中附接到PCB 15中的每一者。明确来说，每一半导体封装12的底部部分是经由焊球13附接到PCB 15的相对侧。常规系统10在相邻DIMM狭槽上的半导体封装12之间具有有限空间(即，～1mm)，此可限制热控制所需的介于半导体封装12之间的气流且限制封装的性能。因此，需要提供具有较小占用面积同时仍维持足够功能容量以满足操作参数的半导体装置的其它方法。

具体实施方式

在以下描述中，论述许多特定细节以提供本发明的实施例的透彻及赋能描述。然而，相关领域的技术人员将认识到可在不具有所述特定细节中的一或多者的情况下实践本发明。在其它例子中，未展示或未详细描述通常与半导体装置相关联的熟知结构或操作，以避免模糊本发明的其它方面。一般来说，应理解，除本文中所揭示的所述特定实施例以外的各种其它装置、系统及方法可在本发明的范围内。

如上文所论述，不断设计具有更小占用面积同时还维持足够处理能力的半导体封装。因此，根据本发明的半导体封装的若干实施例可运用模块化边缘堆叠技术彼此电耦合以形成高密度模块。在一些实施例中，每一半导体封装包括具有第一表面的第一衬底、具有正交于所述第一表面的第二表面的第二衬底及安置于所述第一衬底的所述第一表面上方的一或多个裸片。所述半导体封装进一步包括从所述第二衬底的所述第二表面延伸到(a)所述第一衬底的所述第一表面或(b)所述一或多个裸片的最外表面中的至少一者的一或多个互连件。半导体封装可经由所述第一衬底及/或所述第二衬底的外表面(例如，边缘)处的外部连接位点电耦合到相邻半导体封装。

图2A是沿着图2B的线2A–2A获取的半导体装置封装100(“封装100”)的示意性俯视图，且图2B是沿着图2A的线2B–2B获取的半导体装置组合件100的示意性横截面视图。一起参考图2A及2B，封装100包含具有基底表面111的基底衬底101、安置于基底表面111上方的裸片105a的堆叠(统称为“裸片堆叠105”)及还安置于基底表面111上方的一或多个侧衬底102a到d。基底衬底101及侧衬底102a到d可包含重布结构、中介层、电介质间隔件、额外半导体裸片(例如，逻辑裸片)或其它合适衬底。每一侧衬底102a到d可包含经由第一接合材料120(例如，粘合膏、粘合元件或裸片附接胶带/膜)附接到基底衬底101的第一端部(例如，底部部分)，及经由第二接合材料117a到d(例如，粘合膏、粘合元件或裸片附接胶带/膜)附接到相邻侧衬底的第二端部(例如，侧部分)。侧衬底102a到d可至少部分围绕及形成裸片堆叠105周围的围封壳。裸片堆叠105的最外裸片105a可包含面对大体上远离基底表面111的方向的最外表面119。裸片堆叠105可经由底填充材料124(例如，粘合膏或粘合元件)附接到基底衬底101的基底表面111。在一些实施例中，裸片堆叠105可经由电路电耦合到基底衬底101。

侧衬底102a到d中的每一者远离基底衬底101的基底表面111垂直延伸，且包含(a)面对裸片堆叠105且具有相应侧表面103a到d的相应第一侧107a到d，(b)与所述第一侧相对的相应第二侧108a到d，及(c)相应最外边缘104a到d。例如，侧衬底102a包含具有侧表面103a的第一侧107a、与第一侧107a相对的第二侧108a，及最外边缘104a。在此实施例中，侧衬底102a到d的侧表面103a到d中的每一者分别大体上正交于(a)裸片堆叠105的最外表面119及(b)基底衬底101的基底表面111。如图2B中所展示，裸片堆叠105可与基底表面111分离达第一距离(d₁)，且最外边缘104a到d可与基底表面111分离达大于第一距离(d₁)的第二距离(d₂)。

侧衬底102a到d中的每一者可经由从相应侧衬底102a到d的相应侧表面103a到d上的相应接合垫110a到d延伸到最外裸片105a的最外表面119上的相应接合垫114a到d的多个互连件115a到d(例如，线接合或导电材料)而直接电耦合到裸片堆叠105。例如，多个线接合115a可从侧表面103a上的接合垫110a延伸到最外裸片105a的最外表面119上的接合垫114a。在此类实施例中，裸片堆叠105电耦合到侧衬底102a到d及基底衬底101。相应侧衬底102a到d的第二侧108a到d可各自包含相应导电材料140a到d，导电材料140a到d可包含垫(例如，接触垫)，如图2A及2B中所展示，或导电材料阵列(例如，接触点阵列或球栅阵列)。导电材料140a到d可为经由电路电耦合到相应侧衬底102a到d的相应第一侧107a到d处的相应接合垫110a到d，且因此可将裸片堆叠105及/或基底衬底101电耦合到外部封装。

个别半导体裸片105a到h可包含至少部分延伸通过裸片105a到h的一或多个贯穿衬底通路122(TSV)，及在半导体裸片105a到h的最外表面上方的导电迹线118a到b。个别半导体裸片105a到h可为经由一或多个互连件116电耦合到相邻裸片。半导体裸片105a到h可包含集成电路或组件、数据储存元件、处理组件，及/或制造于半导体衬底上的其它构件。例如，半导体裸片105a到h可包含整合式存储器电路及/或逻辑电路，其可包含各种类型的半导体组件及功能构件，例如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、闪存、其它形式的集成电路存储器、处理电路、成像组件及/或其它半导体构件。在一些实施例中，半导体裸片105a到h可为相同的(例如，存储器裸片经制造以具有相同设计及规格)，但在其它实施例中半导体裸片105a到h可不同于彼此(例如，不同类型的存储器裸片或控制器、逻辑及/或存储器裸片的组合)。

导电材料140a到d可由铜、镍、焊料(例如，以SnAg为基础的焊料、焊球)、导体填充环氧树脂及/或其它导电材料中的一或多者形成。如图2A及2B中所展示，导电材料140a到d可覆盖侧衬底102a到d的第二侧108a到d处的绝大部分表面区域，且可经形成以具有与其它封装上的对应导电材料类似或互补的布置。在一些实施例中，侧衬底102a到d及定位于其上的相应导电材料140a到d可为均质的(即，相同的)，此可帮助确保封装100可电耦合到相邻封装100。虽然图2A及2B中所展示的实施例包含导电材料层，但在一些实施例中，导电材料140a到d可包括球栅阵列或其它布置。

封装100可进一步包含在基底衬底101及裸片堆叠105上方的模材料或模制材料125。模材料125可由树脂、环氧树脂、硅酮基材料、聚酰亚胺及/或技术中所使用或已知的其它合适树脂形成。如图2A及2B中所展示，模材料125可形成于通过侧衬底102a到d界定的围封壳内，且可至少部分接触裸片堆叠105、侧衬底102a到d、基底衬底101及多个线接合115a到d，借此囊封(例如，密封)及保护此类组件中的一或多者免受污染物及/或物理损坏。模材料125可包含大体上与相应侧衬底102a到d的最外边缘104a到d共面，使得最外边缘104a到d未被模材料125覆盖的最外表面126。在一些实施例中，模材料125的最外表面126可略高于最外边缘104a到d，使得模材料125的最外表面126延伸于最外边缘104a到d上方且覆盖最外边缘104a到d。此外，在一些实施例中，模材料125可延伸于相应侧衬底102a到d的第二侧108a到d上方，使得第二侧108a到d处的外表面的至少一部分被覆盖。在此类实施例中，导电材料140a到d可通过模材料125暴露以保持可操作以将封装100电耦合到外部连接位点及封装。

图3A是沿着图3B的线3A–3A获取的半导体装置封装200(“封装200”)的示意性俯视图，且图3B是沿着图3A的线3B–3B获取的封装200的示意性横截面视图。封装200包含类似于图2A及2B中所展示的封装100的构件的构件，区别仅在于在图3A及3B中侧衬底102a到d直接电耦合到基底衬底101。明确来说，侧衬底102a到d中的每一者可经由从相应侧衬底102a到d的相应侧表面103a到d上的接合垫131a到131d延伸到基底衬底101的基底表面111上的相应接合垫130a到d的多个相应互连件121a到d直接电耦合到基底衬底101。在此类实施例中，侧衬底102a到d可直接电耦合到基底衬底101，且经由基底衬底101间接电耦合到裸片堆叠105。

尽管图2A到3B包含安置于基底衬底101上方以形成围封壳的四个侧衬底(例如，102a到d)，但在一些实施例中，可包含少于四个侧衬底。例如，封装100可仅包含单个侧衬底(例如，侧衬底102a)、两个侧衬底(例如，侧衬底102a、b或102a、c)，或三个侧衬底(例如，侧衬底102a、b、c)。在此类实施例中，模材料125可形成封装100或200的一或多个侧表面。

图4A到4D是说明形成根据本发明的实施例配置的半导体装置封装(“封装400”)的方法的示意图。首先参考图4A，所述方法可包含经由第二接合材料117a到d使侧衬底102a到d中的一或多者彼此附接以形成具有穿过其开口的侧衬底组合件145。第二接合材料117a到d可延伸于对应侧衬底的大体上整个端部上方，或对应侧衬底的不足整个端部上方。如图4A中所展示，每一侧衬底与附接到其侧衬底的一部分重叠。在其它实施例中，侧衬底102a到d可彼此附接，使得不存在重叠。每一侧衬底102a到d可与其它侧衬底102a到d均质或相同，或可具有不同尺寸，此取决于封装所需的目标占用面积及/或应用。图4A进一步展示侧衬底组合件145经由第一接合材料120附接到基底衬底101。第一接合材料120可大体上形成于基底衬底101的整个基底表面111上方，或基底表面111的仅一部分上方。

接着参考图4B，封装400的制造通过将裸片堆叠105安置于基底衬底101上方及在通过侧衬底102a到d界定的围封壳内而继续进行。如先前参考图2A到3B所提及，裸片堆叠105可经由底填充材料124附接到基底衬底101。裸片堆叠105可在附接到基底衬底101之前形成为离散封装，或裸片堆叠105可通过将个别裸片105a到h循序地堆叠于围封壳内而形成。在一些实施例中，将裸片堆叠105安置于基底衬底101上方可在形成侧衬底组合件145之后发生。

图4C展示在裸片堆叠105经由从裸片堆叠105的最外裸片105a上的接合垫114a到d延伸到相应侧衬底102a到d上的相应接合垫110a到d的互连件115a到d电耦合到侧衬底102a到d中的一或多者之后的封装400。如先前所提及，将侧衬底102a到d电耦合到裸片堆叠105还可将侧衬底102a到d间接电耦合到基底衬底101。为图解说明方便，图4C任选地包含将侧衬底102a到d电耦合到基底衬底101的另外多个互连件121a到d(仅展示121a及121b)。在优选实施例中，封装400将包含互连件115a到d或互连件121a到d，但不包含两者。

图4D展示在将模材料125安置于基底衬底101的基底表面111上之后的封装400，其中模材料125与裸片堆叠105、互连件115a到d(或互连件121a到d)及侧衬底102a到d的部分接触。一旦经沉积，模材料125便可通过UV光、化学硬化剂、热量或本领域中所使用或已知的其它合适固化方法进行固化。

图5是根据本发明技术的实施例配置的半导体装置封装500(“封装500”)的示意性横截面视图。封装500包含大体上类似于先前所描述的封装100及200的特征的特征。例如，封装500包含基底衬底101、经由底填充材料124附接到所述基底衬底的裸片堆叠105及囊封裸片堆叠105及基底衬底101的至少一部分的模材料125。显著地，在此实施例中，封装500并不包含侧衬底(例如，102a到d)。因而，模材料125可形成最外边缘505及最外表面526。封装500进一步包含至少部分形成于裸片堆叠105的个别、相邻裸片105a到h之间的多个导电层。在一些实施例中，如封装500的左侧上所展示，所述导电层可包括导电指状物510，所述导电指状物510定位于个别裸片105a到h上方，使得个别、相邻裸片105a到h通过导电指状物510彼此分离。导电指状物510可从裸片堆叠105水平延伸通过模材料125，使得导电指状物510的端部511在最外边缘505处暴露。导电指状物510的端部511可电耦合到外部连接位点。在其它实施例中，如封装500的右侧上所展示，导电层可包括导电指状物515，所述导电指状物515定位于个别裸片105a到h上方且从裸片堆叠105水平延伸通过模材料125，使得导电指状物515的端部516通过侧表面505a暴露。导电指状物515的端部516可电耦合到外部连接位点。个别、相邻裸片可经由垂直延伸通过模材料125且从第一半导体裸片(个别裸片105a)延伸到相邻半导体裸片(例如，个别裸片105b)的互连件520彼此电耦合。在图5中所展示的实施例中，封装500并不包含线接合。然而，在其它实施例中，封装500可包含(例如)从裸片堆叠105及/或个别裸片105a到h延伸到外部封装的线接合。

图6A到6C是半导体装置封装及组合件的示意图。更明确来说，图6A对应于根据先前所描述的所述实施例(例如，封装100、200及/或500)形成的一个别半导体封装600(“封装600”)，图6B对应于布置为DIMM狭槽中的经堆叠、模块化配置的封装600的多个半导体装置组合件620(“组合件620”)，且图6C对应于布置为经堆叠、模块化配置的封装600的半导体装置组合件(“组合件640”)。本发明并不意在限于图6A到6C中所展示的实施例及细节(例如，尺寸)。而是，此类实施例及细节仅希望深化相关领域的一般技术人员对本发明的理解。

如图6A中所展示，封装600包含附接到侧衬底102a到d中的一或多者的基底衬底101，其中侧衬底102a到d各自包含在侧衬底102a到d的外表面上的导电材料610(例如，导电材料140a到d或导电指状物510、515)。在图6A中所展示的实施例中，封装600包含10mm的高度、11mm的宽度及2mm的厚度。然而，其它实施例可包含不同尺寸以形成适于所要应用的封装及/或组合件。

图6B说明经相邻布置且彼此分离的经堆叠封装600的多个组合件620。组合件620可包含围绕组合件620以保护其免受物理损坏的保护性覆盖层602。保护性覆盖层602还可用作将热量更好地(例如，更均匀地)分布于个别封装600中的散热器。图6B帮助说明本发明优于常规技术的多个优点。例如，在所展示的实施例中，每一组合件620自身可被定位到DIMM狭槽中而无需首先被附接到接着***到所述DIMM狭槽中的PCB。因而，且假定符合常规技术的相邻狭槽之间的约7.6mm的间距，本发明可允许相邻组合件620之间的更大间距(例如，～4.5mm)，从而相较于常规技术允许组合件620之间的更大气流，且借此以更快速率冷却(例如，经由对流)组合件620。本发明的另一优点是与制造待安装于DIMM狭槽中的组合件相关联的减少的时间及成本。例如，本发明从用于形成封装的常规方法移除至少一个制造处理步骤(例如，在将PCB***到DIMM狭槽中之前将封装附接到所述PCB)。

图6C说明在不同布置中的个别封装600的组合件640。如所展示，组合件640包含个别封装600的2×4布置。在其它实施例中，取决于所要应用，组合件640可包含不同布置(例如，1×3、1×6、3×3、3×6等)。

图7A到7C说明经彼此附接及电耦合的半导体装置封装的示意图。如先前参考图2A到6所提及，个别封装(例如，封装100、200、500及/或600)可包含在所述封装的衬底(例如，基底衬底101或侧衬底102a到d)的外表面处的导电材料(例如，导电材料140a到d或导电指状物510、515)。所述导电材料可将个别封装彼此电耦合。图7A到7C展示可用于将个别封装彼此电耦合的导电材料布置的实施例。如图7A中所展示，可使用凸块705(例如，焊接销)及凹坑(divot)706(例如，垫)布置，其中第一封装700上的凸块705阵列经配置以被置于与第二封装700上的对应凹坑706接触。凸块705及凹坑706可相应封装的外表面突出且在封装朝向彼此移动且凸块705及凹坑706互相接触时，于其之间产生电连接。在一些实施例中，凹坑706可经机械地耦合到允许凸块705与凹坑706之间的任何定位偏移被凹坑706吸收的弹簧或类弹簧元件。组合件可进一步包括使用摩擦配合使封装700彼此机械耦合的一或多个锁定或对准销710。

图7B到7D包含类似于针对图7A所描述的功能性的功能性，但利用不同机械耦合布置。例如，图7B利用突片712及狭槽715布置，其中第一封装上的突片经塑形使得其与第二封装上的对应狭槽715互补。在突片712的部分(例如，侧部分)处暴露的导电材料经定位以与狭槽715的对应部分处的导电材料接触以在其之间产生电连接。在一些实施例中，在突片712及狭槽715处暴露的导电材料可对应于先前参考图5所描述的导电指状物510、515。

图7C利用在第一封装与第二封装之间产生搭接接头720的又一布置。在此布置中，来自第一封装的悬垂部分721b可与来自第二封装的延伸唇缘部分721a形成电连接。悬垂部分721b及唇缘部分721a中的每一者可包含导电材料的球栅阵列或类似布置以确保稳健电连接。除了将个别封装彼此接合之外，搭接接头720及悬垂-唇缘布置可用于将封装接合到DIMM狭槽或插口730。如图7D中所展示，狭槽或插口730可包括与封装的唇缘部分721a(或悬垂部分721b)互补的接合部分725，借此允许封装700的组合件直接连接到主板或背板。一旦经连接，所述封装便可运用额外闩锁进一步固定到所述主板。

上文参考图2A到7C所描述的半导体装置中的任一者可被并入到大量更大及/或更复杂系统中的任一者中，所述系统的代表性实例是图8中示意性地展示的系统890。系统890可包含半导体装置800(“装置800”)(例如，半导体封装或组合件)、电源892、驱动器894、处理器896及/或其它子系统或组件898。装置800可包含大体上类似于上文所描述的所述装置的构件。所得系统890可执行广泛多种功能中的任一者，例如存储器储存、数据处理及/或其它合适功能。因此，代表性系统890可包含(但不限于)：手持式装置(例如，移动电话、平板计算机、数字阅读器及数字音频播放器)、计算机及电器。系统890的组件可容纳于单个单元中或分布遍及多个互连单元(例如，通过通信网络)。系统890的组件还可包含远程装置及广泛多种计算机可读媒体中的任一者。

本发明并不希望具详尽性或将本发明限于本文中所揭示的精确形式。如相关领域的一般技术人员将认识到，尽管本文中出于图解说明目的揭示特定实施例，但在不偏离本发明的情况下各种等效修改是可能的。在一些情况中，未详细展示或描绘熟知结构及功能以避免不必要地模糊本发明的实施例的描述。尽管在本文中可以特定顺序呈现方法的步骤，但替代实施例可以不同顺序执行所述步骤。类似地，在特定实施例的背景内容中揭示的本发明的特定方面可在其它实施例中组合或消除。此外，虽然与本发明的特定实施例相关联的优点可在所述实施例的背景内容中揭示，但其它实施例还可展现此类优点，且并非所有实施例一定需要展现此类优点或本文中所揭示的其它优点以落在本发明的范围内。因此，本发明及相关联技术可涵盖本文中未明确展示或描述的其它实施例，且除了受所附权利要求书限制之外，本发明不受限制。

贯穿本发明，除非背景内容另有明确指示，否则单数术语“一”及“所述”包含多个参照物。类似地，除非字词“或”明确限于就两个或两个以上项目的列表来说仅意味着单个项目而排除其它项目，否则在此列表中使用“或”应被解释为包含：(a)所述列表中的任何单个项目；(b)所述列表中所有项目；或(c)所述列表中项目的任何组合。此外，术语“包括”、“包含”及“具有”在通篇用于意味着包含至少所叙述构件，使得不排除任何较大数目个相同构件及/或额外类型的其它构件。本文中对“一个实施例”、“实施例”、“一些实施例”或类似表述方式的引用意味着结合实施例所描述的特定构件、结构、操作或特性可包含于本发明的至少一个实施例中。因此，本文中的此类短语或表述方式的出现并不一定全部指代相同实施例。此外，各种特定构件、结构、操作或特性可以任何合适方式组合于一或多个实施例中。